專利名稱：電阻式隨機(jī)存取存儲器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器，具體地說，涉及電阻式隨機(jī)存取存儲器(RRAM， Resistive Random Access memory)單元結(jié)構(gòu)及其陣列和存儲器操作。
背景技術(shù)：
21世紀(jì)，計算機(jī)技術(shù)、互聯(lián)網(wǎng)以及新型大眾化電子產(chǎn)品的高速發(fā)展，對電子信息的存儲處理產(chǎn)品的需求呈現(xiàn)高速上升趨勢，并迫切需要在存儲器材料和技術(shù)方面取得突破。 作為下一代非易失性存儲器而備受關(guān)注的電阻式隨機(jī)存取存儲器(RRAM)將會成為下一代核心存儲器。RRAM具有這樣的優(yōu)勢作為工作存儲器，其速度可與SRAM匹敵；作為存取存儲器，能夠?qū)崿F(xiàn)與NAND型閃存相抗衡的成本。2000年，美國休斯敦大學(xué)的科學(xué)家報道了在龐磁阻氧化物薄膜器件中發(fā)現(xiàn)電脈沖觸發(fā)可逆電阻轉(zhuǎn)變效應(yīng)(EPIR效應(yīng))，即在外加納秒級電壓脈沖的作用下，器件的電阻在低阻態(tài)(“0”)和高阻態(tài)(“1”)之間可逆轉(zhuǎn)變，變化率可達(dá)1000倍以上，并且所得到的電阻在外電場去除后可以保持下來。同年，IBM研發(fā)部門也在鈣鈦礦型氧化物薄膜器件中發(fā)現(xiàn)了類似的效應(yīng)?；谶@一效應(yīng)，科學(xué)界提出了一種新型非易失性存儲器概念，即上述的電阻式隨機(jī)存取存儲器(RRAM)。RRAM的工作機(jī)理，即RRAM所利用的現(xiàn)象是材料電阻會因施加的電壓脈沖而發(fā)生可逆的阻值巨變，也稱為CER現(xiàn)象。CER現(xiàn)象是稱為“強(qiáng)相關(guān)(Strongly Correlated)，，電子類材料中常見的現(xiàn)象。強(qiáng)相關(guān)電子類材料是一類材料的總稱，這類材料具有電子大范圍相互強(qiáng)烈作用的特點，電氣傳導(dǎo)特性與普通金屬及半導(dǎo)體不同。NiO及I^CaMnO等金屬氧化物便是其中一例。據(jù)推測，CER現(xiàn)象是強(qiáng)相關(guān)電子材料與金屬電極間的界面發(fā)生電阻變化而生產(chǎn)的，對在金屬電極上三層疊夾I^rCaMnO的元件施加電壓，檢測了這時的電阻變化。結(jié)果表明，電阻變化依靠的是電壓的施加方向，通過向界面態(tài)注入電荷，強(qiáng)相關(guān)電子材料與金屬電極間的界面所形成的肖特基勢壘的高度便會發(fā)生變化。RRAM是業(yè)界普遍看好的下一代非易失性存儲技術(shù)。RRAM的主要優(yōu)勢表現(xiàn)在一是制備簡單。存儲單元為金屬-氧化物-金屬三明治結(jié)構(gòu)，可通過濺射、氣相沉積等常規(guī)的薄膜工藝制備；二是擦寫速度快。擦寫速度由觸發(fā)電阻轉(zhuǎn)變的脈沖寬度決定，一般小于100納秒，遠(yuǎn)高于Flash存儲器；三是存儲密度高。研究表明電阻發(fā)生變化的區(qū)域很小，約幾個納米，因此存儲單元可以很小，另外，在RRAM中還存在多水平電阻轉(zhuǎn)變現(xiàn)象，利用這些電阻狀態(tài)可存儲不同信息，在不改變存儲單元體積的條件下可實現(xiàn)更多信息的存儲；四是半導(dǎo)體工藝兼容性好，RRAM可利用現(xiàn)有的半導(dǎo)體工藝技術(shù)生產(chǎn)，從而大大縮減開發(fā)成本。在RRAM的研究中，有的把研究的注意力集中在材料組分簡單、制造工藝與CMOS 兼容的二元金屬氧化物上，創(chuàng)新性地研究了摻雜二元金屬氧化物的電阻轉(zhuǎn)變特性。實驗結(jié)果發(fā)現(xiàn)在二元金屬氧化物中摻雜可以有效地提高器件的成品率，這項結(jié)果使得摻雜的二元金屬氧化物材料具有很大的RRAM的應(yīng)用潛力。近期的研究還基于已經(jīng)深入研究的 CU/Zr02:CU/Pt材料結(jié)構(gòu)。到目前為止，雙穩(wěn)態(tài)電阻開關(guān)被發(fā)現(xiàn)存在于鈣鈦礦氧化物(如SrTiO3,, SrZrO3(SZO)，PCMO, ΡΖΤ0,...等)，過渡金屬氧化物(如 Ni-0, Cu-0, ff-0, TiON， Zr-0, Fe-0, Co-O,...等)，銅摻雜Si02或W-0，固態(tài)電解質(zhì)，甚至聚合物。盡管有多種不同的材料顯示電阻開關(guān)和可以用于RRAM，但只有與標(biāo)準(zhǔn)CMOS后端工藝(如W0X，CuxO等)完全兼容的那些材料才被商業(yè)化。圖1示出了電阻開關(guān)材料的電特性圖。電阻開關(guān)材料的電特性通常是基于MIM電阻的I-V掃描曲線。首先，“+置位”動作開始I-V掃描的直流或脈沖模式，從OV到+電壓 (測量I)，從高阻抗?fàn)顟B(tài)(HRS)直到電流I在a點處突然增加，變?yōu)榈碗娮锠顟B(tài)(LRS)In 曲線o-a-a或曲線o-a-a’(較慢開關(guān))所示。+Vsrt和+Isrt由a點的電壓和電流定義。第 1組操作被稱為“形成”，具有典型的高幅值的+Vsrt和+Isrt。其次，“+復(fù)位”啟動+電壓掃描，從LRS直到電流突然下降(b點)，如曲線0-b-b或0-b-b’(慢開關(guān))所示。
+Ireset然后由b點的電壓和電流定義。相應(yīng)地，“-置位”和“_復(fù)位”操作可以類似定義，在此不予贅述。該電阻器可具有用于開關(guān)的有利極性，例如“+置位/+復(fù)位”或“_置位/_復(fù)位”(稱為單極開關(guān))，或者“+置位/_復(fù)位”或“_置位/+復(fù)位”(稱為雙極開關(guān))。為了實現(xiàn)正常運(yùn)行，每個電阻應(yīng)在晶體管的電流范圍(例如 ΙμΑ to 1mA)和電壓(< 3. 3v) 范圍內(nèi)執(zhí)行置位/復(fù)位和讀操作。因此，電阻的目標(biāo)LRS和HRS應(yīng)當(dāng)在一個合理的范圍內(nèi)分別精心設(shè)計，基于讀出放大器的電路功能和存儲器密度。LRS過小或HRS過大將導(dǎo)致無法執(zhí)行讀取和置位/復(fù)位操作，只是簡單地由于選擇晶體管無法提供足夠大的功率(電流和電壓)到電阻器來觸發(fā)置位/復(fù)位操作，或電流太小以至于無法被讀出放大器讀出。在90nm和65nm納米節(jié)點利用應(yīng)變工程繼續(xù)進(jìn)行CMOS晶體管的尺寸進(jìn)行縮小時， 已經(jīng)開始利用高k柵介質(zhì)和金屬柵極到達(dá)32納米節(jié)點的工藝水平。高k柵介質(zhì)可以抑制柵極漏電流并為晶體管保持薄的柵氧化物的厚度。因此，現(xiàn)有技術(shù)中需要一種可以與現(xiàn)有的CMOS工藝兼容的RRAM器件及其制作方法。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。本發(fā)明提供了一種電阻式隨機(jī)存取存儲器單元，包括襯底；在襯底上依次形成的掩埋氧化層和外延層；在所述外延層上依次形成的柵極介電層和柵極；在所述柵極兩側(cè)的所述外延層中形成的源區(qū)和漏區(qū)；其中所述柵極介電層的材料是鉿氧化物。根據(jù)本發(fā)明的一個方面，電阻式隨機(jī)存取存儲器單元還包括，分別在所述源區(qū)和漏區(qū)靠近柵極的一側(cè)形成的輕摻雜漏區(qū)。根據(jù)本發(fā)明的另一個方面，所述外延層是ρ型或η型。根據(jù)本發(fā)明的另一個方面，所述源區(qū)或漏區(qū)是η+型或ρ+型。根據(jù)本發(fā)明的另一個方面，所述柵極介電層的厚度是^O人。根據(jù)本發(fā)明的另一個方面，在形成所述存儲器單元時施加到所述柵極上的偏置電壓是外部電源電壓。根據(jù)本發(fā)明的另一個方面，所述電阻式隨機(jī)存取存儲器單元“0”和“ 1 ”狀態(tài)分別由所述柵極介電層的低電阻狀態(tài)和高電阻狀態(tài)表示。根據(jù)本發(fā)明的另一個方面，所述存儲器單元在寫操作中，所述柵極的偏置電壓是 +0. 6V，源/漏極電壓均是-0. 6V。根據(jù)本發(fā)明的另一個方面，所述存儲器單元在讀操作中，所述柵極的偏置電壓是 +0. 5V，漏極電壓是+IV，源極電壓是0V。本發(fā)明還提供一種電阻式隨機(jī)存取存儲器陣列，所述陣列的單元由根據(jù)本發(fā)明上述方面之任一的電阻式隨機(jī)存取存儲器單元形成，所述電阻式隨機(jī)存取存儲器單元的漏極和源極分別連接到存儲器陣列的不同位線，且柵極作為字線。根據(jù)本發(fā)明的工藝方法，具有高k和金屬柵極的邏輯晶體管可以很容易地轉(zhuǎn)化為作為非易失性RRAM執(zhí)行。這使得系統(tǒng)級芯片的邏輯和存儲器設(shè)計，很容易無縫連接地制造在一起，成為突破。本發(fā)明描述了如何將邏輯晶體管轉(zhuǎn)化為RRAM單元，優(yōu)選使用鉿氧化物基高K電介質(zhì)以利于開關(guān)，和組織為陣列和存儲器操作。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖1表示電阻開關(guān)材料的電特性圖；圖加是根據(jù)本發(fā)明實施例的RRAM單元的剖視圖；圖2b是根據(jù)本發(fā)明實施例的RRAM單元的等效電路圖；圖3是具有nMOSFET和寄生雙極晶體管的雙重結(jié)構(gòu)的RRAM單元結(jié)構(gòu)圖；圖4是根據(jù)本發(fā)明制作的nMOSFET器件中形成鉿氧化物基電介質(zhì)的偏置圖；圖5表示根據(jù)本發(fā)明的RRAM單元的寫和置位/復(fù)位操作；圖6表示根據(jù)本發(fā)明的RRAM單元的讀操作。
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明的新的RRAM單元結(jié)構(gòu)及其相應(yīng)的寫入/讀取操作方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。根據(jù)本發(fā)明，提供了一種新的RRAM單元結(jié)構(gòu)、陣列和操作方法。通過柵極和溝道之間的高k介質(zhì)形成絲狀電阻(resistive filament)，新的RRAM單元可以簡單地從(通常在32納米節(jié)點工藝中)的邏輯晶體管轉(zhuǎn)變得到。這樣，進(jìn)入體層內(nèi)的柵電流可以觸發(fā)并導(dǎo)通寄生雙極晶體管。在32納米節(jié)點的邏輯晶體管中，溝道長僅約30nm，寄生雙極晶體管放大倍率高于約50。寄生雙極晶體管的集電極電流是放大的通過電阻絲的基極電流(或柵極電流)，可以反映在高阻值或低阻值狀態(tài)的電阻幅值，由此形成存儲器的開關(guān)效應(yīng)。根據(jù)本發(fā)明的這種RRAM單元可以設(shè)置為陣列形式，用漏極和源極作位線，用柵極作字線。本發(fā)明可以使RRAM方便地與用于系統(tǒng)級芯片的邏輯CMOS工藝集成。a.從SOI和陣列結(jié)構(gòu)的MOSFET形成的新RRAM單元制造在SOI上具有高k電介質(zhì)和金屬柵極(HKMG)的MOSFET可以轉(zhuǎn)變?yōu)殡娮栊蚤_關(guān)存儲單元，以用于非易失性存儲器功能。在本發(fā)明中，采用鉿(Hf)氧化物基的材料作為 HKMG晶體管中的柵極介電層。鉿氧化物基高k材料具有陷阱且在形成后能夠由電流應(yīng)力進(jìn)行“電阻開關(guān)”。如圖7所示，根據(jù)本發(fā)明的RRAM單元采用了 nMOSFET晶體管的形式，具有在金屬柵極與外延溝道(或基極)區(qū)域之間的介質(zhì)中形成的電阻路徑。因此，流到外延基極中的柵極電流可以觸發(fā)寄生npn型雙極晶體管(用于讀操作的機(jī)制)。MOS操作仍然存在，因為從金屬柵到P外延層的電阻路徑只是柵電介質(zhì)中的很小的局部導(dǎo)電電阻絲。圖加和2b描述了由制造在SOI上具有高k電介質(zhì)和金屬柵極的MOSFET轉(zhuǎn)變?yōu)橛米麟娮栊蚤_關(guān)存儲陣列的基本存儲單元。該RRAM單元可以被組織成陣列形式，將晶體管的漏極和源極連接到不同位線(BL)，并將柵極作為字線(WL)，以執(zhí)行存儲器操作。圖加是本發(fā)明的RRAM單元的剖視圖，圖2b是該RRAM單元的等效電路圖。如圖加的剖視圖所示，本發(fā)明的形成RRAM單元的MOSFET 200包括襯底201、在襯底上依次形成的掩埋氧化層(BOX) 202和ρ型外延層203。在ρ型外延層203層可形成多個淺溝槽隔離區(qū)(STI)，用于隔離各個M0SFET。在ρ型外延層203上依次形成柵極介電層 204和柵極205，該介電層204是具有高介電常數(shù)(高k)的材料層，在本發(fā)明中優(yōu)選使用鉿氧化物基材料(HfO2)。然后通過離子注入的工藝分別形成用作MOSFET源漏區(qū)的兩個η+摻雜區(qū)206，并將分別與所述金屬柵、源、漏區(qū)相連接的電極線(圖中未示出)引出，分別作為存儲器的字線和位線。優(yōu)選地，在源漏區(qū)之間的ρ型外延層中還可以形成兩個η型輕摻雜漏(LDD)區(qū)207，分別與所述源或漏區(qū)相鄰。圖2b示出該RRAM單元的等效電路圖，從圖2b可見，柵極介電層204形成了具有開關(guān)功能的電阻單元。MOSFET的柵極連接到存儲單元陣列的字線(WL)，源和漏極連接到存儲單元陣列的位線(BL)。圖3是具有nMOSFET和寄生雙極晶體管的雙重結(jié)構(gòu)的RRAM單元結(jié)構(gòu)圖。如圖3 所示的這些RRAM單元也可以被組織成一個陣列，具有連接到不同位線(BLl和BL2)的漏極和源極，將柵極作為字線(WL)，以執(zhí)行適當(dāng)?shù)拇鎯ζ鞑僮?。本領(lǐng)域普通技術(shù)人員可以理解的是，相應(yīng)的pMOSFET也可以按照本發(fā)明上述方法轉(zhuǎn)化成P溝道RRAM單元，其陣列和操作類似于N溝道RRAM單元，除了適當(dāng)反轉(zhuǎn)偏置的極性之外，為了簡化，在下文中不進(jìn)行重復(fù)說明。 本發(fā)明的RRAM單元中的MOSFET具有與邏輯晶體管基本相同的結(jié)構(gòu)，除了具有由柵極介電層形成的電阻路徑之外。本發(fā)明的RRAM單元可以被組織為陣列，用漏極和源極作位線，以及用柵極作字線。該陣列可以包括η溝道和P溝道單元或其組合。b.針對RRAM應(yīng)用優(yōu)化鉿氧化物基柵介質(zhì)的工藝流程用于邏輯晶體管的鉿氧化物基電介質(zhì)應(yīng)當(dāng)使邏輯晶體管的體材料和界面處的陷阱(最有可能與氧空缺相關(guān))最少化，即實現(xiàn)較少的Vt漂移、較少Wgm劣化和更小的失配等。但是，對于RRAM應(yīng)用，鉿氧化物基高k材料的高密度陷阱與氧空缺相關(guān)，以在電阻狀態(tài)
6(代表數(shù)字?jǐn)?shù)據(jù)的存儲)之間提供可靠的電阻開關(guān)。電氣“形成”技術(shù)可以激活這些鉿氧化物中的現(xiàn)有陷阱，以進(jìn)行電阻開關(guān)，但如果工藝中能產(chǎn)生更多的陷阱，則會導(dǎo)致較低的操作 (置位/復(fù)位)電壓和對數(shù)字存儲實現(xiàn)更好的保持和循環(huán)。因此在本發(fā)明制作RRAM的工藝過程中，對于邏輯晶體管的體材料和界面處的陷阱進(jìn)行折中考慮。通過在高k柵極介電層沉積之后，增加一個額外的掩膜步驟，以便在柵極介電層中注入吸收雜質(zhì)氧原子的物質(zhì)，如 Si、Ti、Hf等，由此在鉿氧化物介電層中產(chǎn)生更多的氧空缺，以在RRAM區(qū)域的鉿氧化物中選擇性地產(chǎn)生更多的陷阱。因此，通過工藝上的改進(jìn)，在柵極介電層沉積后可以調(diào)整鉿氧化物的陷阱密度，實現(xiàn)更好的存儲效果。c. RRAM的形成操作圖4說明了在根據(jù)本發(fā)明制作的nMOSFET器件中“形成”鉿氧化物基電介質(zhì)的偏置。在“形成”過程中，溝道被反轉(zhuǎn)，因此在外延溝道區(qū)上具有比n+S/D LDD區(qū)域更強(qiáng)的表面電場(垂直于界面)，這是由于η型金屬柵的功函數(shù)是大約^V。因此，導(dǎo)電電阻絲最有可能在外延溝道區(qū)域上的高k介電層中形成。最小的形成電壓和形成時間依賴于鉿氧化物的厚度和存在的陷阱數(shù)量，例如，對于形成工藝，在典型的32nm節(jié)點工藝中，通常40埃(人) 厚的鉿氧化物需要約2V的形成電壓和約1微秒至1毫秒的形成時間。為了方便起見，在圖 4中，用于32nm的MOS晶體管的形成電壓是Vcc (即外部電壓源，通常是1. 2V、1. 8V或2. 5V 等)，這些未選定的位線和字線都是接地的，使得干擾僅發(fā)生在那些沒有被選擇的單元(在已選單元的相同行列上)。在發(fā)出“形成”脈沖之后，存儲單元在讀模式下以核實是否電阻在低阻值的狀態(tài)(定義為“0”)。如果最大的形成電壓需要大于Vcc，則要加上電荷升壓電路。在圖4的形成過程中，偏置電壓是柵極電壓Ve ^ +Vcc/2，源/漏極電壓Vd = Vs -Vcc/2。形成過程使用多個脈沖。d. RRAM的寫(置位/復(fù)位)操作圖5中對于根據(jù)本發(fā)明制作的nMOSFET器件進(jìn)行設(shè)置/復(fù)位操作的偏置以單個單元和陣列的情況進(jìn)行了說明。所有未選中的讀線和位線懸空，所有未選定的字線接地。最差的置位/復(fù)位干擾發(fā)生在同一選定BL上的那些未選定的電阻上，那些未選擇電阻只經(jīng)歷通過n+/p+隧道結(jié)的很小的關(guān)斷泄漏電流。在成功形成后，存儲單元可以置位(為低阻值R)或復(fù)位(高阻值R)，分別代表狀態(tài)數(shù)據(jù)“0”或“1”。如圖5所示，除了更低的電壓偏置以外，+置位/復(fù)位操作被簡化為假設(shè)在柵上是正偏置，且與“形成”過程類似。多脈沖方案通常是由讀-寫(驗證)循環(huán)執(zhí)行， 直到數(shù)據(jù)被正確儲存在單元中。也與“形成”過程類似的是，在寫操作中，那些未選擇的位線和字線都被接地，且單元所經(jīng)歷的最差的干擾偏置也是小于形成時的情況的。在使用該RRAM單元的MOSFET時，未被選中的BL1、BL2和札線都會被接地。與選中的單元處于相同行列上的未被選中的單元將被施加在柵極和溝道區(qū)之間的大小為Vcc/2 的最低干擾電壓，因此受到的干擾電壓很小，不會造成串?dāng)_。在寫操作中(+置位或+復(fù)位操作)，柵極(字線)偏置電壓是Vg= +0.6v(> 閾值電壓Vth)，源/漏極電壓Vd = Vs^-O. 6V?？梢圆捎枚鄠€脈沖。需注意的是，在置位或復(fù)位操作過程中，溝道被反轉(zhuǎn)，使得在溝道區(qū)頂上的表面電場比S/D LDD區(qū)更強(qiáng)；因此， 在外延層的型基極區(qū)頂上的電阻路徑被限制在溝道區(qū)頂上的高k電介質(zhì)區(qū)域。在該實施例中，典型的寫入時間小于100微秒。在用于寫操作的每個脈沖之后，需要將所寫入的數(shù)據(jù)讀出，以確定是否需要更多的脈沖來繼續(xù)進(jìn)行該數(shù)據(jù)的寫操作。這是驗證的過程。與形成操作類似，未選中的BL1、BL2 和WL都被接地，增強(qiáng)了 MOSFET的抗干擾能力。e.讀操作RRAM的讀操作采用寄生npn雙極晶體管，以放大通過電阻器流入P外延基極的柵電流。施加的柵極電壓低于MOS晶體管的閾值電壓，以抑制溝道反轉(zhuǎn)。因此，(由于低R狀態(tài))較大的柵極電流導(dǎo)致了較大的放大集電極電流Ie;同樣地，高R通過小的集電極電流Ie 檢測。這些未選定的位線和字線都接地，以使雙極和MOS電流在所有的未選定單元中都被抑制。圖6表示了 RRAM的讀操作過程。集電極電流Ie的幅值與R相關(guān)，用于確定“ 1”或 “0”。這些未選定位線和字線都接地。在讀操作中，偏置電壓是Ve = +0. 5V( < Vth)，VD = +IV ；Vs = OV。如果集電極電流I。小的話，R =“1”或高阻值狀態(tài)，表示存儲狀態(tài)“1”;如果集電極電流I。大的話，R = “0”或低阻值狀態(tài)，表示存儲狀態(tài)“0”。在該實施例中，典型的讀取時間小于100微秒。需要注意的是，這時MOSFET沒有導(dǎo)通，只有寄生的npn雙極晶體管導(dǎo)通，其集電極電流Ic由基極電流調(diào)制，基極電流由柵極偏置電壓和鉿氧化物基電介質(zhì)的電阻R的阻值確定。未選中的BL1、BL2和WL都被接地。未選中的單元既沒有雙極晶體管的電流，也沒有MOS晶體管的電流。這樣增強(qiáng)了 MOSFET的抗干擾能力。f.本發(fā)明的有益效果在32納米甚至更小的工藝技術(shù)節(jié)點下，根據(jù)本發(fā)明的工藝方法，具有高k和金屬柵極的邏輯晶體管可以很容易地轉(zhuǎn)化為作為非易失性RRAM執(zhí)行。這使得系統(tǒng)級芯片的邏輯和存儲器設(shè)計，很容易無縫連接地制造在一起，成為突破。本發(fā)明描述了如何將邏輯晶體管轉(zhuǎn)化為RRAM單元，優(yōu)選使用鉿氧化物基高K電介質(zhì)以利于開關(guān)，和組織為陣列和存儲器操作。根據(jù)如上所述的實施例制造的存儲器可用于多種用戶電子產(chǎn)品，如個人計算機(jī)、 便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中。本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種電阻式隨機(jī)存取存儲器單元，包括襯底；在襯底上依次形成的掩埋氧化層和外延層；在所述外延層上依次形成的柵極介電層和柵極；在所述柵極兩側(cè)的所述外延層中形成的源區(qū)和漏區(qū)；其中所述柵極介電層的材料是鉿氧化物。
2.根據(jù)權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元，還包括，分別在所述源區(qū)和漏區(qū)靠近柵極的一側(cè)形成的輕摻雜漏區(qū)。
3.根據(jù)權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元，其中所述外延層是ρ型或η型。
4.根據(jù)權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元，其中所述源區(qū)或漏區(qū)是η+型或 P+型。
5.根據(jù)權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元，其中所述柵極介電層的厚度是 40 Ao
6.根據(jù)權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元，其中在形成所述存儲器單元時施加到所述柵極上的偏置電壓是外部電源電壓。
7.根據(jù)權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元，其中所述電阻式隨機(jī)存取存儲器單元“O”和“ 1，，狀態(tài)分別由所述柵極介電層的低電阻狀態(tài)和高電阻狀態(tài)表示。
8.根據(jù)權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元，其中所述存儲器單元在寫操作中，所述柵極的偏置電壓是+0. 6V，源/漏極電壓均是-0. 6V。
9.根據(jù)權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元，其中所述存儲器單元在讀操作中，所述柵極的偏置電壓是+0. 5V，漏極電壓是+IV，源極電壓是0V。
10.根據(jù)權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元，其中在形成柵極介電層之后， 在柵極介電層中注入吸收氧原子的物質(zhì)。
11.根據(jù)權(quán)利要求10所述的電阻式隨機(jī)存取存儲器單元，其中所述吸收氧原子的物質(zhì)選自Si、Ti和Hf中的一種或幾種。
12.—種電阻式隨機(jī)存取存儲器陣列，其特征在于所述陣列的單元由根據(jù)權(quán)利要求 1-11之任一的電阻式隨機(jī)存取存儲器單元形成，所述電阻式隨機(jī)存取存儲器單元的漏極和源極分別連接到存儲器陣列的不同位線，且柵極作為字線。
13.一種包含如權(quán)利要求1所述的電阻式隨機(jī)存取存儲器單元的電子設(shè)備，其中所述電子設(shè)備個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)和數(shù)碼相機(jī)。
全文摘要
本發(fā)明提供了一種電阻式隨機(jī)存取存儲器單元，包括襯底；在襯底上依次形成的掩埋氧化層和外延層；在所述外延層上依次形成的柵極介電層和柵極；在所述柵極兩側(cè)的所述外延層中形成的源區(qū)和漏區(qū)；其中所述柵極介電層的材料是鉿氧化物。根據(jù)本發(fā)明的RRAM，具有高k和金屬柵極的邏輯晶體管可以很容易地轉(zhuǎn)化為作為非易失性RRAM執(zhí)行。這使得系統(tǒng)級芯片的邏輯和存儲器設(shè)計，很容易無縫連接地制造在一起，成為突破。本發(fā)明描述了如何將邏輯晶體管轉(zhuǎn)化為RRAM單元，優(yōu)選使用鉿氧化物基高K電介質(zhì)以利于開關(guān)，和組織為陣列和存儲器操作。
文檔編號H01L21/84GK102201429SQ20101013179
公開日2011年9月28日 申請日期2010年3月22日 優(yōu)先權(quán)日2010年3月22日
發(fā)明者季明華, 林殷茵 申請人:中芯國際集成電路制造(上海)有限公司