專利名稱：抗總劑量輻照的soi器件,及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，尤其涉及一種新型的抗總劑量輻照的S0I器件及其制造方 法，屬于電子技術(shù)領(lǐng)域。
背景技術(shù)：
集成電路技術(shù)正越來越廣泛的被應(yīng)用于航天、軍事、核電和高能物理等與總劑量 輻照相關(guān)的行業(yè)中。而且隨著集成電路集成度的不斷提高，半導(dǎo)體器件的尺寸日益減小， 淺槽隔離技術(shù)正以其優(yōu)良的器件隔離性能成為集成電路中器件之間電學(xué)隔離的主流技術(shù)。 但是由于總劑量輻照粒子對于器件中二氧化硅氧化層的損傷，會在S0I器件的氧化層內(nèi)產(chǎn) 生大量的固定正電荷。在S0I器件中，用二氧化硅材料制作的埋氧層中的這些固定正電荷 會引起器件的襯底反型，并帶來諸如亞閾值斜率變壞、器件可靠性變差等較壞影響，對CMOS 集成電路的可靠性產(chǎn)生較大的負(fù)面影響，并且埋氧層中的固定正電荷的存在還會引起襯底 的載流子反型，這些反型載流子在源漏偏壓的作用下形成較大的源漏導(dǎo)通電流，使得器件 在柵壓遠(yuǎn)小于閾值電壓即關(guān)態(tài)的時候仍然存在較大的源漏導(dǎo)通電流，增大了 CMOS集成電 路的功耗，并引起一系列的可靠性問題。如何提高S0I器件的抗總劑量輻照特性，以改善整 個CMOS集成電路的抗輻照特性，成為現(xiàn)階段亟待解決的一個總劑量輻照可靠性問題。因此，如果能夠在不改變S0I器件埋氧結(jié)構(gòu)優(yōu)勢的前提下提出一種可以大幅度減 弱埋氧層中固定正電荷對器件閾值電壓的影響的新型器件結(jié)構(gòu)，消除總劑量輻照對S0I器 件的不良影響，提高CMOS集成電路的可靠性，將會對整個集成電路的抗輻照加固具有重大 的意義。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可以減少總劑量輻照后閾值漂移的S0I器件，以及該器 件的制造方法。本發(fā)明在現(xiàn)有的S0I器件的結(jié)構(gòu)基礎(chǔ)上，在通常由二氧化硅材料制作的埋氧層中 增加一層由多晶硅材料構(gòu)成的犧牲層，利用犧牲層材料多晶硅對輻照后的埋氧層中存在的 固定正電荷產(chǎn)生鉗制作用，從而減弱輻照后S0I器件所產(chǎn)生的閾值電壓漂移，改善器件的 亞閾值斜率，減小關(guān)態(tài)電流，并最終達(dá)到減小CMOS集成電路功耗，提高CMOS集成電路可靠 性的目的。具體來說，本發(fā)明提供一種抗總劑量輻照的S0I器件，該S0I器件包括襯底層，埋 氧層和頂層，所述埋氧層中包括一多晶硅犧牲層，所述埋氧層在所述多晶硅犧牲層中產(chǎn)生 固定負(fù)電荷。所述多晶硅犧牲層的厚度優(yōu)選在lOnm到20nm的范圍內(nèi)；所述襯底層和所述多晶 硅犧牲層之間的埋氧層的厚度優(yōu)選在lOnm到20nm的范圍內(nèi)；頂層和所多晶硅述犧牲層之 間的埋氧層的厚度優(yōu)選在60nm到70nm的范圍內(nèi)。襯底層的材料優(yōu)選為常規(guī)使用的P型硅， 由硅制成的襯底層在本發(fā)明中也稱為硅膜襯底層。所述埋氧層的材料優(yōu)選為常規(guī)使用的二氧化硅。本發(fā)明的新型抗總劑量輻照S0I工藝結(jié)構(gòu)利用埋氧層材料中的正電荷能在犧牲 層材料中感應(yīng)產(chǎn)生負(fù)電荷的特性，將埋氧層材料中因輻照產(chǎn)生的大量固定正電荷的電場限 制在這一犧牲層上。埋氧層中的正電荷在犧牲層中產(chǎn)生的大量固定負(fù)電荷的存在大大減弱 了淺槽隔離結(jié)構(gòu)中埋氧層材料對硅膜襯底層材料的反型作用，并增大了埋氧層中大量固定 正電荷與襯底之間的距離，而與襯底相接的一薄層二氧化硅埋氧層材料因?yàn)楹鼙?比如10 納米至20納米)，里面產(chǎn)生的固定正電荷的量非常少，對襯底的影響可以忽略。這一結(jié)構(gòu)設(shè) 計可以起到抑制甚至抵消埋氧層材料內(nèi)固定正電荷對硅膜襯底中載流子的鏡像感生作用， 抑制硅膜襯底的載流子反型，使得寄生晶體管的導(dǎo)通載流子大幅度減少甚至降低為零，從 而大幅度降低S0I器件的關(guān)態(tài)泄漏電流，使集成電路的抗輻照性能得到較大幅度的提升。圖la，b分別顯示了常規(guī)S0I器件和本發(fā)明S0I器件在埋氧層中形成的電荷類型 以及硅膜襯底中形成反型載流子濃度對比?？梢钥吹捷椪蘸蟪Ｒ?guī)S0I器件的埋氧層中產(chǎn)生 了大量的固定正電荷，這些正電荷導(dǎo)致硅膜襯底中產(chǎn)生了很多的負(fù)電荷的反型載流子，是 形成S0I器件關(guān)態(tài)泄漏電流的主要原因。而本發(fā)明的新型S0I器件則由于犧牲層的存在， 大大抑制了埋氧層中固定正電荷的反型作用，將電場鉗制在犧牲層中，并且在犧牲層中產(chǎn) 生的負(fù)電荷也很好的抑制了正電荷的鏡像反型作用，在很大程度上遏制了反型載流子的形 成，降低了器件關(guān)態(tài)電流和集成電路的靜態(tài)功耗。圖2給出了分別采用傳統(tǒng)S0I器件和本發(fā)明S0I器件的集成電路中的NM0S晶體 管器件導(dǎo)通電流比較。從圖中可以看出，在柵壓小于零的時候采用傳統(tǒng)S0I器件的NM0S晶 體管就已經(jīng)存在很大的電流，這種大電流在器件還未進(jìn)入工作狀態(tài)的時候就已經(jīng)存在，給 CMOS集成電路造成很大的功率損耗，并在很大程度上降低了 CMOS集成電路的應(yīng)用可靠性。 而采用本發(fā)明S0I器件的NM0S晶體管在關(guān)態(tài)時電流非常小，幾乎為零，對電路性能的影響 可以忽略，大大增強(qiáng)了 CMOS集成電路的可靠性，降低了 CMOS集成電路的功率損耗。此外，本發(fā)明還提供了 S0I器件的制造方法，該方法包括a)在硅片上通過熱氧化生長方法形成第一 Si02層，其厚度一般為60-70nm ；b)在第一 Si02層上通過低壓化學(xué)氣相淀積方法形成多晶硅犧牲層，其厚度一般為 10-20nm ；c)在多晶硅犧牲層上通過熱氧化生長方法形成第二 Si02層，其厚度一般為 10-20nm ；d)在第二 Si02層上通過低壓化學(xué)氣相淀積方法形成P型硅層。除此之外，本發(fā)明的抗總劑量輻照工藝結(jié)構(gòu)的另一特點(diǎn)是所采用的多晶硅材料具 有與傳統(tǒng)的CMOS工藝完全兼容的特點(diǎn)，并保留了傳統(tǒng)的S0I工藝結(jié)構(gòu)在集成電路隔離方面 具有的所有技術(shù)優(yōu)勢，制造工藝步驟非常簡單。和現(xiàn)有技術(shù)相比，本發(fā)明所提出的新型的S0I器件可以大大增強(qiáng)集成電路的抗總 劑量輻照性能，對于減少總劑量輻照下集成電路的功耗和增強(qiáng)集成電路的可靠性具有重大 意義，在集成電路抗總劑量輻照加固技術(shù)應(yīng)用中，有著明顯的優(yōu)勢和廣泛的應(yīng)用前景。


圖1顯示常規(guī)S0I器件和本發(fā)明S0I器件經(jīng)總劑量輻照后的對比圖，圖la表示常規(guī)S0I器件，圖lb表示本發(fā)明S0I器件；圖2顯示常規(guī)S0I器件和本發(fā)明S0I器件的反型載流子濃度比較圖；圖3-10顯示實(shí)施例的S0I器件制備方法各步驟的示意圖。其中1-頂層；2-埋氧層；3-襯底層；4-多晶硅犧牲層；11-硅片；21-第一 Si02 層；22-第二 Si02 層。
具體實(shí)施例方式下面通過一個具體的制備實(shí)施例結(jié)合附圖對本發(fā)明作進(jìn)一步描述。本實(shí)施例制備根據(jù)本發(fā)明的S0I器件，制備方法主要包括如下步驟1)如圖3所示，在硅片11上用熱氧化生長方法生長一層二氧化硅層，即傳統(tǒng)意 義上的埋氧層，在此稱為第一 3102層21，生長過程中的熱氧化溫度約為1050°C，厚度約為 60-70nmo2)如圖4所示，用化學(xué)機(jī)械拋光等方法對第一 5102層21的表面進(jìn)行平坦化處理， 使其表面盡可能有利于接下來的淀積層均勻淀積。3)如圖5所示，在第一 Si02層21的拋光表面上淀積多晶硅犧牲層4，厚度約為 10nm_20nmo4)如圖6所示，同樣用化學(xué)機(jī)械拋光等方法對多晶硅犧牲層4的表面進(jìn)行平坦化 處理，將其表面磨平。5)如圖7所示，在多晶硅犧牲層4的表面上用熱氧化生長方法生長另一層二氧化 硅層，厚度約為10nm至20nm，在此稱為第二 3102層22。6)如圖8所示，用化學(xué)機(jī)械拋光方法將第二 Si02層22的表面磨平。7)如圖9所示，在第二 Si02層22的表面上用低壓化學(xué)氣相淀積(LPCVD)方法淀 積一層P型硅，作為S0I器件的襯底層3，厚度適應(yīng)器件制備的要求，同樣對襯底層3的表面 進(jìn)行化學(xué)機(jī)械拋光處理，得到平整表面，如圖10所示。至此，已形成本發(fā)明的S0I器件，硅片11構(gòu)成頂層，第一 Si02層21和第二 Si02層 22共同構(gòu)成埋氧層，其中夾有多晶硅犧牲層4，第二 Si02層22上的P型硅層構(gòu)成硅膜襯底 層3。在此基礎(chǔ)上，按照標(biāo)準(zhǔn)S0I集成電路的工藝流程可以進(jìn)一步制備S0I集成電路，如圖 lb所示。
權(quán)利要求
一種抗總劑量輻照的SOI器件，該SOI器件包括襯底層，埋氧層和頂層，其特征在于，所述埋氧層中包括一多晶硅犧牲層，所述埋氧層在所述多晶硅犧牲層中產(chǎn)生固定負(fù)電荷。
2.如權(quán)利要求1所述的抗總劑量輻照的S0I器件，其特征在于，所述多晶硅犧牲層的厚 度在10nm到20nm的范圍內(nèi)。
3.如權(quán)利要求1所述的抗總劑量輻照的S0I器件，其特征在于，所述襯底層和所述多晶 硅犧牲層之間的埋氧層的厚度在lOnm到20nm的范圍內(nèi)。
4.如權(quán)利要求1所述的抗總劑量輻照的S0I器件，其特征在于，所述頂層和所述多晶硅 犧牲層之間的埋氧層的厚度在60nm到70nm的范圍內(nèi)。
5.如權(quán)利要求1-4任意一項(xiàng)所述的抗總劑量輻照的S0I器件，其特征在于，所述襯底層 的材料為P型硅，所述埋氧層的材料為二氧化硅。
6.一種抗總劑量輻照的S0I器件的制造方法，包括下列步驟a)在硅片上通過熱氧化生長方法形成第一Si02層；b)在第一3102層上通過低壓化學(xué)氣相淀積方法形成多晶硅犧牲層；c)在多晶硅犧牲層上通過熱氧化生長方法形成第二Si02層；d)在第二Si02層上通過低壓化學(xué)氣相淀積方法形成P型硅層。
7.如權(quán)利要求6所述的抗總劑量輻照的S0I器件的制造方法，其特征在于，第一Si02 層的厚度在60nm到70nm的范圍內(nèi)。
8.如權(quán)利要求6所述的抗總劑量輻照的S0I器件的制造方法，其特征在于，多晶硅犧牲 層的厚度在lOnm到20nm的范圍內(nèi)。
9.如權(quán)利要求6所述的抗總劑量輻照的S0I器件的制造方法，其特征在于，第二Si02 層的厚度在lOnm到20nm的范圍內(nèi)。
10.如權(quán)利要求6所述的抗總劑量輻照的S0I器件的制造方法，其特征在于，分別在步 驟a)、b)、c)和d)之后對形成的層進(jìn)行表面處理，所述表面處理包括化學(xué)機(jī)械拋光處理。
全文摘要
本發(fā)明公開了一種基于多晶硅的抗總劑量輻照的SOI器件及其制造方法，屬于電子技術(shù)領(lǐng)域。本發(fā)明所述的SOI器件包括襯底層，埋氧層和頂層，所述埋氧層中包括一多晶硅犧牲層，所述埋氧層在所述多晶硅犧牲層中產(chǎn)生固定負(fù)電荷。所述襯底層的材料為P型硅，所述埋氧層的材料為二氧化硅。本發(fā)明所述的制造方法包括a)在硅片上通過熱氧化生長方法形成第一SiO2層；b)在第一SiO2層上通過低壓化學(xué)氣相淀積方法形成多晶硅犧牲層；c)在多晶硅犧牲層上通過熱氧化生長方法形成第二SiO2層；d)在第二SiO2層上通過低壓化學(xué)氣相淀積方法形成P型硅層。本發(fā)明可用于航天、軍事、核電和高能物理等與總劑量輻照相關(guān)的行業(yè)中。
文檔編號H01L21/762GK101859782SQ20101016446
公開日2010年10月13日 申請日期2010年4月30日 優(yōu)先權(quán)日2010年4月30日
發(fā)明者劉 文, 郝志華, 黃如 申請人:北京大學(xué)