專利名稱：一種柵控pn場(chǎng)效應(yīng)晶體管及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件技術(shù)領(lǐng)域，具體涉及一種半導(dǎo)體場(chǎng)效應(yīng)晶體管及其控制方 法，特別涉及一種柵控PN場(chǎng)效應(yīng)晶體管及其控制方法。
背景技術(shù)：
隨著集成電路技術(shù)的不斷發(fā)展，金屬-氧化物-硅場(chǎng)效應(yīng)晶體管(MOSFET)的尺寸 越來(lái)越小，單位陣列上的晶體管密度也越來(lái)越高。如今的集成電路器件技術(shù)節(jié)點(diǎn)已經(jīng)處于 50納米左右，MOSFET源漏極之間的漏電流，隨著溝道長(zhǎng)度的縮小而迅速上升。特別是當(dāng)溝 道長(zhǎng)度下降到30納米以下時(shí)，有必要使用新型的器件來(lái)獲得較小的漏電流，從而降低芯片 功耗。柵控PNPN場(chǎng)效應(yīng)晶體管是一種漏電流非常小的晶體管，可以大大降低芯片功耗。 柵控PNPN場(chǎng)效應(yīng)晶體管的基本結(jié)構(gòu)100如圖1所示，它包括在半導(dǎo)體襯底101上形成的源 區(qū)102、耗盡區(qū)103、摻雜區(qū)104、漏區(qū)105以及由柵極107和柵氧化層106共同構(gòu)成的柵區(qū) 108。源區(qū)102和漏區(qū)105具有相反的摻雜類(lèi)型。具有與源區(qū)101相反摻雜類(lèi)型的區(qū)域102 作為一個(gè)完全耗盡的區(qū)域，用于增加橫向的導(dǎo)電區(qū)域。摻雜區(qū)域103與源區(qū)101具有相同 的摻雜類(lèi)型。源區(qū)102、耗盡區(qū)103、摻雜區(qū)104和漏區(qū)105之間構(gòu)成一個(gè)p-n-p-n結(jié)結(jié)構(gòu)， 可以降低晶體管中的漏電流。盡管柵控PNPN場(chǎng)效應(yīng)晶體管的漏電流要低于傳統(tǒng)的MOS晶體管，可以大大降低芯 片功耗。但是，隨著柵控PNPN場(chǎng)效應(yīng)晶體管的尺寸縮小到20納米以下，其漏電流也在隨器 件的縮小而上升。普通柵控PNPN場(chǎng)效應(yīng)晶體管的驅(qū)動(dòng)電流較MOS晶體管低2-3個(gè)數(shù)量級(jí)， 因此需要提高其驅(qū)動(dòng)電流，以提高集成柵控PNPN場(chǎng)效應(yīng)晶體管芯片的性能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提出一種新型的半導(dǎo)體器件結(jié)構(gòu)，該半導(dǎo)體器件結(jié) 構(gòu)可以使得晶體管驅(qū)動(dòng)電流上升的同時(shí)也可以抑制漏電流的增加。為達(dá)到本發(fā)明的上述目的，本發(fā)明提出了一種柵控PN場(chǎng)效應(yīng)晶體管，包括一個(gè)半導(dǎo)體襯底區(qū)；位于所述半導(dǎo)體襯底區(qū)左右兩側(cè)的源區(qū)和漏區(qū)；位于所述半導(dǎo)體襯底區(qū)上下兩側(cè)的柵介質(zhì)層；覆蓋所述柵介質(zhì)層的柵極。進(jìn)一步地，所述半導(dǎo)體襯底為單晶硅或者為多晶硅，厚度小于等于20納米。所述 柵介質(zhì)層為Si02、Si3N4、高k材料中的一種，或者為它們之中幾種的混合物。所述柵極采用 TiN, TaN, RuO2, RiuWSi等金屬柵材料或者為摻雜的多晶硅材料中的一種或其中的幾種。本發(fā)明所提出的柵控PN場(chǎng)效應(yīng)晶體管工作在源漏pn結(jié)的正偏狀態(tài)下，而且是從 襯底區(qū)中央開(kāi)始導(dǎo)通。本發(fā)明所提出的柵控PN場(chǎng)效應(yīng)晶體管在減小漏電流的同時(shí)也增大 了驅(qū)動(dòng)電流，也就是在降低芯片功耗的同時(shí)提高了芯片的性能，非常適用于集成電路芯片特別是低功耗芯片的制造。本發(fā)明還提出上述柵控PN場(chǎng)效應(yīng)晶體管的控制方法，包括導(dǎo)通、截止操作。對(duì)所述柵控PN場(chǎng)效應(yīng)晶體管的截止操作如下對(duì)所述柵極施加第一個(gè)電壓；對(duì)所述漏極施加第二個(gè)電壓。所述第一個(gè)電壓的范圍為OV到3V;所述第二個(gè)電壓的范圍為OV到0.7V。由此， 使得柵控PN場(chǎng)效應(yīng)晶體管的源漏之間的pn結(jié)被正向偏置，柵極電壓控制所述襯底區(qū)被完 全耗盡，形成一個(gè)耗盡區(qū)，柵控PN場(chǎng)效應(yīng)晶體管處于截止?fàn)顟B(tài)。對(duì)所述柵控PN場(chǎng)效應(yīng)晶體管的導(dǎo)通操作如下對(duì)所述柵極施加第三個(gè)電壓；對(duì)所述漏極施加第四個(gè)電壓。所述第三個(gè)電壓的范圍為-3V到OV ；所述第四個(gè)電壓的范圍為OV到0. 7V。由此，使得柵控PN場(chǎng)效應(yīng)晶體管的源漏之間的pn結(jié)被正向偏置，柵極電壓控制所 述耗盡區(qū)的寬度變窄，柵控PN場(chǎng)效應(yīng)晶體管處于導(dǎo)通狀態(tài)，電流由漏極經(jīng)所述襯底區(qū)的中 部流向源極。本發(fā)明所提出的柵控PN場(chǎng)效應(yīng)晶體管在減小漏電流的同時(shí)也增大了驅(qū)動(dòng)電流， 也就是在降低芯片功耗的同時(shí)提高了芯片的性能。


圖1為現(xiàn)有技術(shù)的一種柵控PNPN場(chǎng)效應(yīng)晶體管的截面圖。圖2為本發(fā)明所公開(kāi)的柵控PN場(chǎng)效應(yīng)晶體管的一個(gè)實(shí)施例的截面圖。圖3a為圖2所示柵控PN場(chǎng)效應(yīng)晶體管截止時(shí)的結(jié)構(gòu)示意圖。圖3b為圖3a所示結(jié)構(gòu)的能帶圖。圖4a為圖2所示柵控PN場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)的結(jié)構(gòu)示意圖。圖4b為圖4a所示結(jié)構(gòu)的能帶圖。圖5為本發(fā)明所公開(kāi)的柵控PN場(chǎng)效應(yīng)晶體管的另一個(gè)實(shí)施例的截面圖。
具體實(shí)施例方式下面將參照附圖對(duì)本發(fā)明的示例性實(shí)施方式作詳細(xì)說(shuō)明。在圖中，為了方便說(shuō)明， 放大了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。盡管這些圖并不是完全準(zhǔn)確的反映 出器件的實(shí)際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位置，特別是 組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。圖2是本發(fā)明所公開(kāi)的一種柵控PN場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的實(shí)施例，該柵控PN場(chǎng)效 應(yīng)晶體管結(jié)構(gòu)200包括η型源區(qū)201、ρ型漏區(qū)202、位于η型源區(qū)201與ρ型漏區(qū)202之 間的半導(dǎo)體襯底區(qū)203、位于半導(dǎo)體襯底區(qū)203上下兩側(cè)的柵介質(zhì)層204、205和金屬柵極 206、207。ρ型漏區(qū)202與η型源區(qū)201的摻雜濃度均優(yōu)選為2e19cnT3，半導(dǎo)體襯底區(qū)203可 以為輕摻雜η型或ρ型的單晶硅或者多晶硅，摻雜濃度優(yōu)選為lel6Cm_3，半導(dǎo)體襯底區(qū)203 的厚度優(yōu)選為20納米。對(duì)圖2所示柵控PN場(chǎng)效應(yīng)晶體管結(jié)構(gòu)200進(jìn)行截止操作時(shí)，首先對(duì)ρ型漏區(qū)202施加正電壓，比如為0. 2V，這使得ρ型漏區(qū)202與η型源區(qū)201之間的ρη結(jié)被正向偏置。 同時(shí)，對(duì)金屬柵極207、206施加一電壓，比如為0V，這使得半導(dǎo)體襯底區(qū)203被完全耗盡，形 成一耗盡區(qū)209，使得源漏之間的ρη結(jié)沒(méi)有電流流過(guò)，處于截止?fàn)顟B(tài)，如圖3a所示，此時(shí)柵 控PN場(chǎng)效應(yīng)晶體管結(jié)構(gòu)200的能帶圖如圖3b所示。對(duì)圖2所示柵控PN場(chǎng)效應(yīng)晶體管結(jié)構(gòu)200進(jìn)行導(dǎo)通操作時(shí)，首先對(duì)ρ型漏區(qū)202 施加正電壓，比如為0. 2V，這使得ρ型漏區(qū)202與η型源區(qū)201之間的ρη結(jié)被正向偏置。 同時(shí)，對(duì)金屬柵極207、206施加一電壓，比如為-2V，這使得之前形成的耗盡區(qū)209的寬度變 窄，源漏之間的ρη結(jié)在正向偏置下，從半導(dǎo)體襯底區(qū)的中央開(kāi)始導(dǎo)通，電流由P型漏區(qū)202 流向η型源區(qū)201，如圖4a所示，此時(shí)柵控PN場(chǎng)效應(yīng)晶體管結(jié)構(gòu)200的能帶圖如圖4b所
7J\ ο圖5為本發(fā)明所公開(kāi)的柵控PN場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的另一個(gè)實(shí)施例的截面圖。該 柵控PN場(chǎng)效應(yīng)晶體管結(jié)構(gòu)300包括η型源區(qū)301、ρ型漏區(qū)302、柵介質(zhì)層304、305和金屬 柵極306、307。與圖2所示柵控PN場(chǎng)效應(yīng)晶體管結(jié)構(gòu)200不同的是，柵控PN場(chǎng)效應(yīng)晶體管 結(jié)構(gòu)300的半導(dǎo)體襯底區(qū)包括一輕摻雜ρ型的襯底區(qū)303a和一個(gè)靠近源極301側(cè)的η型 緩變區(qū)303b，該η型緩變區(qū)303b可以降低晶體管的的漏電流。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的 實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說(shuō)明書(shū)中所述的具體 實(shí)例。
權(quán)利要求
一種柵控PN場(chǎng)效應(yīng)晶體管，包括一個(gè)半導(dǎo)體襯底區(qū)；位于所述半導(dǎo)體襯底區(qū)左右兩側(cè)的源區(qū)和漏區(qū)；位于所述半導(dǎo)體襯底區(qū)上下兩側(cè)的柵介質(zhì)層；覆蓋所述柵介質(zhì)層的柵極。
2.根據(jù)權(quán)利要求1所述的柵控PN場(chǎng)效應(yīng)晶體管，其特征在于，所述半導(dǎo)體襯底為單晶 硅或者為多晶硅。
3.根據(jù)權(quán)利要求1所述的柵控PN場(chǎng)效應(yīng)晶體管，其特征在于，所述半導(dǎo)體襯底區(qū)的厚 度小于等于20納米。
4.根據(jù)權(quán)利要求1所述的柵控PN場(chǎng)效應(yīng)晶體管，其特征在于，所述柵介質(zhì)層為T(mén)iN、 TaN, RuO2, Ru或WSi金屬柵材料或摻雜的多晶硅中的一種或其中的幾種。
5.根據(jù)權(quán)利要求1所述的柵控PN場(chǎng)效應(yīng)晶體管，其特征在于，所述柵極為Si02、Si3N4、 高k材料中的一種，或者為它們之中幾種的混合物。
6.一種如權(quán)利要求1所述的柵控PN場(chǎng)效應(yīng)晶體管的控制方法，包括導(dǎo)通、截止操作； 其特征在于對(duì)所述柵控PN場(chǎng)效應(yīng)晶體管的截止操作如下 對(duì)所述柵極施加第一個(gè)電壓； 對(duì)所述漏極施加第二個(gè)電壓；使所述柵控PN場(chǎng)效應(yīng)晶體管的源漏之間的pn結(jié)被正向偏置，柵極電壓控制所述襯底 區(qū)被完全耗盡，形成一耗盡區(qū)，柵控PN場(chǎng)效應(yīng)晶體管處于截止?fàn)顟B(tài)； 對(duì)所述柵控PN場(chǎng)效應(yīng)晶體管的導(dǎo)通操作如下 對(duì)所述柵極施加第三個(gè)電壓； 對(duì)所述漏極施加第四個(gè)電壓；使所述柵控PN場(chǎng)效應(yīng)晶體管的源漏之間的pn結(jié)被正向偏置，柵極電壓控制所述耗盡 區(qū)的寬度變窄，柵控PN場(chǎng)效應(yīng)晶體管處于導(dǎo)通狀態(tài)，電流由漏極經(jīng)所述襯底區(qū)中部流向源 極。
7.根據(jù)權(quán)利要求6所述柵控PN場(chǎng)效應(yīng)晶體管的控制方法，其特征在于，所述第一個(gè)電 壓的范圍為OV到3V ；所述第二個(gè)電壓的范圍為OV到0. 7V。
8.根據(jù)權(quán)利要求6所述柵控PN場(chǎng)效應(yīng)晶體管的控制方法，其特征在于，所述第三個(gè)電 壓的范圍為-3V到OV ；所述第四個(gè)電壓的范圍為OV到0. 7V。全文摘要
本發(fā)明屬于半導(dǎo)體器件技術(shù)領(lǐng)域，具體為一種柵控PN場(chǎng)效應(yīng)晶體管及其控制方法。本發(fā)明公開(kāi)的柵控PN場(chǎng)效應(yīng)晶體管，包括一個(gè)半導(dǎo)體襯底區(qū)、位于所述襯底區(qū)左右兩側(cè)的漏區(qū)和源區(qū)、位于所述襯底區(qū)上下兩側(cè)的柵區(qū)。所述的柵控PN場(chǎng)效應(yīng)晶體管工作在源漏pn結(jié)的正偏狀態(tài)下，而且是從襯底區(qū)中央開(kāi)始導(dǎo)通。本發(fā)明所提出的柵控PN場(chǎng)效應(yīng)晶體管在減小漏電流的同時(shí)也增大了驅(qū)動(dòng)電流，也就是在降低芯片功耗的同時(shí)提高了芯片的性能。本發(fā)明還公開(kāi)了一種上述柵控PN場(chǎng)效應(yīng)晶體管的控制方法，包括截止、導(dǎo)通操作。
文檔編號(hào)H01L29/06GK101901837SQ201010209299
公開(kāi)日2010年12月1日 申請(qǐng)日期2010年6月24日 優(yōu)先權(quán)日2010年6月24日
發(fā)明者孫清清, 張衛(wèi), 王鵬飛, 臧松干 申請(qǐng)人:復(fù)旦大學(xué)