專利名稱：封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝結(jié)構(gòu)的制作方法，特別涉及一種能提高整體產(chǎn)能與降低整體成本的封裝結(jié)構(gòu)的制作方法。
背景技術(shù)：
在現(xiàn)有的打線接合式(Wire Bond)半導(dǎo)體封裝技術(shù)中，將半導(dǎo)體芯片的非作用面接置在一封裝基板上，而該半導(dǎo)體芯片的作用面上設(shè)有多個(gè)電極墊，且該封裝基板接置該半導(dǎo)體芯片的表面并具有多個(gè)打線墊，而通過(guò)焊線對(duì)應(yīng)電性連接各該電極墊與打線墊，使得該半導(dǎo)體芯片電性連接該封裝基板。現(xiàn)有的封裝基板由一核心板及對(duì)稱形成在其兩側(cè)的線路增層結(jié)構(gòu)所組成，但因使用核心板將導(dǎo)致導(dǎo)線長(zhǎng)度及整體結(jié)構(gòu)厚度增加，而難以滿足電子產(chǎn)品功能不斷提升且體積卻不斷縮小的需求，于是發(fā)展出無(wú)核心層(coreless)結(jié)構(gòu)的封裝基板，以符合縮短導(dǎo)線長(zhǎng)度及降低整體結(jié)構(gòu)厚度、及適應(yīng)高頻化、微小化的趨勢(shì)要求。另外，現(xiàn)有的打線接合式封裝結(jié)構(gòu)的制作方法是先提供一已完成前段制作過(guò)程且具有多層線路連接結(jié)構(gòu)的整版面基板本體，在其最外層線路具有多個(gè)打線墊與絕緣保護(hù)層，且該絕緣保護(hù)層中形成多個(gè)開孔，使得該增層結(jié)構(gòu)的各該打線墊對(duì)應(yīng)外露于各該開孔， 并在各該外露的打線墊上形成表面處理層，而形成一整版面封裝基板(panel)；接著，將該整版面封裝基板切割成多個(gè)封裝基板單元(unit)或多個(gè)封裝基板條(strip)，其中各該封裝基板條包含多個(gè)封裝基板單元；最后，再運(yùn)送到封裝廠進(jìn)行后續(xù)的置晶、打線接合、封裝、 及/或切單(singulation)等步驟。但是，若將該整版面封裝基板切割成多個(gè)封裝基板單元后，再進(jìn)行置晶、打線接合與封裝步驟，則因?yàn)橐淮蝺H能針對(duì)單個(gè)封裝基板單元作處理，因而產(chǎn)能降低，且增加整體成本；或者，若將該整版面封裝基板切割成多個(gè)封裝基板條后，再進(jìn)行置晶、打線接合、封裝與切單步驟，則因?yàn)樵摲庋b基板條所保留的邊框占用不少有效面積，因而形成材料成本的浪費(fèi)。另一方面，隨著封裝基板的整體厚度愈來(lái)愈薄，對(duì)于封裝基板單元或封裝基板條進(jìn)行置晶或封裝等加工步驟將更加困難。然而，若不先將整版面封裝基板切割成多個(gè)封裝基板單元或多個(gè)封裝基板條，而直接以整版面封裝基板來(lái)進(jìn)行置晶、打線接合、封裝、及切單等步驟，則必須購(gòu)置較大的機(jī)臺(tái)，因而造成整體設(shè)備成本的上升；再者，整版面封裝基板的大面積對(duì)位的精度較低，容易使得最終的封裝結(jié)構(gòu)單元有較大的工藝誤差，進(jìn)而影響整體合格率。因此，怎樣避免現(xiàn)有技術(shù)中的封裝結(jié)構(gòu)的制作方法具有比較復(fù)雜的步驟而導(dǎo)致產(chǎn)能低落、及浪費(fèi)過(guò)多基板的有效面積而導(dǎo)致整體成本上升等問(wèn)題，已成為目前亟欲解決的課題
發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)的種種缺陷，本發(fā)明的主要目的在于提供一種能提高整體產(chǎn)能與降低整體成本的封裝結(jié)構(gòu)的制作方法。為實(shí)現(xiàn)上述目的，本發(fā)明公開一種封裝結(jié)構(gòu)的制作方法，包括提供一上下成對(duì)的整版面封裝基板，其相對(duì)的兩最外層表面上均形成多個(gè)打線墊與絕緣保護(hù)層，且該絕緣保護(hù)層中形成多個(gè)開孔，以使所述打線墊對(duì)應(yīng)露出于各該開孔；分離該上下成對(duì)的整版面封裝基板，并裁切該整版面封裝基板，以形成多個(gè)封裝基板區(qū)塊，而各該封裝基板區(qū)塊具有相對(duì)的第一表面與第二表面，在該第一表面具有所述打線墊與絕緣保護(hù)層，而該第二表面具有多個(gè)電性接觸墊與介電層，且所述電性接觸墊嵌設(shè)并外露于該介電層表面，而且各該封裝基板區(qū)塊具有呈(HiXn)矩陣排列的封裝基板單元，其中，m與η均為大于1的整數(shù)；在所述電性接觸墊及介電層上設(shè)置第二承載板；在各該封裝基板單元的絕緣保護(hù)層上接置半導(dǎo)體芯片，以形成具有多個(gè)封裝結(jié)構(gòu)單元的封裝結(jié)構(gòu)區(qū)塊，而該半導(dǎo)體芯片具有相對(duì)的作用面與非作用面，該作用面上具有多個(gè)電極墊，而該非作用面固設(shè)于該絕緣保護(hù)層上，且各該電極墊通過(guò)焊線以對(duì)應(yīng)電性連接到各該打線墊；在該絕緣保護(hù)層、所述焊線及所述半導(dǎo)體芯片上形成封裝材；移除該第二承載板；以及裁切該封裝結(jié)構(gòu)區(qū)塊以分離成多個(gè)封裝結(jié)構(gòu)單元。按照上述的封裝結(jié)構(gòu)的制作方法，該上下成對(duì)的整版面封裝基板的制作過(guò)程可包括提供一具有相對(duì)兩表面的第一承載板；在該第一承載板的兩表面上均形成面積小于該第一承載板的剝離層；在該第一承載板未形成該剝離層的表面形成黏著層，以使該黏著層環(huán)繞該剝離層四周；在該剝離層與黏著層上形成金屬層；在該金屬層上順序形成多個(gè)電性接觸墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、形成在該介電層上的線路層、及多個(gè)形成在該介電層中并電性連接該線路層與電性接觸墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有所述打線墊；以及在該增層結(jié)構(gòu)最外層上形成該絕緣保護(hù)層，且該絕緣保護(hù)層中形成所述開孔，使得所述打線墊對(duì)應(yīng)露出于各該開孔?；蛘?，該上下成對(duì)的整版面封裝基板的制作過(guò)程包括提供一具有相對(duì)兩表面的第一承載板；在該第一承載板的兩表面上均形成黏著層；在該黏著層上全面貼設(shè)有面積小于該第一承載板且四周為該黏著層環(huán)繞的剝離層；在該剝離層與黏著層上形成金屬層；在該金屬層上順序形成多個(gè)電性接觸墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、形成在該介電層上的線路層、及多個(gè)形成在該介電層中并電性連接該線路層與電性接觸墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有所述打線墊；以及在該增層結(jié)構(gòu)最外層上形成該絕緣保護(hù)層，且該絕緣保護(hù)層中形成所述開孔，使得所述打線墊對(duì)應(yīng)露出于各該開孔。另外，在上述的制作方法中，所述封裝基板區(qū)塊的制作過(guò)程可包括沿該上下成對(duì)的整版面封裝基板的邊緣進(jìn)行裁切，且裁切邊通過(guò)該剝離層；移除該第一承載板與剝離層以將該上下成對(duì)的整版面封裝基板分離成獨(dú)立的兩個(gè)整版面封裝基板；以及裁切該整版面封裝基板，并移除該金屬層，以形成所述封裝基板區(qū)塊。按照上述的制作方法，在移除該第二承載板之后，還可包括在各該電性接觸墊上形成焊球。本發(fā)明還公開另一種封裝結(jié)構(gòu)的制作方法，包括提供一上下成對(duì)的整版面封裝基板，其相對(duì)的兩最外層表面上均形成多個(gè)電性接觸墊與絕緣保護(hù)層，且該絕緣保護(hù)層中形成多個(gè)開孔，使得各該電性接觸墊對(duì)應(yīng)露出于各該開孔；分離該上下成對(duì)的整版面封裝基板，并裁切該整版面封裝基板，以形成多個(gè)封裝基板區(qū)塊，在各該封裝基板區(qū)塊具有相對(duì)的第一表面與第二表面，該第一表面具有所述電性接觸墊與絕緣保護(hù)層，而該第二表面具有多個(gè)打線墊與介電層，且所述打線墊嵌設(shè)并外露于該介電層表面，而且各該封裝基板區(qū)塊具有呈(mXn)矩陣排列的封裝基板單元，其中，m與η均為大于1的整數(shù)；在該封裝基板區(qū)塊的絕緣保護(hù)層上設(shè)置第二承載板；在各該封裝基板單元的介電層上接置半導(dǎo)體芯片， 以形成具有多個(gè)封裝結(jié)構(gòu)單元的封裝結(jié)構(gòu)區(qū)塊，而該半導(dǎo)體芯片具有相對(duì)的作用面與非作用面，該作用面上具有多個(gè)電極墊，而該非作用面固設(shè)于該介電層上，且各該電極墊通過(guò)焊線以對(duì)應(yīng)電性連接到各該打線墊；在該介電層、所述焊線及所述半導(dǎo)體芯片上形成封裝材； 移除該第二承載板；以及裁切該封裝結(jié)構(gòu)區(qū)塊以分離成多個(gè)封裝結(jié)構(gòu)單元。由上所述，該上下成對(duì)的整版面封裝基板的制作過(guò)程可包括提供一具有相對(duì)兩表面的第一承載板；在該第一承載板的兩表面上均形成面積小于該第一承載板的剝離層； 在該第一承載板未形成該剝離層的表面形成黏著層，以使該黏著層環(huán)繞該剝離層四周；在該剝離層與黏著層上形成金屬層；在該金屬層上順序形成多個(gè)打線墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、形成在該介電層上的線路層、及多個(gè)形成在該介電層中并電性連接該線路層與打線墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有所述電性接觸墊； 以及在該增層結(jié)構(gòu)最外層上形成該絕緣保護(hù)層，且該絕緣保護(hù)層中形成所述開孔，使得各該電性接觸墊對(duì)應(yīng)露出于各該開孔?；蛘?，該上下成對(duì)的整版面封裝基板的制作過(guò)程包括 提供一具有相對(duì)兩表面的第一承載板；在該第一承載板的兩表面上均形成黏著層；在該黏著層上全面貼設(shè)有面積小于該第一承載板且四周為該黏著層環(huán)繞的剝離層；在該剝離層與黏著層上形成金屬層；在該金屬層上依序形成多個(gè)電性接觸墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、形成在該介電層上的線路層、及多個(gè)形成于該介電層中并電性連接該線路層與電性接觸墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有所述打線墊；以及在該增層結(jié)構(gòu)最外層上形成該絕緣保護(hù)層，且該絕緣保護(hù)層中形成所述開孔，使得所述打線墊對(duì)應(yīng)露出于各該開孔。另外，按照上述的制作方法，所述封裝基板區(qū)塊的制作過(guò)程可包括；沿該上下成對(duì)的整版面封裝基板的邊緣進(jìn)行裁切，且裁切邊通過(guò)該剝離層；移除該第一承載板與剝離層以將該上下成對(duì)的整版面封裝基板分離成獨(dú)立的兩個(gè)整版面封裝基板；以及裁切該整版面封裝基板，并移除該金屬層，以形成所述封裝基板區(qū)塊。由上所述的封裝結(jié)構(gòu)的制作方法，在移除該第二承載板之后，還可包括在各該電性接觸墊上形成焊球。由上可知，本發(fā)明所述封裝結(jié)構(gòu)的制作方法是；先將整版面封裝基板裁切成多個(gè)封裝基板區(qū)塊，各該封裝基板區(qū)塊包括有多個(gè)封裝基板單元；接著，在各該封裝基板單元上接置半導(dǎo)體芯片并用封裝材加以固定與保護(hù)；最后，裁切成多個(gè)封裝結(jié)構(gòu)單元。與現(xiàn)有技術(shù)相比，本發(fā)明所述封裝結(jié)構(gòu)的制作方法整合封裝基板制造及半導(dǎo)體芯片封裝，可一次對(duì)各該封裝基板區(qū)塊中的全部封裝基板單元進(jìn)行半導(dǎo)體芯片封裝，以簡(jiǎn)化工藝步驟并提高產(chǎn)能；再者，本發(fā)明所述封裝基板區(qū)塊的面積適中，能縮小各該封裝基板區(qū)塊中的各該封裝基板單元在制作過(guò)程中的對(duì)位誤差，所以，本發(fā)明所述封裝結(jié)構(gòu)的制作方法具有較高產(chǎn)能及合格率等優(yōu)點(diǎn)。


圖IA至圖IH為本發(fā)明的封裝結(jié)構(gòu)的制作方法的第圖1A，是圖IA的另一實(shí)施形式，圖1E’是圖IE的俯視圖2A至圖2H為本發(fā)明封裝結(jié)構(gòu)的制作方法的第二
主要組件符號(hào)說(shuō)明
20a第一承載板
20b第二承載板
211剝離層
212黏著層
22金屬層
23，23:’電性接觸墊
24增層結(jié)構(gòu)
241介電層
242導(dǎo)電盲孔
243線路層
244,244'打線墊
25絕緣保護(hù)層
250開孔
26表面處理層
27裁切邊
28半導(dǎo)體芯片
28a作用面
28b非作用面
281電極墊
29焊線
30封裝材
31焊球
2a上下成對(duì)的整版面封裝基板
2a，整版面封裝基板
2b封裝基板區(qū)塊
200a第一表面
200b第二表面
m封裝基板區(qū)塊的矩陣行數(shù)
η封裝基板區(qū)塊的矩陣列數(shù)
2c封裝基板單元
2b'封裝結(jié)構(gòu)區(qū)塊
2c，封裝結(jié)構(gòu)單元
具體實(shí)施方式
為了進(jìn)一步了解本發(fā)明的其它優(yōu)點(diǎn)及功效，下面通過(guò)特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式。第一實(shí)施例圖IA至圖1H，為本發(fā)明封裝結(jié)構(gòu)的制作方法的第一實(shí)施例的剖視示意圖；其中， 圖1A’是圖IA的另一實(shí)施形式，圖1E’是圖IE的俯視圖。如圖IA所示，提供一具有相對(duì)兩表面的第一承載板20a，其兩表面上均形成面積小于該第一承載板20a的剝離層211，并在該第一承載板20a未形成該剝離層211的表面形成黏著層212，使得該黏著層212環(huán)繞該剝離層211四周，且在該剝離層211與黏著層212 上形成金屬層22 ；其中，該剝離層211可為離型膜，而該金屬層22的材質(zhì)可為銅，且該金屬層22可當(dāng)作電鍍步驟中作為電流傳導(dǎo)路徑的晶種層(seed layer)。如圖1A’所示為圖IA的另一實(shí)施形式，同樣提供一具有相對(duì)兩表面的第一承載板 20a，其兩表面上均形成黏著層212，并在該黏著層212上全面貼設(shè)有面積小于該第一承載板20a且四周為該黏著層212環(huán)繞的剝離層211，而且在該剝離層211與黏著層212上形成金屬層22。以下制作方法用圖IA作例示說(shuō)明。如圖IB所示，在該金屬層22上順序形成多個(gè)電性接觸墊23與增層結(jié)構(gòu)24，該增層結(jié)構(gòu)M包括至少一介電層對(duì)1、形成在該介電層241上的線路層M3、及多個(gè)形成在該介電層Ml中并電性連接該線路層243與電性接觸墊23的導(dǎo)電盲孔M2，且該增層結(jié)構(gòu)M最外層的線路層243還具有多個(gè)打線墊M4 ；接著，在該增層結(jié)構(gòu)M最外層上形成絕緣保護(hù)層25，且該絕緣保護(hù)層25中形成多個(gè)開孔250，使得所述打線墊244對(duì)應(yīng)露出于各該開孔250 ；然后，在所述打線墊244上形成表面處理層沈，從而形成上下成對(duì)的整版面封裝基板2a，該表面處理層沈的材料為鎳/金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/ Electroless Palladium/Immersion Gold，ENEPIG)、錫(Sn)、銀(Ag)、或金(Au)。如圖IC所示，沿該上下成對(duì)的整版面封裝基板加的邊緣進(jìn)行裁切，且裁切邊27 通過(guò)該剝離層211。如圖ID所示，移除該第一承載板20a與剝離層211以將該上下成對(duì)的整版面封裝基板加分離成獨(dú)立的兩個(gè)整版面封裝基板加’；若按照?qǐng)D1A’所示的結(jié)構(gòu)，則移除該第一承載板20a、剝離層211及黏著層212以分離成獨(dú)立的兩個(gè)整版面封裝基板2a’。如圖IE及1E’所示，圖1E’是圖IE的俯視圖；如圖所示，裁切該整版面封裝基板 2a’，并移除該金屬層22，以形成多個(gè)封裝基板區(qū)塊2b，且各該封裝基板區(qū)塊2b具有相對(duì)的第一表面200a與第二表面200b，該第一表面200a具有所述打線墊244與絕緣保護(hù)層25， 而該第二表面200b具有所述電性接觸墊23與介電層M1，且所述電性接觸墊23嵌設(shè)并外露于該介電層241表面，而且各該封裝基板區(qū)塊2b具有呈(mXn)矩陣排列的封裝基板單元2c，其中，m與η均為大于1的整數(shù)，在本實(shí)施例中，m與η分別為6與5，但不以此為限。如圖IF所示，在所述電性接觸墊23及介電層241上設(shè)置第二承載板20b。如圖IG所示，在各該封裝基板單元2c的絕緣保護(hù)層25上接置半導(dǎo)體芯片28，以形成具有多個(gè)封裝結(jié)構(gòu)單元2c’的封裝結(jié)構(gòu)區(qū)塊2b’，而該半導(dǎo)體芯片觀具有相對(duì)的作用面28a與非作用面^b，該作用面28a上具有多個(gè)電極墊觀1，而該非作用面^b固設(shè)于該絕緣保護(hù)層25上，且各該電極墊281通過(guò)焊線四以對(duì)應(yīng)電性連接到各該打線墊M4 ；接著， 在該絕緣保護(hù)層25、所述焊線四及所述半導(dǎo)體芯片28上形成封裝材30 ；然后，移除該第二承載板20b，并在各該電性接觸墊23上形成焊球31 ；或者，在該電性接觸墊23上不形成焊球31，而直接用于與柵格陣列封裝(Land grid array，簡(jiǎn)稱LGA)結(jié)構(gòu)的電性連接(附圖中未表不)。如圖IH所示，裁切該封裝結(jié)構(gòu)區(qū)塊2b’以分離成多個(gè)封裝結(jié)構(gòu)單元2c’。第二實(shí)施例圖2A至圖2H，為本發(fā)明封裝結(jié)構(gòu)的制作方法的第二實(shí)施例的剖視示意圖。如圖2A所示，提供一具有相對(duì)兩表面的第一承載板20a，其兩表面上均形成面積小于該第一承載板20a的剝離層211，并在該第一承載板20a未形成該剝離層211的表面形成黏著層212，使得該黏著層212環(huán)繞該剝離層211四周，且在該剝離層211與黏著層212 上形成金屬層22 ；其中，該剝離層211可為離型膜，該金屬層22的材質(zhì)可為銅，且該金屬層 22作為電鍍步驟中電流傳導(dǎo)路徑的晶種層。同樣地，圖2A的另一實(shí)施形式也可如圖1A’所示，其細(xì)節(jié)請(qǐng)參閱上述關(guān)于圖1A’的說(shuō)明，在此不加以贅述。如圖2B所示，在該金屬層22上順序形成多個(gè)打線墊M4’與增層結(jié)構(gòu)對(duì)，該增層結(jié)構(gòu)M包括至少一介電層對(duì)1、形成在該介電層241上的線路層對(duì)3、及多個(gè)形成在該介電層241中并電性連接該線路層243與打線墊M4’的導(dǎo)電盲孔M2，且該增層結(jié)構(gòu)M最外層的線路層243還具有多個(gè)電性接觸墊23’ ；接著，在該增層結(jié)構(gòu)M最外層上形成該絕緣保護(hù)層25，且該絕緣保護(hù)層25中形成多個(gè)開孔250，使得各該電性接觸墊23’對(duì)應(yīng)露出于各該開孔250，從而形成上下成對(duì)的整版面封裝基板加。如圖2C所示，沿該上下成對(duì)的整版面封裝基板加的邊緣進(jìn)行裁切，且裁切邊27 通過(guò)該剝離層211，以移除該黏著層212。如圖2D所示，移除該第一承載板20a與剝離層211以將該上下成對(duì)的整版面封裝基板加分離成獨(dú)立的兩個(gè)整版面封裝基板2a’。如圖2E所示，裁切該整版面封裝基板2a’，并移除該金屬層22，以形成多個(gè)封裝基板區(qū)塊2b，而各該封裝基板區(qū)塊2b具有相對(duì)的第一表面200a與第二表面200b，在該第一表面200a具有所述電性接觸墊23’與絕緣保護(hù)層25，而該第二表面200b具有所述打線墊 244'與介電層M1，且所述打線墊M4’嵌設(shè)并外露于該介電層241表面，而且各該封裝基板區(qū)塊2b具有呈(mXn)矩陣排列的封裝基板單元2c，其中，m與η均為大于1的整數(shù)。如圖2F所示，在該封裝基板區(qū)塊2b的絕緣保護(hù)層25上設(shè)置第二承載板20b。如圖2G所示，在所述打線墊M4’上形成表面處理層沈，該表面處理層沈的材料為鎳 / 金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/ElectrolessPalladium/Immersion Gold, ENEPIG)、錫(Sn)、銀(Ag)、或金(Au)；還在各該封裝基板單元2c的介電層241上接置半導(dǎo)體芯片28，以形成具有多個(gè)封裝結(jié)構(gòu)單元2c’的封裝結(jié)構(gòu)區(qū)塊2b’，而該半導(dǎo)體芯片 28具有相對(duì)的作用面28a與非作用面^b，該作用面28a上具有多個(gè)電極墊觀1，而該非作用面^b固設(shè)于該介電層241上，且各該電極墊281通過(guò)焊線四以對(duì)應(yīng)電性連接到各該打線墊M4’ ；接著，在該介電層Ml、所述焊線四及所述半導(dǎo)體芯片觀上形成封裝材30 ’然后，移除該第二承載板20b，并在各該電性接觸墊23’上形成焊球31 ；或者，該電性接觸墊 23’上不形成焊球31，而直接用于與柵格陣列封裝(Land grid array，簡(jiǎn)稱LGA)結(jié)構(gòu)的電性連接(未用附圖表示)。如圖2H所示，裁切該封裝結(jié)構(gòu)區(qū)塊2b’以分離成多個(gè)封裝結(jié)構(gòu)單元2c’。
本發(fā)明的另一實(shí)施形式，也可先將上下成對(duì)的整版面封裝基板裁切成多個(gè)上下成對(duì)的封裝基板區(qū)塊，再將各該上下成對(duì)的封裝基板區(qū)塊分離成獨(dú)立的兩個(gè)封裝基板區(qū)塊， 而其它步驟同前面所述，在此不加以贅述。綜上所述，本發(fā)明封裝結(jié)構(gòu)的制作方法先將整版面封裝基板裁切成多個(gè)封裝基板區(qū)塊，各該封裝基板區(qū)塊包括有多個(gè)封裝基板單元；接著，在各該封裝基板單元上接置半導(dǎo)體芯片并用封裝材加以固定與保護(hù)；最后，裁切成多個(gè)封裝結(jié)構(gòu)單元。與現(xiàn)有技術(shù)相比，本發(fā)明提供的封裝結(jié)構(gòu)的制作方法整合封裝基板制造及半導(dǎo)體芯片封裝，可一次對(duì)各該封裝基板區(qū)塊中的全部封裝基板單元進(jìn)行半導(dǎo)體芯片封裝，以簡(jiǎn)化制作過(guò)程并提高產(chǎn)能；再者， 本發(fā)明的封裝基板區(qū)塊的面積適中，能縮小各該封裝基板區(qū)塊中的各該封裝基板單元在制作過(guò)程中的對(duì)位誤差，所以，本發(fā)明所述封裝結(jié)構(gòu)的制作方法具有較高產(chǎn)能及合格率等優(yōu)點(diǎn)ο
權(quán)利要求
1.一種封裝結(jié)構(gòu)的制作方法，其特征在于，該制作方法包括提供一上下成對(duì)的整版面封裝基板，其相對(duì)的兩最外層表面上均形成多個(gè)打線墊與絕緣保護(hù)層，且該絕緣保護(hù)層中形成多個(gè)開孔，使得所述打線墊對(duì)應(yīng)露出于各該開孔；分離該上下成對(duì)的整版面封裝基板，并裁切該整版面封裝基板，以形成多個(gè)封裝基板區(qū)塊，而各該封裝基板區(qū)塊具有相對(duì)的第一表面與第二表面，在該第一表面具有所述打線墊與絕緣保護(hù)層，而該第二表面具有多個(gè)電性接觸墊與介電層，且所述電性接觸墊嵌設(shè)并外露于該介電層表面，而且各該封裝基板區(qū)塊具有呈(mXn)矩陣排列的封裝基板單元，其中，m與η均為大于1的整數(shù)；在所述電性接觸墊及介電層上設(shè)置第二承載板；在各該封裝基板單元的絕緣保護(hù)層上接置半導(dǎo)體芯片，以形成具有多個(gè)封裝結(jié)構(gòu)單元的封裝結(jié)構(gòu)區(qū)塊，而該半導(dǎo)體芯片具有相對(duì)的作用面與非作用面，該作用面上具有多個(gè)電極墊，而該非作用面固設(shè)于該絕緣保護(hù)層上，且各該電極墊通過(guò)焊線以對(duì)應(yīng)電性連接到各該打線墊；在該絕緣保護(hù)層、所述焊線及所述半導(dǎo)體芯片上形成封裝材； 移除該第二承載板；以及裁切該封裝結(jié)構(gòu)區(qū)塊以分離成多個(gè)封裝結(jié)構(gòu)單元。
2.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)的制作方法，其特征在于，該上、下成對(duì)的整版面封裝基板的制作過(guò)程包括提供一具有相對(duì)兩表面的第一承載板；在該第一承載板的兩表面上均形成面積小于該第一承載板的剝離層；在該第一承載板未形成該剝離層的表面形成黏著層，以使該黏著層環(huán)繞該剝離層四周；在該剝離層與黏著層上形成金屬層；在該金屬層上順序形成多個(gè)電性接觸墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、 形成在該介電層上的線路層、及多個(gè)形成在該介電層中并電性連接該線路層與電性接觸墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有所述打線墊；以及在該增層結(jié)構(gòu)最外層上形成該絕緣保護(hù)層，且該絕緣保護(hù)層中形成所述開孔，使得所述打線墊對(duì)應(yīng)露出于各該開孔。
3.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)的制作方法，其特征在于，該上、下成對(duì)的整版面封裝基板的制作過(guò)程包括提供一具有相對(duì)兩表面的第一承載板； 在該第一承載板的兩表面上均形成黏著層；在該黏著層上全面貼設(shè)有面積小于該第一承載板且四周為該黏著層環(huán)繞的剝離層； 在該剝離層與黏著層上形成金屬層；在該金屬層上順序形成多個(gè)電性接觸墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、 形成于該介電層上的線路層、及多個(gè)形成于該介電層中并電性連接該線路層與電性接觸墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有所述打線墊；以及在該增層結(jié)構(gòu)最外層上形成該絕緣保護(hù)層，且該絕緣保護(hù)層中形成所述開孔，使得所述打線墊對(duì)應(yīng)露出于各該開孔。
4.根據(jù)權(quán)利要求2或3所述的封裝結(jié)構(gòu)的制作方法，其特征在于，所述封裝基板區(qū)塊的制作過(guò)程包括沿該上下成對(duì)的整版面封裝基板的邊緣進(jìn)行裁切，且裁切邊通過(guò)該剝離層； 移除該第一承載板與剝離層以將該上下成對(duì)的整版面封裝基板分離成獨(dú)立的兩個(gè)整版面封裝基板；以及裁切該整版面封裝基板，并移除該金屬層，以形成所述封裝基板區(qū)塊。
5.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)的制作方法，其特征在于，還包括在所述打線墊上形成表面處理層。
6.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)的制作方法，其特征在于，在移除該第二承載板之后，還包括在各該電性接觸墊上形成焊球。
7.一種封裝結(jié)構(gòu)的制作方法，其特征在于，該制作方法包括提供一上下成對(duì)的整版面封裝基板，其相對(duì)的兩最外層表面上均形成多個(gè)電性接觸墊與絕緣保護(hù)層，且該絕緣保護(hù)層中形成多個(gè)開孔，使得各該電性接觸墊對(duì)應(yīng)露出于各該開孔；分離該上下成對(duì)的整版面封裝基板，并裁切該整版面封裝基板，以形成多個(gè)封裝基板區(qū)塊，在各該封裝基板區(qū)塊具有相對(duì)的第一表面與第二表面，該第一表面具有所述電性接觸墊與絕緣保護(hù)層，而該第二表面具有多個(gè)打線墊與介電層，且所述打線墊嵌設(shè)并外露于該介電層表面，而且各該封裝基板區(qū)塊具有呈(mXn)矩陣排列的封裝基板單元，其中，m與 η均為大于1的整數(shù)；在該封裝基板區(qū)塊的絕緣保護(hù)層上設(shè)置第二承載板；在各該封裝基板單元的介電層上接置半導(dǎo)體芯片，以形成具有多個(gè)封裝結(jié)構(gòu)單元的封裝結(jié)構(gòu)區(qū)塊，而該半導(dǎo)體芯片具有相對(duì)的作用面與非作用面，該作用面上具有多個(gè)電極墊， 而該非作用面固設(shè)于該介電層上，且各該電極墊通過(guò)焊線以對(duì)應(yīng)電性連接到各該打線墊； 在該介電層、所述焊線及所述半導(dǎo)體芯片上形成封裝材； 移除該第二承載板；以及裁切該封裝結(jié)構(gòu)區(qū)塊以分離成多個(gè)封裝結(jié)構(gòu)單元。
8.根據(jù)權(quán)利要求7所述的封裝結(jié)構(gòu)的制作方法，其特征在于，該上、下成對(duì)的整版面封裝基板的制作過(guò)程包括提供一具有相對(duì)兩表面的第一承載板；在該第一承載板的兩表面上均形成面積小于該第一承載板的剝離層；在該第一承載板未形成該剝離層的表面形成黏著層，以使該黏著層環(huán)繞該剝離層四周；在該剝離層與黏著層上形成金屬層；在該金屬層上順序形成多個(gè)打線墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、形成在該介電層上的線路層、及多個(gè)形成在該介電層中并電性連接該線路層與打線墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有所述電性接觸墊；以及在該增層結(jié)構(gòu)最外層上形成該絕緣保護(hù)層，且該絕緣保護(hù)層中形成所述開孔，使得各該電性接觸墊對(duì)應(yīng)露出于各該開孔。
9.根據(jù)權(quán)利要求7所述的封裝結(jié)構(gòu)的制作方法，其特征在于，該上、下成對(duì)的整版面封裝基板的制作過(guò)程包括提供一具有相對(duì)兩表面的第一承載板； 在該第一承載板的兩表面上均形成黏著層；在該黏著層上全面貼設(shè)有面積小于該第一承載板且四周為該黏著層環(huán)繞的剝離層； 在該剝離層與黏著層上形成金屬層；在該金屬層上順序形成多個(gè)電性接觸墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、 形成在該介電層上的線路層、及多個(gè)形成于該介電層中并電性連接該線路層與電性接觸墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有所述打線墊；以及在該增層結(jié)構(gòu)最外層上形成該絕緣保護(hù)層，且該絕緣保護(hù)層中形成所述開孔，使得所述打線墊對(duì)應(yīng)露出于各該開孔。
10.根據(jù)權(quán)利要求8或9所述的封裝結(jié)構(gòu)的制作方法，其特征在于，所述封裝基板區(qū)塊的制作過(guò)程包括沿該上下成對(duì)的整版面封裝基板的邊緣進(jìn)行裁切，且裁切邊通過(guò)該剝離層； 移除該第一承載板與剝離層以將該上下成對(duì)的整版面封裝基板分離成獨(dú)立的兩個(gè)整版面封裝基板；以及裁切該整版面封裝基板，并移除該金屬層，以形成所述封裝基板區(qū)塊。
11.根據(jù)權(quán)利要求7所述的封裝結(jié)構(gòu)的制作方法，其特征在于，還包括在所述打線墊上形成表面處理層。
12.根據(jù)權(quán)利要求7所述的封裝結(jié)構(gòu)的制作方法，其特征在于，在移除該第二承載板之后，還包括在各該電性接觸墊上形成焊球。
全文摘要
一種封裝結(jié)構(gòu)的制作方法，先將大面積的整版面封裝基板裁切成多個(gè)封裝基板區(qū)塊，而各該封裝基板區(qū)塊具有多個(gè)封裝基板單元；接著，在各該封裝基板單元上接置半導(dǎo)體芯片并用封裝材加以固定與保護(hù)，而形成多個(gè)封裝結(jié)構(gòu)區(qū)塊，且各該封裝結(jié)構(gòu)區(qū)塊具有多個(gè)封裝結(jié)構(gòu)單元；最后，裁切成多個(gè)封裝結(jié)構(gòu)單元。本發(fā)明所述封裝基板區(qū)塊的面積適中，以縮小各該封裝基板區(qū)塊中的各該封裝基板單元在制作過(guò)程中的對(duì)位誤差，且能一次對(duì)各該封裝基板區(qū)塊中的全部封裝基板單元進(jìn)行半導(dǎo)體芯片封裝，所以整合了封裝基板制造及半導(dǎo)體芯片封裝，并簡(jiǎn)化了制作過(guò)程，所以能提高整體產(chǎn)能及合格率并降低整體成本。
文檔編號(hào)H01L21/48GK102339761SQ20101022835
公開日2012年2月1日 申請(qǐng)日期2010年7月14日 優(yōu)先權(quán)日2010年7月14日
發(fā)明者許詩(shī)濱 申請(qǐng)人:欣興電子股份有限公司