国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種三維結(jié)構(gòu)非易失存儲(chǔ)器陣列及其制備方法

      文檔序號(hào):6952212閱讀:178來(lái)源:國(guó)知局
      專利名稱:一種三維結(jié)構(gòu)非易失存儲(chǔ)器陣列及其制備方法
      技術(shù)領(lǐng)域
      本發(fā)明屬于超大規(guī)模集成電路制造技術(shù)中的非易失存儲(chǔ)器技術(shù)領(lǐng)域,具體涉及一 種三維結(jié)構(gòu)非易失存儲(chǔ)器陣列及其制備方法。
      背景技術(shù)
      以閃存為代表的非易失存儲(chǔ)器因?yàn)槠鋽嚯娗闆r下的數(shù)據(jù)保持能力以及可多次擦 寫數(shù)據(jù)等優(yōu)點(diǎn)被廣泛應(yīng)用于各種產(chǎn)品中,比如手機(jī),筆記本,掌上電腦和固態(tài)硬盤等存儲(chǔ)及 通訊設(shè)備。如今閃存已經(jīng)占據(jù)了非易失半導(dǎo)體存儲(chǔ)器的大部分市場(chǎng)份額,然而隨著信息社 會(huì)中人們對(duì)大容量、底成本、底功耗和高性能等方面需求的日益提高以及半導(dǎo)體技術(shù)的高 速發(fā)展,現(xiàn)有閃存技術(shù)由于其制備技術(shù)縮比能力差,工作電壓較高,功耗較大等因素已經(jīng)難 于滿足非易失存儲(chǔ)器技術(shù)發(fā)展的需求。阻變存儲(chǔ)器通過(guò)對(duì)阻變材料施加電壓或電流改變其 阻值,并在斷電后能夠保持其高阻或電阻狀態(tài),從而實(shí)現(xiàn)非易失存儲(chǔ)的功能。阻變存儲(chǔ)器具 有和現(xiàn)有大規(guī)模集成電路制造技術(shù)相兼容,縮比能力強(qiáng),操作電壓低、操作速度快等優(yōu)點(diǎn), 是未來(lái)具有較大應(yīng)用潛力的大容量、低成本、高性能的非易失存儲(chǔ)器。兩外一方面,采用三 維結(jié)構(gòu)可以大大增加非易失存儲(chǔ)器的存儲(chǔ)密度,從而降低存儲(chǔ)成本。阻變存儲(chǔ)器通常采用 十字線(cross bar)的結(jié)構(gòu)和多層堆棧的方式來(lái)實(shí)現(xiàn)三維架構(gòu)(如圖1),這種方式需要對(duì) 每一層電極進(jìn)行光刻刻蝕來(lái)形成十字線結(jié)構(gòu),因此光刻和刻蝕次數(shù)和堆棧的層數(shù)成正比, 大大增加了工藝的難度和成本。總而言之,如何采用簡(jiǎn)單的工藝實(shí)現(xiàn)三維結(jié)構(gòu)的阻變存儲(chǔ)器陣列是非易失存儲(chǔ)器 技術(shù)亟待解決的難題之一。

      發(fā)明內(nèi)容
      本發(fā)明提供一種三維結(jié)構(gòu)阻變存儲(chǔ)器陣列及其制造方法,可以提高阻變存儲(chǔ)器的 存儲(chǔ)密度,并且簡(jiǎn)化工藝,降低工藝成本。其中,數(shù)據(jù)存儲(chǔ)層為阻變材料,阻變材料位于由底 電極金屬層和隔離介質(zhì)層形成的深槽側(cè)壁上,頂電極和底電極在深槽側(cè)壁上交叉,在交叉 點(diǎn)的兩個(gè)電極之間有阻變材料,共同形成阻變存儲(chǔ)器,并通過(guò)隔離介質(zhì)層進(jìn)行隔離。上述目的是通過(guò)如下技術(shù)方案實(shí)現(xiàn)的一種三維結(jié)構(gòu)阻變存儲(chǔ)陣列,包括襯底和底電極/隔離介質(zhì)堆棧結(jié)構(gòu),在底電極 /隔離介質(zhì)堆棧結(jié)構(gòu)上刻蝕出的深槽,在深槽側(cè)壁上淀積阻變材料以及頂電極層,其中底電 極和頂電極在深槽側(cè)壁上呈十字交叉,交叉點(diǎn)之間有阻變材料,每個(gè)交叉點(diǎn)形成一個(gè)阻變 存儲(chǔ)器單元。所有的存儲(chǔ)單元形成的三維阻變存儲(chǔ)器陣列,陣列中的三維阻變存儲(chǔ)器由隔 離介質(zhì)層隔離。上述頂、底電極層的厚度以50 100納米為宜,而隔離介質(zhì)層的厚度一般在 100 200納米,阻變材料層的厚度在10 50納米,底電極/隔離介質(zhì)堆棧結(jié)構(gòu)的層數(shù)由 工藝水平?jīng)Q定,理論上并無(wú)限制。底電極/隔離介質(zhì)堆棧結(jié)構(gòu)上刻蝕出的深槽寬度為100 200納米。
      對(duì)襯底、隔離介質(zhì)層和底、頂電極層的材料無(wú)特殊要求。襯底可以是硅襯底,也可 以是石英、有機(jī)性襯底等,隔離介質(zhì)層可以是氧化鋁、氧化硅等等任何絕緣層。電極層可以 根據(jù)需要選擇任何可通過(guò)蒸發(fā)或者濺射方式生長(zhǎng)的金屬或者其它導(dǎo)電材料,例如金屬Ti, Cu和化合物TiN,形成金屬單質(zhì)薄膜或其它導(dǎo)電薄膜。本發(fā)明提供的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的制備方法如下通過(guò)交替淀積介質(zhì)和電極材料層后進(jìn)行深槽刻蝕,在深槽側(cè)壁上淀積并刻蝕形成 阻變材料,然后淀積頂電極金屬材料并光刻、刻蝕形成頂電極線條,在頂電極以及先前淀積 的底電極材料層的交叉位置上形成三維的阻變存儲(chǔ)器陣列。具體的,在硅或其他襯底上 (如石英、柔性襯底)交替淀積隔離介質(zhì)層(二氧化硅,氮化硅等)和電極金屬層(鋁、銅、 氮化鈦等),頂層為介質(zhì)層覆蓋。在介質(zhì)隔離層和電極材料層交替的堆棧結(jié)構(gòu)上,進(jìn)行深槽 刻蝕,停止層為襯底上方的一層介質(zhì)隔離層。在深槽上淀積阻變材料(如氧化哈,氧化鋯, 氧化鈦等材料),然后進(jìn)行阻變材料刻蝕,使得僅在深槽的側(cè)墻上保留阻變材料。接著進(jìn)行 電極材料電極淀積并進(jìn)行光刻刻蝕,形成頂電極線條。這樣在每個(gè)頂電極和先前電極的電 極材料側(cè)壁的交叉點(diǎn)之間都有阻變材料。在垂直方向上形成了三維阻變存儲(chǔ)器陣列。具體步驟包括(1)在在硅或其他襯底上(如石英、柔性襯底)上生長(zhǎng)或淀積隔離介質(zhì)層(如二氧 化硅、氮化硅等),該介質(zhì)層起電學(xué)隔離的作用;(2)在隔離介質(zhì)層上淀積電極金屬層;(3)重復(fù)(1) (2)步驟交替淀積多層隔離介質(zhì)層、電極金屬層,總層數(shù)可以靈活控 制,最上層為隔離介質(zhì)層。(4)光刻并刻蝕上面淀積的多層隔離介質(zhì)層/電極金屬層結(jié)構(gòu)至最底層介質(zhì)層, 從而開出多個(gè)深槽,其側(cè)壁為離介質(zhì)層、電極金屬層堆棧結(jié)構(gòu);(5)以深槽為窗口淀積阻變材料層(如氧化哈,氧化鋯,氧化鈦等材料),并且通過(guò) 回刻工藝,僅保留深槽側(cè)壁上的阻變材料層;淀積電極金屬層,并光刻刻蝕形成頂電極,該電極和深槽側(cè)壁上的阻變材料和金 屬層形成三維的阻變存儲(chǔ)器件及其陣列;與現(xiàn)有技術(shù)相比,本發(fā)明提出的三維阻變器件及其制備方法有如下優(yōu)勢(shì)第一,先 整體淀積電極材料和介質(zhì)材料,然后再光刻刻蝕的方法,比起現(xiàn)有技術(shù)中材料每淀積一層 電極材料都需要進(jìn)行一次光刻和刻蝕相比,可以有效減少光刻和刻蝕次數(shù),大大減少工藝 步驟和降低工藝成本。第二,底電極和頂電極交叉點(diǎn)的尺寸由底電極材料的淀積厚度控制, 因此不受光刻分辨率的限制,可以進(jìn)一步有效縮小器件尺寸提高存儲(chǔ)密度。因此,上述三維結(jié)構(gòu)阻變存儲(chǔ)器陣列及其制備方法是經(jīng)濟(jì)且高效的提升阻變存儲(chǔ) 器密度的方法。


      通過(guò)附圖所示,本發(fā)明的上述及其它目的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中 相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖,重點(diǎn)在于示 出本發(fā)明的主旨。圖1為現(xiàn)有技術(shù)的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列示意圖,其中
      4
      1-頂電極,2-底電極,3-阻變材料圖2為本發(fā)明的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列示意圖,其中01-硅襯底,02-底電極,03-阻變材料,04-阻變材料,05-頂電極圖3(a) (e)為本發(fā)明優(yōu)選實(shí)施例三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的制造方法的示意 圖。
      具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂,下面結(jié)合附圖對(duì)本發(fā)明 的具體實(shí)施方式
      做詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明,但是本發(fā)明還可以 采用其他不同于在此描述的其它方式來(lái)實(shí)施,本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的 情況下做類似推廣,因此本發(fā)明不受下面公開的具體實(shí)施例的限制。其次,本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述,在詳述本發(fā)明實(shí)施例時(shí),為便于說(shuō)明,表 示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大,而且所述示意圖只是示例,其在此不應(yīng) 限制本發(fā)明保護(hù)的范圍。此外,在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。正如本發(fā)明背景技術(shù)的介紹,發(fā)明人經(jīng)過(guò)研究發(fā)現(xiàn),若將三維技術(shù)合適地運(yùn)用在 阻變存儲(chǔ)器件,可以結(jié)合新存儲(chǔ)材料和三維集成技術(shù)兩種技術(shù)的優(yōu)勢(shì),解決現(xiàn)有非易失存 儲(chǔ)器的縮比能力減弱,操作功耗和電壓高的問(wèn)題,并能進(jìn)一步提高非易失存儲(chǔ)器件的存儲(chǔ) 密度,提升存儲(chǔ)器件性能。如果能通過(guò)工藝優(yōu)化,在不增加工藝復(fù)雜性的前提下,提出三維 的阻變存儲(chǔ)器陣列和其制備方法,將極大地非易失存儲(chǔ)器的存儲(chǔ)密度和性能。基于此,本發(fā)明提出一種新的三維阻變存儲(chǔ)器件陣列及其制造方法,可以運(yùn)用介 質(zhì)層電極層交替淀積堆棧以及整體光刻刻蝕和側(cè)墻阻變材料形成的方法,可形成三維阻變 器件結(jié)構(gòu),增加存儲(chǔ)密度,并減少工藝步驟,降低成本。本發(fā)明提供的三維阻變存儲(chǔ)器件陣列如圖2所示,包括01_硅襯底,02-底電極, 03-隔離介質(zhì)層,04-阻變材料,05-頂電極。底電極01和頂電極05在底電極/阻變材料堆 棧結(jié)構(gòu)的深槽側(cè)壁上交叉,交叉點(diǎn)之間有阻變材料04。每個(gè)交叉點(diǎn)形成一個(gè)存儲(chǔ)單元,所有 的單元形成三維阻變存儲(chǔ)器件陣列,并由介質(zhì)層進(jìn)行隔離。上述三維阻變存儲(chǔ)器件陣列的制造方法,包括在硅或其他襯底上(如石英、柔性襯底)交替淀積隔離介質(zhì)層(二氧化硅,氮化硅 等)和電極金屬層(鋁、銅、氮化鈦等),頂層為介質(zhì)層覆蓋。在介質(zhì)隔離層和電極材料層交 替的堆棧結(jié)構(gòu)上,進(jìn)行深槽刻蝕,停止層為襯底上方的一層介質(zhì)隔離層。在深槽上淀積阻變 材料(如氧化哈,氧化鋯,氧化鈦等材料),然后進(jìn)行阻變材料刻蝕,使得僅在深槽的側(cè)墻上 保留阻變材料。接著進(jìn)行電極材料電極淀積并進(jìn)行光刻刻蝕,形成頂電極線條。這樣在每 個(gè)頂電極和先前電極的電極材料側(cè)壁的交叉點(diǎn)之間都有阻變材料。在垂直方向上形成了三 維阻變存儲(chǔ)器陣列。下面結(jié)合附圖詳細(xì)說(shuō)明本發(fā)明提供的三維阻變存儲(chǔ)器件陣列的制造方法的優(yōu)選 實(shí)施例。(1)在硅襯底上上淀積隔離100 200納米介質(zhì)層(本實(shí)施例為二氧化硅),該介 質(zhì)層起電學(xué)隔離的作用;
      (2)在隔離介質(zhì)層上淀積50 100納米的TiN電極層;(3)重復(fù)(1) (2)步驟交替淀積多層隔離介質(zhì)層、電極金屬層,總層數(shù)可以靈活控 制,最上層為隔離介質(zhì)層,如圖3(a)所示。(4)光刻并刻蝕上面淀積的多層隔離介質(zhì)層/電極金屬層結(jié)構(gòu)至最底層介質(zhì)層, 從而開出多個(gè)深槽,深槽寬度為100 200納米,其側(cè)壁為離介質(zhì)層、電極金屬層堆棧結(jié)構(gòu), 如圖3(b)所示;(5)以深槽為窗口淀積10 50納米厚的阻變材料層(本實(shí)施例為為氧化鈦),并 且通過(guò)回刻工藝,僅保留深槽側(cè)壁上的阻變材料層,如圖3(c)所示;(6)淀積50 100納米的TiN電極層(圖3 (d)),并光刻刻蝕形成頂電極,該電極 和深槽側(cè)壁上的阻變材料和金屬層形成三維的阻變存儲(chǔ)器件及其陣列,如圖3(e)所示;以上所述,僅是本發(fā)明的較佳實(shí)施例而已,并非對(duì)本發(fā)明作任何形式上的限制。此 外,所述半導(dǎo)體器件及其制造方法也可以用于其他襯底,阻變材料。隔離介質(zhì)層以及電極材 料構(gòu)成的阻變存儲(chǔ)器陣列,在此不再贅述。雖然本發(fā)明已以較佳實(shí)施例披露如上,然而并非用以限定本發(fā)明。任何熟悉本領(lǐng) 域的技術(shù)人員,在不脫離本發(fā)明技術(shù)方案范圍情況下,都可利用上述揭示的方法和技術(shù)內(nèi) 容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾,或修改為等同變化的等效實(shí)施例。因此, 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容,依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單 修改、等同變化及修飾,均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
      權(quán)利要求
      一種三維結(jié)構(gòu)阻變存儲(chǔ)器陣列,其特征在于,包括襯底和底電極/隔離介質(zhì)堆棧結(jié)構(gòu),在底電極/隔離介質(zhì)堆棧結(jié)構(gòu)上刻蝕而成多個(gè)深槽,在上述深槽內(nèi)設(shè)有阻變材料層和頂電極材料層,形成十字交叉的橫向底電極和縱向頂電極,交叉的底電極和頂電極之間為阻變材料,每個(gè)交叉結(jié)構(gòu)為一個(gè)阻變存儲(chǔ)單元,從而形成三維阻變存儲(chǔ)器陣列。
      2.如權(quán)利要求1所述的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的存儲(chǔ)單元,其特征在于存儲(chǔ)單元 的阻變材料層位于底電極/隔離介質(zhì)堆棧結(jié)構(gòu)上刻蝕而成的深槽側(cè)壁上。
      3.—種三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的制備方法,其步驟包括1)在襯底上通過(guò)交替淀積介質(zhì)和底電極材料層,形成底電極層/介質(zhì)層的堆棧結(jié)構(gòu);2)在底電極層/介質(zhì)層的堆棧結(jié)構(gòu)上進(jìn)行刻蝕形成多個(gè)深槽,在深槽側(cè)壁上淀積并刻 蝕形成阻變材料層;3)在深槽內(nèi)淀積頂電極金屬材料并刻蝕形成頂電極線條,頂電極和底電極在深槽側(cè)壁 上交叉,形成三維的阻變存儲(chǔ)器陣列。
      4.如權(quán)利要求3所述的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的制備方法,其特征在于在底電極 層/介質(zhì)層的堆棧結(jié)構(gòu)上進(jìn)行光刻和刻蝕形成深槽,深槽底部位于襯底上的第一層介質(zhì)層。
      5.如權(quán)利要求3所述的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的制備方法,其特征在于上述底電 極層/介質(zhì)層的堆棧結(jié)構(gòu)中底電極材料層的厚度為50 100納米。
      6.如權(quán)利要求3所述的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的制備方法,其特征在于上述底電 極層/介質(zhì)層的堆棧結(jié)構(gòu)中介質(zhì)層的厚度為100 200納米。
      7.如權(quán)利要求3所述的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的制備方法,其特征在于上述深槽 寬度為100 200納米。
      8.如權(quán)利要求3所述的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的制備方法,其特征在于上述阻變 材料層的厚度為10 50納米。
      9.如權(quán)利要求3所述的三維結(jié)構(gòu)阻變存儲(chǔ)器陣列的制備方法,其特征在于上述頂電 極材料層的厚度為50 100納米。
      全文摘要
      本發(fā)明提供一種三維結(jié)構(gòu)阻變存儲(chǔ)器陣列及其制造方法,屬于超大規(guī)模集成電路制造技術(shù)中的非易失存儲(chǔ)器技術(shù)領(lǐng)域。本發(fā)明三維結(jié)構(gòu)阻變存儲(chǔ)器陣列包括襯底和底電極/隔離介質(zhì)堆棧結(jié)構(gòu),在底電極/隔離介質(zhì)堆棧結(jié)構(gòu)上刻蝕出深槽,在深槽側(cè)壁上淀積阻變材料以及頂電極層,其中底電極和頂電極在深槽側(cè)壁上呈十字交叉,交叉點(diǎn)之間有阻變材料,每個(gè)交叉點(diǎn)形成一個(gè)阻變存儲(chǔ)器單元,所有的阻變存儲(chǔ)器單元形成三維阻變存儲(chǔ)器陣列,陣列中的三維阻變存儲(chǔ)器由隔離介質(zhì)層隔離。本發(fā)明可以提高阻變存儲(chǔ)器的存儲(chǔ)密度,并且簡(jiǎn)化工藝,降低工藝成本。
      文檔編號(hào)H01L45/00GK101976676SQ20101027950
      公開日2011年2月16日 申請(qǐng)日期2010年9月13日 優(yōu)先權(quán)日2010年9月13日
      發(fā)明者唐昱, 唐粕人, 張麗杰, 秦石強(qiáng), 蔡一茂, 黃如 申請(qǐng)人:北京大學(xué)
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1