專利名稱：溝槽隔離結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種溝槽隔離結(jié)構(gòu)(STI，ShallowTrench Isolation)及其形成方法。
背景技術(shù)：
隨著半導(dǎo)體工藝進(jìn)入深亞微米時代，注入MOS晶體管等半導(dǎo)體器件的有源區(qū) (active area)之間大多采用淺溝槽隔離結(jié)構(gòu)進(jìn)行隔離。其具體形成工藝主要包括在半導(dǎo)體基底上通過刻蝕等工藝形成淺溝槽，所述淺溝槽用于隔離半導(dǎo)體基底上的有源區(qū)；之后， 在所述淺溝槽中填充介質(zhì)材料，所述介質(zhì)材料填滿所述淺溝槽并覆蓋在半導(dǎo)體基底的表面上；最后，對所述介質(zhì)材料進(jìn)行平坦化，至暴露出所述半導(dǎo)體基底的表面，所述平坦化的方法可以是化學(xué)機械拋光。在形成所述淺溝槽隔離結(jié)構(gòu)之后，可以在淺溝槽隔離結(jié)構(gòu)之間的有源區(qū)上形成MOS晶體管等半導(dǎo)體器件。圖1示出了現(xiàn)有技術(shù)形成的淺溝槽隔離結(jié)構(gòu)，包括半導(dǎo)體基底10 ；形成于所述半導(dǎo)體基底10中的淺溝槽，所述淺溝槽中填充有介質(zhì)層11，在所述淺溝槽之間的半導(dǎo)體基底 10中還包括有源區(qū)，所述有源區(qū)中形成有半導(dǎo)體器件，如包括柵極結(jié)構(gòu)、源區(qū)和漏區(qū)的MOS 晶體管。但是，由于平坦化工藝以及平坦化之后的清洗工藝等后續(xù)步驟的影響，現(xiàn)有技術(shù)的淺溝槽隔離結(jié)構(gòu)中，介質(zhì)層11的表面和相鄰的半導(dǎo)體基底10的表面之間會形成有向下的凹陷區(qū)，稱為邊溝(DiVOt) 12，邊溝容易導(dǎo)致漏電流等問題，影響半導(dǎo)體器件的性能。而且隨著器件尺寸的不斷減小，邊溝的尺寸相對于形成在淺溝槽隔離結(jié)構(gòu)之間的半導(dǎo)體器件的尺寸顯得越來越大，對半導(dǎo)體器件性能的影響也越來越嚴(yán)重。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種隔離溝槽結(jié)構(gòu)及其形成方法，減少邊溝對器件性能的影響。為解決上述問題，本發(fā)明提供了一種隔離溝槽結(jié)構(gòu)，包括半導(dǎo)體基底；第一溝槽，形成于所述半導(dǎo)體基底的表面上，其中填充有外延層，所述外延層的表面高于所述半導(dǎo)體基底的表面；第二溝槽，形成于所述外延層上，其中填充有第一介質(zhì)層，所述第一介質(zhì)層的表面與所述外延層的表面齊平，所述第二溝槽的寬度小于所述第一溝槽的寬度?？蛇x的，所述半導(dǎo)體基底為硅襯底、硅鍺襯底、III-V族元素化合物襯底、碳化硅襯底或其疊層結(jié)構(gòu)，或絕緣體上硅結(jié)構(gòu)，或金剛石襯底?？蛇x的，所述外延層的表面高于所述半導(dǎo)體基底的表面20nm至30nm?？蛇x的，所述外延層的材料與所述半導(dǎo)體基底的材料不同。可選的，所述半導(dǎo)體基底為硅襯底，所述外延層的材料為碳化硅或硅鍺?？蛇x的，所述外延層包括第一外延層和位于其上的第二外延層。
可選的，所述第一外延層的材料與所述半導(dǎo)體基底的材料不同，所述第二外延層的材料與所述半導(dǎo)體基底的材料相同?？蛇x的，所述半導(dǎo)體基底為硅襯底，所述第一外延層的材料為碳化硅或硅鍺，所述第二外延層的材料為單晶硅?？蛇x的，所述溝槽隔離結(jié)構(gòu)還包括第三溝槽，所述第三溝槽形成于所述半導(dǎo)體基底的表面上，其延伸方向垂直于所述第一溝槽和第二溝槽的延伸方向，所述第三溝槽中填充有第二介質(zhì)層。可選的，所述第二溝槽貫穿所述外延層。此外，為解決上述問題，本發(fā)明還提供了一種隔離溝槽結(jié)構(gòu)的形成方法，包括提供半導(dǎo)體基底；在所述半導(dǎo)體基底上形成第一溝槽；在所述第一溝槽中形成外延層，所述外延層的表面高于所述半導(dǎo)體基底的表面；在所述外延層上形成第二溝槽，所述第二溝槽的寬度小于所述第一溝槽的寬度；在所述第二溝槽中填充第一介質(zhì)層，所述第一介質(zhì)層的表面與所述外延層的表面齊平?？蛇x的，所述半導(dǎo)體基底為硅襯底、硅鍺襯底、III-V族元素化合物襯底、碳化硅襯底或其疊層結(jié)構(gòu)，或絕緣體上硅結(jié)構(gòu)，或金剛石襯底?？蛇x的，所述外延層的表面高于所述半導(dǎo)體基底的表面20nm至30nm?？蛇x的，使用外延生長或固相外延形成所述外延層?？蛇x的，所述外延層的材料與所述半導(dǎo)體基底的材料不同?？蛇x的，所述半導(dǎo)體基底為硅襯底，所述外延層的材料為碳化硅或硅鍺。可選的，所述在所述半導(dǎo)體基底上形成第一溝槽包括在所述半導(dǎo)體基底的表面上依次形成襯墊層和硬掩膜層；刻蝕所述襯墊層和硬掩膜層，定義出所述第一溝槽的圖形；以所述硬掩膜層為掩膜，對所述半導(dǎo)體基底進(jìn)行刻蝕，形成所述第一溝槽。可選的，所述在所述第一溝槽中形成外延層包括在所述第一溝槽中形成第一外延層；在所述第一外延層上形成第二外延層，所述第二外延層的表面高于所述半導(dǎo)體基底的表面且低于所述硬掩膜層的表面?？蛇x的，所述第一外延層的材料與所述半導(dǎo)體基底的材料不同，所述第二外延層的材料與所述半導(dǎo)體基底的材料相同?？蛇x的，所述半導(dǎo)體基底為硅襯底，所述第一外延層的材料為碳化硅或硅鍺，所述第二外延層的材料為單晶硅?？蛇x的，所述形成第二溝槽包括在所述第二外延層上方、所述硬掩膜層的側(cè)壁上形成側(cè)墻；以所述側(cè)墻為掩膜對所述第二外延層、第一外延層和半導(dǎo)體基底進(jìn)行刻蝕，形成所述第二溝槽?？蛇x的，在所述第二溝槽中填充第一介質(zhì)層包括在所述第二溝槽中填充第一介質(zhì)層并平坦化，使其表面與所述硬掩膜層的表面齊平；去除所述襯墊層、硬掩膜層、側(cè)墻、和高出所述外延層的第一介質(zhì)層?？蛇x的，所述硬掩膜層和側(cè)墻的材料相同，使用濕法刻蝕同時去除所述硬掩膜層和側(cè)墻。可選的，所述硬掩膜層和側(cè)墻的材料為氮化硅，所述濕法刻蝕使用的反應(yīng)溶液為磷酸溶液。可選的，所述溝槽隔離結(jié)構(gòu)的形成方法還包括在所述半導(dǎo)體基底的表面上形成第三溝槽，其延伸方向垂直于所述第一溝槽和第二溝槽的延伸方向；在所述第三溝槽中填充第二介質(zhì)層?？蛇x的，所述第二溝槽貫穿所述外延層。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本技術(shù)方案首先在半導(dǎo)體基底上形成第一溝槽，并在第一溝槽中填充外延層，所述外延層的表面高于所述半導(dǎo)體基底的表面，之后在所述外延層上形成第二溝槽并在其中填充第一介質(zhì)層，所述第二溝槽的寬度小于第一溝槽的寬度，由于所述第二溝槽的寬度較小，使得第一介質(zhì)層和外延層之間的邊溝的尺寸較小，利于減少邊溝對半導(dǎo)體器件性能的影響。此外，由于所述外延層的表面高于半導(dǎo)體基底的表面，使得第二溝槽中填充的第一介質(zhì)層與外延層之間的邊溝也相應(yīng)的高于半導(dǎo)體基底的表面，而半導(dǎo)體器件是形成在溝槽隔離結(jié)構(gòu)之間的半導(dǎo)體基底的表面上的，因此也有利于減弱邊溝對半導(dǎo)體器件性能的影響。進(jìn)一步的，本技術(shù)方案中所述外延層的材料與半導(dǎo)體基底的材料不同，從而可以對半導(dǎo)體基底產(chǎn)生應(yīng)力，有利于改善半導(dǎo)體器件的性能。


圖1是現(xiàn)有技術(shù)形成的淺溝槽隔離結(jié)構(gòu)的剖面圖；圖2是本發(fā)明的溝槽隔離結(jié)構(gòu)的形成方法的實施例的流程圖；圖3至圖12是本發(fā)明的溝槽隔離結(jié)構(gòu)的形成方法的實施例的中間結(jié)構(gòu)的剖面圖；圖13至圖15是本發(fā)明的溝槽隔離結(jié)構(gòu)的形成方法的實施例的中間結(jié)構(gòu)的俯視圖。
具體實施例方式現(xiàn)有技術(shù)形成的淺溝槽隔離結(jié)構(gòu)中，填充在淺溝槽中的介質(zhì)層的表面和半導(dǎo)體基底表面之間存在邊溝，會導(dǎo)致漏電流，影響半導(dǎo)體器件的性能。本技術(shù)方案首先在半導(dǎo)體基底上形成第一溝槽，并在第一溝槽中填充外延層，所述外延層的表面高于所述半導(dǎo)體基底的表面，之后在所述外延層上形成第二溝槽并在其中填充第一介質(zhì)層，所述第二溝槽的寬度小于第一溝槽的寬度，由于所述第二溝槽的寬度較小，使得第一介質(zhì)層和外延層之間的邊溝的尺寸較小，利于減少邊溝對半導(dǎo)體器件性能的影響。此外，由于所述外延層的表面高于半導(dǎo)體基底的表面，使得第二溝槽中填充的第一介質(zhì)層與外延層之間的邊溝也相應(yīng)的高于半導(dǎo)體基底的表面，而半導(dǎo)體器件是形成在溝槽隔離結(jié)構(gòu)之間的半導(dǎo)體基底的表面上的，因此也有利于減弱邊溝對半導(dǎo)體器件性能的影響。進(jìn)一步的，本技術(shù)方案中所述外延層的材料與半導(dǎo)體基底的材料不同，從而可以對半導(dǎo)體基底產(chǎn)生應(yīng)力，有利于改善半導(dǎo)體器件的性能。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施方式
的限制。圖2示出了本實施例的溝槽隔離結(jié)構(gòu)的形成方法的流程示意圖，如圖2所示，包括步驟S21，提供半導(dǎo)體基底；步驟S22，在所述半導(dǎo)體基底上形成第一溝槽；步驟S23，在所述第一溝槽中形成外延層，所述外延層的表面高于所述半導(dǎo)體基底的表面；步驟S24，在所述外延層上形成第二溝槽，所述第二溝槽的寬度小于所述第一溝槽的寬度；步驟S25，在所述第二溝槽中填充第一介質(zhì)層，所述第一介質(zhì)層的表面與所述外延層的表面齊平。圖3至圖12示出了本實施例的溝槽隔離結(jié)構(gòu)的形成方法的中間結(jié)構(gòu)的剖面圖，圖 13至圖15示出了本實施例的溝槽隔離結(jié)構(gòu)的形成方法的中間結(jié)構(gòu)的俯視圖，下面結(jié)合圖2 和圖3至圖15對本實施例進(jìn)行詳細(xì)描述。結(jié)合圖2和圖3，執(zhí)行步驟S21，提供半導(dǎo)體基底。具體的，提供半導(dǎo)體基底20，所述半導(dǎo)體基底20可以為硅襯底、硅鍺襯底、III-V族元素化合物襯底(如砷化鎵、磷化銦、 氮化鎵等)、碳化硅襯底或其疊層結(jié)構(gòu)，或絕緣體上硅結(jié)構(gòu)，或金剛石襯底，或本領(lǐng)域技術(shù)人員公知的其他半導(dǎo)體襯底。本實施例中所述半導(dǎo)體基底20為硅襯底，其上還依次形成有襯墊層21和硬掩膜層22，所述襯墊層21的材料可以為氧化硅，所述硬掩膜層22的材料可以為氮化硅。結(jié)合圖2和圖3至圖5，執(zhí)行步驟S22，在所述半導(dǎo)體基底上形成第一溝槽。具體的，首先參考圖3，對所述襯墊層21和硬掩膜層22進(jìn)行刻蝕，定義出第一溝槽23的圖形，刻蝕過程可以包括在所述硬掩膜層22上形成光刻膠層(圖中未示出)，對所述光刻膠層進(jìn)行圖形化，定義出所述第一溝槽23的圖形；之后，參考圖4，以所述圖形化后的光刻膠層為掩膜對硬掩膜層22和襯墊層21進(jìn)行刻蝕，將所述第一溝槽23的圖形轉(zhuǎn)移至硬掩膜層22和襯墊層21上；再之后通過灰化(ashing)等方法去除所述光刻膠層。之后參考圖5，以所述硬掩膜層22為掩膜，對所述半導(dǎo)體基底20進(jìn)行刻蝕，形成所述第一溝槽23，刻蝕方法可以是濕法刻蝕、干法刻蝕等。
結(jié)合圖2和圖6，執(zhí)行步驟S23，在所述第一溝槽中形成外延層，所述外延層的表面高于所述半導(dǎo)體基底的表面。具體的，在所述第一溝槽23中形成外延層，所述外延層包括第一外延層M和位于第一外延層M之上的第二外延層25，所述第二外延層25的表面高于所述半導(dǎo)體基底20的表面。所述外延層的形成方法可以包括在所述溝槽23中形成第一外延層24，形成方法可以是外延生長，固相外延或本領(lǐng)域技術(shù)人員公知的其他方法；之后在所述第一外延層M上形成第二外延層25，其形成方法可以是外延生長，固相外延或本領(lǐng)域技術(shù)人員公知的其他方法，所述第二外延層25的表面高于所述半導(dǎo)體基底20的表面，且低于所述硬掩膜層22的表面。所述第一外延層M的材料可以與所述半導(dǎo)體基底20的材料相同，也可以不同，本實施例中，所述第一外延層M的材料與所述半導(dǎo)體基底20的材料不同，可以是碳化硅或硅鍺。第一外延層M的材料與半導(dǎo)體基底20的材料不同，因而二者的晶格常數(shù)(lattice constant)也不同，使得所述第一外延層M可以對半導(dǎo)體基底20產(chǎn)生應(yīng)力，如由硅鍺產(chǎn)生的壓應(yīng)力(compressivestress)或由碳化娃產(chǎn)生的張應(yīng)力(tensile stress)，沿溝道方向的壓應(yīng)力可以增強PMOS晶體管的性能，沿溝道方向的張應(yīng)力可以增強NMOS晶體管的性能。 所述第二外延層25的材料可以與所述半導(dǎo)體基底20的材料相同，也可以不同，本實施例中，所述第二外延層25的材料與半導(dǎo)體基底20相同，為單晶硅。需要明確的是，在其他具體實施例中，所述外延層也可以為單層的結(jié)構(gòu)，通過外延生長、固相外延等方法形成在所述溝槽23中，其表面高于半導(dǎo)體基底20的表面。與上述理由類似的，所述單層結(jié)構(gòu)的外延層的材料可以與所述半導(dǎo)體基底20的材料相同或不同，選用不同的材料可以對半導(dǎo)體基底20產(chǎn)生應(yīng)力，增強形成在半導(dǎo)體基底20上的半導(dǎo)體器件的性能。結(jié)合圖2和圖7至圖9，執(zhí)行步驟S24，在所述外延層上形成第二溝槽，所述第二溝槽的寬度小于所述第一溝槽的寬度。具體的，首先參考圖7，形成介質(zhì)材料層沈，覆蓋所述第二外延層25的表面以及所述硬掩膜層22的表面和側(cè)壁，所述介質(zhì)材料層沈的形成方法可以是化學(xué)氣相沉積，其材料可以是氧化硅、氮化硅等，本實施例中，所述介質(zhì)材料層26和所述硬掩膜層22的材料相同， 為氮化硅。參考圖8，對所述介質(zhì)材料層進(jìn)行各向異性刻蝕，如干法刻蝕，在所述硬掩膜層22 的側(cè)壁、第二外延層25的表面上形成側(cè)墻^a。參考圖9，以所述側(cè)墻26a為掩膜，對所述第二外延層25、第一外延層M和半導(dǎo)體基底20進(jìn)行刻蝕，形成第二溝槽27。所述刻蝕方法可以是干法刻蝕、濕法刻蝕等，所述第二溝槽27形成于所述第一外延層M、第二外延層25中，其底部暴露出所述第一外延層M。由于是以所述側(cè)墻26a為掩膜進(jìn)行刻蝕，因此所述第二溝槽27的寬度w小于所述第一溝槽23 的寬度W，而且在具體實施例中可以通過調(diào)節(jié)圖7中介質(zhì)材料層沈的厚度來調(diào)節(jié)側(cè)墻^a 的厚度，從而調(diào)整第二溝槽27的寬度W。在其他具體實施例中，所述第二溝槽27還可以貫穿所述外延層，即所述第二溝槽 27的深度大于所述第一外延層M和第二外延層25的總厚度，其底部暴露出所述半導(dǎo)體基底20。結(jié)合圖2和圖10至圖12，執(zhí)行步驟S25，在所述第二溝槽中填充第一介質(zhì)層，所述第一介質(zhì)層的表面與所述外延層的表面齊平。具體的，首先參考圖10，在所述第二溝槽中填充第一介質(zhì)層觀并對其進(jìn)行平坦化，使其表面與所述硬掩膜層22的表面齊平。所述第一介質(zhì)層觀的材料可以是氧化硅、 氮化硅或其疊層結(jié)構(gòu)，或本領(lǐng)域技術(shù)人員公知的其他介質(zhì)材料，本實施例中所述第一介質(zhì)層觀的材料為氧化硅，其形成方法為化學(xué)氣相沉積。所述平坦化方法可以是化學(xué)機械拋光 (CMP) ο參考圖11，去除所述側(cè)墻和硬掩膜層，暴露出所述第二外延層25和襯墊層21。由于本實施例中所述硬掩膜層和側(cè)墻的材料相同，都為氮化硅，因此可以使用濕法刻蝕將二者同時去除，簡化了工藝步驟，所述濕法刻蝕中使用的反應(yīng)溶液為熱磷酸溶液。參考圖12，去除所述襯墊層和高出第二外延層25的第一介質(zhì)層觀，暴露出所述半導(dǎo)體基底20的表面，使得所述第一介質(zhì)層觀的表面與所述第二外延層25的表面齊平。可以采用濕法刻蝕去除所述襯墊層和高出第二外延層25的第一介質(zhì)層觀，所述濕法刻蝕的反應(yīng)溶液可以為氫氟酸溶液；當(dāng)然，也可以采用干法刻蝕對所述襯墊層和高出第二外延層 25表面的第一介質(zhì)層觀進(jìn)行刻蝕，將之去除。至此，本實施例形成的溝槽隔離結(jié)構(gòu)的剖面圖如圖12所示，俯視圖如圖13所示， 包括半導(dǎo)體基底20 ；第一溝槽，所述第一溝槽形成于所述半導(dǎo)體基底20的表面上，其中填充第一外延層M和第二外延層25，所述第二外延層25的表面高于所述半導(dǎo)體基底20的表面；第二溝槽，形成于所述第一外延層M和第二外延層25上，其中填充有第一介質(zhì)層觀， 所述第一介質(zhì)層觀的表面與所述第二外延層25的表面齊平，所述第二溝槽的寬度小于所述第一溝槽的寬度。當(dāng)然，在其他具體實施例中，填充在所述第一溝槽中的外延層還可以為單層結(jié)構(gòu)， 所述外延層的表面高于半導(dǎo)體基底20的表面，所述第一介質(zhì)層觀的表面與所述外延層的表面齊平。此外，所述第二溝槽還可以貫穿所述外延層。本實施例的溝槽隔離結(jié)構(gòu)還可以包括第三溝槽，其延伸方向與所述第一溝槽和第二溝槽的延伸方向垂直。參考俯視14，在所述半導(dǎo)體基底20上形成第三溝槽，所述第三溝槽的延伸方向垂直于所述第一溝槽和第二溝槽的延伸方向，所述第三溝槽中填充有第二介質(zhì)層四，所述第二介質(zhì)層四的材料可以與所述第一介質(zhì)層觀的材料相同或不同。之后參考俯視15，在所述半導(dǎo)體基底20的表面上形成柵堆疊30，包括柵介質(zhì)層和位于柵介質(zhì)層之上的柵電極，所述柵堆疊結(jié)構(gòu)30的延伸方向與所述第一溝槽和第二溝槽的延伸方向平行。之后，還可以在所述柵堆疊結(jié)構(gòu)30兩側(cè)的半導(dǎo)體基底20中形成源區(qū)和漏區(qū)(圖中未示出)，以構(gòu)成MOS晶體管。結(jié)合圖12，由于所述第二溝槽的寬度小于第一溝槽的寬度，使得暴露在表面上的第二溝槽中的第一介質(zhì)層觀的表面積較小，相應(yīng)的，第一介質(zhì)層觀與第二外延層25之間的邊溝(圖中未示出)的尺寸也較小，減弱了對半導(dǎo)體器件的性能的影響。此外，由于所述第二外延層25的表面高于所述半導(dǎo)體基底20的表面，使得所述第二溝槽中填充的第一介質(zhì)層觀與第二外延層25之間的邊溝的位置也相應(yīng)的高于所述半導(dǎo)體基底20的表面，減弱了對形成在半導(dǎo)體基底20上的MOS晶體管等半導(dǎo)體器件性能的影響。進(jìn)一步的，所述第一溝槽中的外延層的材料可以和半導(dǎo)體基底20的材料不同，本實施例中，第一溝槽中的第一外延層M的材料與半導(dǎo)體基底20的材料不同，根據(jù)后續(xù)形成的MOS晶體管的類型，對于PMOS晶體管，可以選擇第一外延層M的晶格常數(shù)大于半導(dǎo)體基底20的晶格常數(shù)，以產(chǎn)生壓應(yīng)力，改善PMOS晶體管的性能；對于NMOS晶體管，可以選擇第一外延層M的晶格常數(shù)小于半導(dǎo)體基底20的晶格常數(shù)，以產(chǎn)生張應(yīng)力，改善NMOS晶體管的性能。 本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種溝槽隔離結(jié)構(gòu)，其特征在于，包括 半導(dǎo)體基底；第一溝槽，形成于所述半導(dǎo)體基底的表面上，其中填充有外延層，所述外延層的表面高于所述半導(dǎo)體基底的表面；第二溝槽，形成于所述外延層上，其中填充有第一介質(zhì)層，所述第一介質(zhì)層的表面與所述外延層的表面齊平，所述第二溝槽的寬度小于所述第一溝槽的寬度。
2.根據(jù)權(quán)利要求1所述的溝槽隔離結(jié)構(gòu)，其特征在于，所述半導(dǎo)體基底為硅襯底、硅鍺襯底、III-V族元素化合物襯底、碳化硅襯底或其疊層結(jié)構(gòu)，或絕緣體上硅結(jié)構(gòu)，或金剛石襯底。
3.根據(jù)權(quán)利要求1所述的溝槽隔離結(jié)構(gòu)，其特征在于，所述外延層的表面高于所述半導(dǎo)體基底的表面20nm至30nm。
4.根據(jù)權(quán)利要求1所述的溝槽隔離結(jié)構(gòu)，其特征在于，所述外延層的材料與所述半導(dǎo)體基底的材料不同。
5.根據(jù)權(quán)利要求4所述的溝槽隔離結(jié)構(gòu)，其特征在于，所述半導(dǎo)體基底為硅襯底，所述外延層的材料為碳化硅或硅鍺。
6.根據(jù)權(quán)利要求1所述的溝槽隔離結(jié)構(gòu)，其特征在于，所述外延層包括第一外延層和位于其上的第二外延層。
7.根據(jù)權(quán)利要求6所述的溝槽隔離結(jié)構(gòu)，其特征在于，所述第一外延層的材料與所述半導(dǎo)體基底的材料不同，所述第二外延層的材料與所述半導(dǎo)體基底的材料相同。
8.根據(jù)權(quán)利要求7所述的溝槽隔離結(jié)構(gòu)，其特征在于，所述半導(dǎo)體基底為硅襯底，所述第一外延層的材料為碳化硅或硅鍺，所述第二外延層的材料為單晶硅。
9.根據(jù)權(quán)利要求7所述的溝槽隔離結(jié)構(gòu)，其特征在于，還包括第三溝槽，所述第三溝槽形成于所述半導(dǎo)體基底的表面上，其延伸方向垂直于所述第一溝槽和第二溝槽的延伸方向，所述第三溝槽中填充有第二介質(zhì)層。
10.根據(jù)權(quán)利要求1所述的溝槽隔離結(jié)構(gòu)，其特征在于，所述第二溝槽貫穿所述外延層。
11.一種溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，包括 提供半導(dǎo)體基底；在所述半導(dǎo)體基底上形成第一溝槽；在所述第一溝槽中形成外延層，所述外延層的表面高于所述半導(dǎo)體基底的表面； 在所述外延層上形成第二溝槽，所述第二溝槽的寬度小于所述第一溝槽的寬度； 在所述第二溝槽中填充第一介質(zhì)層，所述第一介質(zhì)層的表面與所述外延層的表面齊平。
12.根據(jù)權(quán)利要求11所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述半導(dǎo)體基底為硅襯底、硅鍺襯底、III-V族元素化合物襯底、碳化硅襯底或其疊層結(jié)構(gòu)，或絕緣體上硅結(jié)構(gòu)，或金剛石襯底。
13.根據(jù)權(quán)利要求11所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述外延層的表面高于所述半導(dǎo)體基底的表面20nm至30nm。
14.根據(jù)權(quán)利要求11所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，使用外延生長或固相外延形成所述外延層。
15.根據(jù)權(quán)利要求11所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述外延層的材料與所述半導(dǎo)體基底的材料不同。
16.根據(jù)權(quán)利要求15所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述半導(dǎo)體基底為硅襯底，所述外延層的材料為碳化硅或硅鍺。
17.根據(jù)權(quán)利要求11所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述在所述半導(dǎo)體基底上形成第一溝槽包括在所述半導(dǎo)體基底的表面上依次形成襯墊層和硬掩膜層；刻蝕所述襯墊層和硬掩膜層，定義出所述第一溝槽的圖形；以所述硬掩膜層為掩膜，對所述半導(dǎo)體基底進(jìn)行刻蝕，形成所述第一溝槽。
18.根據(jù)權(quán)利要求17所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述在所述第一溝槽中形成外延層包括在所述第一溝槽中形成第一外延層；在所述第一外延層上形成第二外延層，所述第二外延層的表面高于所述半導(dǎo)體基底的表面且低于所述硬掩膜層的表面。
19.根據(jù)權(quán)利要求18所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述第一外延層的材料與所述半導(dǎo)體基底的材料不同，所述第二外延層的材料與所述半導(dǎo)體基底的材料相同。
20.根據(jù)權(quán)利要求19所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述半導(dǎo)體基底為硅襯底，所述第一外延層的材料為碳化硅或硅鍺，所述第二外延層的材料為單晶硅。
21.根據(jù)權(quán)利要求18所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述形成第二溝槽包括在所述第二外延層上方、所述硬掩膜層的側(cè)壁上形成側(cè)墻；以所述側(cè)墻為掩膜對所述第二外延層、第一外延層和半導(dǎo)體基底進(jìn)行刻蝕，形成所述第二溝槽。
22.根據(jù)權(quán)利要求21所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，在所述第二溝槽中填充第一介質(zhì)層包括在所述第二溝槽中填充第一介質(zhì)層并平坦化，使其表面與所述硬掩膜層的表面齊平； 去除所述襯墊層、硬掩膜層、側(cè)墻、和高出所述外延層的第一介質(zhì)層。
23.根據(jù)權(quán)利要求22所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述硬掩膜層和側(cè)墻的材料相同，使用濕法刻蝕同時去除所述硬掩膜層和側(cè)墻。
24.根據(jù)權(quán)利要求23所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述硬掩膜層和側(cè)墻的材料為氮化硅，所述濕法刻蝕使用的反應(yīng)溶液為磷酸溶液。
25.根據(jù)權(quán)利要求11所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，還包括在所述半導(dǎo)體基底的表面上形成第三溝槽，其延伸方向垂直于所述第一溝槽和第二溝槽的延伸方向；在所述第三溝槽中填充第二介質(zhì)層。
26.根據(jù)權(quán)利要求11所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述第二溝槽貫穿所述外延層。
全文摘要
一種溝槽隔離結(jié)構(gòu)及其形成方法，所述溝槽隔離結(jié)構(gòu)包括半導(dǎo)體基底；第一溝槽，形成于所述半導(dǎo)體基底的表面上，其中填充有外延層，所述外延層的表面高于所述半導(dǎo)體基底的表面；第二溝槽，形成于所述外延層上，其中填充有第一介質(zhì)層，所述第一介質(zhì)層的表面與所述外延層的表面齊平，所述第二溝槽的寬度小于所述第一溝槽的寬度。本發(fā)明利于減少邊溝對半導(dǎo)體器件性能的影響。
文檔編號H01L21/762GK102468215SQ201010552589
公開日2012年5月23日 申請日期2010年11月19日 優(yōu)先權(quán)日2010年11月19日
發(fā)明者尹海洲, 朱慧瓏, 梁擎擎, 鐘匯才 申請人:中國科學(xué)院微電子研究所