專利名稱：一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制造方法，特別涉及一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制作方法。
背景技術(shù)：
目前，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件結(jié)構(gòu)包括如圖1所示，位于襯底101表面的柵氧化層102、柵氧化層102上方的柵極103，柵氧化層下方的襯底表面形成的導(dǎo)電溝道104，分別位于柵極103兩側(cè)襯底中的源極106和漏極107，以及環(huán)繞在柵極側(cè)壁的氮氧化物(氧化硅和氮化硅)側(cè)墻105 (Spacer)。氮氧化物側(cè)墻105 —方面可以保護(hù)柵極103，另一方面可以防止形成源極106和漏極107的源、漏極注入與導(dǎo)電溝道104過于接近而產(chǎn)生漏電流，甚至源極106和漏極107之間導(dǎo)通。導(dǎo)電溝道104與漏極107有一部分重疊，當(dāng)柵極103加電壓后，在漏極107和襯底101間形成的PN結(jié)，靠近漏極107邊緣部分的導(dǎo)電溝道104會由于電場的作用產(chǎn)生柵極致漏電流(Gate Induced Drain Leakage, GIDL)。GIDL是漏電流的一個重要組成部分，會導(dǎo)致MOSFET功耗上升，并且影響MOSFET器件壽命。研究表明，靠近漏極107邊緣部分的導(dǎo)電溝道104的摻雜濃度越高，PN結(jié)的耗盡層寬度越小，帶間隧穿(Band-to-Band tunneling)也越大，GIDL也會隨之增加?，F(xiàn)有技術(shù)中，如果在離子注入形成導(dǎo)電溝道的過程中，均勻地降低導(dǎo)電溝道104的整體摻雜濃度，雖然可以降低GIDL，但是，由于導(dǎo)電溝道104的整體摻雜濃度降低，會顯著地增加導(dǎo)電溝道的短溝道效應(yīng)，眾所周知，對MOSFET器件，需要盡量降低短溝道效應(yīng)。因此，在盡量降低短溝道效應(yīng)的前提下抑制GIDL產(chǎn)生的漏電流，從而提高M(jìn)OSFET壽命，降低關(guān)閉電流(Off Current) 成為MOSFET器件制造中亟待解決的問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明解決的技術(shù)問題是導(dǎo)電溝道靠近漏極的邊緣部分的摻雜濃度越高，帶間隧穿和柵極致漏電流越大，因此會縮短MOSFET器件壽命，增大關(guān)閉電流，但是如果降低整條導(dǎo)電溝道的摻雜濃度，則會顯著增加MOSFET器件的短溝道效應(yīng)。為解決上述問題，本發(fā)明的技術(shù)方案具體是這樣實(shí)現(xiàn)的一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制作方法，提供具有η型或ρ型摻雜硅襯底的晶圓，所述硅襯底中設(shè)置源極區(qū)域和漏極區(qū)域，該方法包括所述硅襯底表面沉積介質(zhì)層；圖案化所述介質(zhì)層，露出在源極區(qū)域和漏極區(qū)域之間的硅襯底表面，作為柵極窗 Π ；以圖案化的介質(zhì)層作為硬掩膜，對所述柵極窗口兩次離子注入，其中一次離子注入時第一摻雜所述柵極窗口的中間區(qū)域和靠近源極區(qū)域，未摻雜所述柵極窗口的靠近漏極區(qū)域；另一次離子注入時第二摻雜所述靠近漏極區(qū)域及全部或部分所述中間區(qū)域和靠近源極區(qū)域，所述靠近漏極區(qū)域形成第一區(qū)域?qū)щ姕系?，所述兩次離子注入的重疊區(qū)域形成第三區(qū)域?qū)щ姕系?，在柵極窗口中形成第一區(qū)域?qū)щ姕系赖膿诫s濃度低于第三區(qū)域?qū)щ姕系赖膿诫s濃度的非均勻摻雜導(dǎo)電溝道；在所述柵極窗口表面依次沉積柵氧化層及多晶硅層后，化學(xué)機(jī)械研磨所述多晶硅層，直到露出所述介質(zhì)層以形成柵極；去除圖案化的介質(zhì)層；在所述柵極側(cè)壁形成側(cè)墻，以柵極和側(cè)墻為掩膜，采用離子注入方式在硅襯底中形成源極和漏極。所述介質(zhì)層是二氧化硅層或者氮化硅層，或者二氧化硅層和氮化硅層的組合。所述第一介質(zhì)層的厚度范圍是100納米到2000納米。所述第二刻蝕采用干法刻蝕或濕法刻蝕。所述一次離子注入的離子束向源極區(qū)域偏離，所述離子束與所述硅襯底表面法線所成夾角的度數(shù)范圍是7 45度，注入劑量范圍是IEll 1E14個每平方厘米，注入能量范圍是2 100千電子伏特。所述第一區(qū)域?qū)щ姕系烂娣e占所述非均勻?qū)щ姕系揽偯娣e的比例范圍是大于0 小于等于1/3 ；所述第三區(qū)域?qū)щ姕系烂娣e占所述非均勻?qū)щ姕系揽偯娣e的比例的范圍是大于等于1/3小于1。所述非均勻摻雜導(dǎo)電溝道中，第一區(qū)域?qū)щ姕系赖膿诫s濃度相比第三區(qū)域?qū)щ姕系赖膿诫s濃度的百分比范圍是60 80%。由上述的技術(shù)方案可見，本發(fā)明提供的一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制作方法，以圖案化的介質(zhì)層為硬掩膜，通過兩次離子注入，形成非均勻摻雜導(dǎo)電溝道，在未顯著降低非均勻?qū)щ姕系赖恼w摻雜濃度的前提下，降低了導(dǎo)電溝道靠近漏極的邊緣部分的摻雜濃度，一方面避免增加MOSFET的短溝道效應(yīng)，另一方面降低帶間隧穿效應(yīng)和柵極致漏電流，降低關(guān)閉電流，提高M(jìn)OSFET器件壽命。


圖1為現(xiàn)有技術(shù)MOSFET的剖面結(jié)構(gòu)示意圖；圖2為本發(fā)明MOSFET制造方法的流程圖；圖3a 池為本發(fā)明MOSFET制造方法的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例， 對本發(fā)明進(jìn)一步詳細(xì)說明。具體實(shí)施例一一種N型MOSFET的制作方法，下面結(jié)合附圖3a 3h，詳細(xì)說明制造N型MOSFET 的具體步驟。步驟201、圖3a為本發(fā)明N型MOSFET制作方法的步驟201剖面結(jié)構(gòu)示意圖，如圖 3a所示，提供具有在ρ型摻雜的硅襯底301的晶圓，硅襯底301中設(shè)置源極區(qū)域和漏極區(qū)域，在硅襯底301表面依次沉積二氧化硅層302和氮化硅層303 ；本實(shí)施例是以N型MOSFET的制作方法為例，因此采用ρ型摻雜的硅襯底301 ；如果是P型MOSFET的制作方法，采用η型摻雜的硅襯底。本步驟中，以二氧化硅層302和氮化硅層303組成層疊結(jié)構(gòu)作為第一介質(zhì)層，其中，二氧化硅層302作為后續(xù)沉積氮化硅層303的緩沖層，因為與硅襯底301和氮化硅層 303的晶格常數(shù)匹配度相比，二氧化硅層302與氮化硅層303的晶格常數(shù)更匹配，氮化硅層 303的生長質(zhì)量更好；作為緩沖層的二氧化硅層302的厚度范圍是10納米到100納米，例如10納米、50納米和100納米；此外，還可以在P型摻雜的硅襯底301表面直接沉積二氧化硅層或氮化硅層作為第一介質(zhì)層；本實(shí)施例中，所述二氧化硅層和氮化硅層的總厚度范圍是100納米到2000納米，例如100納米、1000納米和2000納米。步驟202、圖北為本發(fā)明N型MOSFET制作方法的步驟202剖面結(jié)構(gòu)示意圖，如圖 3b所示，第一光刻后第一刻蝕二氧化硅層302和氮化硅層303，露出在源極和漏極區(qū)域之間的硅襯底表面，作為柵極窗口 304，在源極和漏極區(qū)域的硅襯底301表面形成二氧化硅層硬掩膜302，和氮化硅層硬掩膜303，；本步驟中，第一光刻后第一刻蝕二氧化硅層302和氮化硅層303的作用是圖案化第一介質(zhì)層；其中，第一光刻是指在所述氮化硅表面涂覆光刻膠后，經(jīng)過曝光和顯影工藝在光刻膠上定義柵極窗口的第一光刻圖案；第一刻蝕以第一光刻圖案為掩膜，依次去除未被光刻膠覆蓋的氮化硅層和二氧化硅層，露出源極區(qū)域和漏極區(qū)域之間的硅襯底301表面作為柵極窗口 304，漏極區(qū)域和源極區(qū)域硅襯底301表面的二氧化硅層硬掩膜302’和氮化硅層硬掩膜303’統(tǒng)稱為硬掩膜。第一刻蝕是干法刻蝕或濕法刻蝕，采用干法刻蝕時，第一刻蝕的刻蝕終點(diǎn)由終點(diǎn)檢測法確定；采用濕法刻蝕時，根據(jù)沉積的二氧化硅層302和氮化硅層303的厚度，精確控制第一刻蝕的刻蝕時間。本步驟中，柵極窗口 304定義了非均勻?qū)щ姕系?、柵氧化層和柵極的位置，后續(xù)步驟中，首先η型摻雜柵極窗口 304對應(yīng)的硅襯底表面，形成非均勻?qū)щ姕系?，然后在非均勻?qū)щ姕系郎戏揭来沃谱鳀叛趸瘜雍蜄艠O。步驟203、圖3c為本發(fā)明N型MOSFET制作方法的步驟203剖面結(jié)構(gòu)示意圖，如圖 3c所示，以硬掩膜為遮蔽，在柵極窗口中第一離子注入305，未摻雜柵極窗口的靠近漏極區(qū)域，第一離子注入305第一摻雜靠近漏極區(qū)域以外的柵極窗口部分，在硅襯底的柵極窗口 304中形成第一導(dǎo)電溝道306，第一導(dǎo)電溝道306覆蓋了柵極窗口 304的中間區(qū)域和靠近源極區(qū)域；本步驟中，將離子束與硅襯底表面法線所成夾角的度數(shù)定義為注入角度，第一離子注入305所用的離子束向源極區(qū)域偏離(圖中表現(xiàn)為逆時針偏離硅襯底表面法線)，第一離子注入305的注入角度范圍是7度到45度，例如，7度，20度和45度；注入劑量范圍是 IEll個每平方厘米到1E14個每平方厘米；注入能量范圍是2千電子伏特(Kev)到lOOKev。本步驟中，第一離子注入305未摻雜的靠近漏極區(qū)域的面積占據(jù)整個柵極窗口面積的范圍是大于0小于等于1/3，例如，1/10，1/5和1/3。步驟204、圖3d為本發(fā)明N型MOSFET制作方法的步驟204剖面結(jié)構(gòu)示意圖，如圖 3d所示，以硬掩膜為遮蔽第二離子注入307，除了第二摻雜步驟203中形成的未摻雜部分柵極窗口之外，還第二摻雜部分或全部第一導(dǎo)電溝道306，在硅襯底的柵極窗口 304中形成非均勻摻雜導(dǎo)電溝道；本實(shí)施例中，第二離子注入307所用的離子束向漏極區(qū)域偏離(圖中表現(xiàn)為順時針偏離硅襯底表面法線)，第二離子注入307的注入角度范圍是7度到45度，例如，7度，20 度和45度；注入劑量范圍是IEll個每平方厘米到1E14個每平方厘米；注入能量范圍是2 千電子伏特(Kev)到50Kev。第二離子注入307和步驟203中形成的第一導(dǎo)電溝道306部分疊加，最終在硅襯底的柵極窗口中形成分為三個區(qū)域的非均勻摻雜導(dǎo)電溝道，分別是第一離子注入305時未摻雜而在第二離子注入307時第二摻雜形成第一區(qū)域?qū)щ姕系?08， 第二離子注入307時未摻雜而在第一離子注入時第一摻雜形成的第二區(qū)域?qū)щ姕系?09， 和第一離子注入305與第二離子注入307的重疊區(qū)域中形成的第三區(qū)域?qū)щ姕系?10。步驟203和204中，兩次離子注入的注入角度大小相同，注入劑量和注入能量相等，不同的是， 兩次離子注入的方向不同，如此控制兩次離子注入是為了形成相對第三區(qū)域?qū)щ姕系?10 對稱相同的第一區(qū)域?qū)щ姕系?08和第二區(qū)域?qū)щ姕系?09，從而可以在未預(yù)先區(qū)分源極區(qū)域和漏極區(qū)域的具體位置的情況下制作非均勻?qū)щ姕系?，然后在后續(xù)步驟中根據(jù)MOSFET 器件的需要在第一導(dǎo)電溝道區(qū)域308下方或第二導(dǎo)電溝道區(qū)域下方制作漏極。在步驟203 和步驟204之后，第一區(qū)域?qū)щ姕系?08的摻雜濃度相比第三區(qū)域?qū)щ姕系?10的摻雜濃度的百分比范圍是60% 80%，例如60%，70%和80% ；第二區(qū)域?qū)щ姕系?09的摻雜濃度相比是第三區(qū)域的摻雜濃度的百分比范圍是60% 80%，例如60%，70%和80%。由步驟203可知，第一區(qū)域?qū)щ姕系?08面積占非均勻?qū)щ姕系揽偯娣e的比例范圍大于零小于等于三分之一。如果已經(jīng)預(yù)先確定了漏極區(qū)域的位置，也可以在第二離子注入時，使離子束不偏離法線，或者采用不同于第一離子注入的注入角度、注入劑量和注入能量，使第二離子注入部分或全部覆蓋柵極窗口的中間區(qū)域和靠近源極區(qū)域，只需保證靠近漏極區(qū)域的第一區(qū)域?qū)щ姕系赖膿诫s濃度與的摻雜濃度的百分比在60% 80%范圍內(nèi)，以及第三區(qū)域?qū)щ姕系烂娣e占非均勻?qū)щ姕系揽偯娣e的比例范圍大于等于1/3小于1即可?？梢姡蔷鶆驌诫s導(dǎo)電溝道在第一區(qū)域?qū)щ姕系?08和第二區(qū)域?qū)щ姕系?09的摻雜濃度明顯小于第三區(qū)域?qū)щ姕系?10的摻雜濃度，雖然第一區(qū)域?qū)щ姕系?08和第二區(qū)域?qū)щ姕系?09的摻雜濃度相比現(xiàn)有技術(shù)中的導(dǎo)電溝道的摻雜濃度降低，但是，由于第一區(qū)域?qū)щ姕系?08和第二區(qū)域?qū)щ姕系?09在整個導(dǎo)電溝道中所占面積和摻雜濃度都可以由第一離子注入305和第二離子注入307的注入角度、注入劑量和注入能量來控制，以此提高第三區(qū)域?qū)щ姕系?10所占面積的比例和摻雜濃度，因此不會顯著降低整個非均勻摻雜導(dǎo)電溝道的平均摻雜濃度，避免MOSFET器件短溝道效應(yīng)的增加。需要注意的是，本發(fā)明并不局限于步驟203和204的順序，也可以采用步驟204和 203的順序制作非均勻?qū)щ姕系?。制作N型MOSFET的導(dǎo)電溝道采用的離子注入物質(zhì)為磷 (P)或砷(As)；制作P型MOSFET的導(dǎo)電溝道采用的離子注入物質(zhì)為硼(B)、二氟化硼(BF2) 或銦(In)。步驟205、圖!Be為本發(fā)明N型MOSFET制作方法的步驟205剖面結(jié)構(gòu)示意圖，如圖 3d所示，在非均勻摻雜導(dǎo)電溝道上形成柵氧化層后，在晶圓器件面沉積多晶硅，化學(xué)機(jī)械研磨(CMP)多晶硅形成柵極311 ；本步驟中，柵氧化層是硅的氧化物、硅的氮氧化物或者其他高介電常數(shù)的介質(zhì)層 (圖中未畫出)，形成柵氧化層的步驟為現(xiàn)有技術(shù)，此不再贅述。 本步驟中，沉積多晶硅的厚度要求大于二氧化硅層硬掩膜302，和氮化硅層硬掩膜
6303’的總厚度；以氮化硅層硬掩膜303’為CMP的終點(diǎn)，完全去除氮化硅層硬掩膜303’上的多晶硅形成柵極；沉積多晶硅和CMP多晶硅形成柵極的步驟是現(xiàn)有技術(shù)，此不再贅述。步驟206、圖3f為本發(fā)明N型MOSFET制作方法的步驟206剖面結(jié)構(gòu)示意圖，如圖 3f所示，第二光刻后，第二刻蝕去除硬掩膜；本步驟中，第二光刻是指，在所述晶圓器件面涂覆光刻膠后，經(jīng)過曝光和顯影工藝在光刻膠上形成覆蓋柵極311的第二光刻圖案；第二刻蝕以第二光刻圖案為掩膜，依次去除未被光刻膠覆蓋的氮化硅層硬掩膜303’和二氧化硅層硬掩膜302’。第二刻蝕可以是干法刻蝕也可以是濕法刻蝕；干法刻蝕用含氟元素的等離子氣體依次去除氮化硅層硬掩膜 303’和二氧化硅層硬掩膜302’，如四氟化碳；濕法刻蝕用磷酸溶液刻蝕去除氮化硅層硬掩膜303’，用氫氟酸溶液去除二氧化硅層硬掩膜302’。第二刻蝕的終點(diǎn)控制為現(xiàn)有技術(shù)，對干法刻蝕可以采用終點(diǎn)檢測法，對濕法刻蝕可以根據(jù)二氧化硅層硬掩膜302’和氮化硅層硬掩膜303’的厚度和濕法刻蝕速率計算第二刻蝕時間，精確控制刻蝕終點(diǎn)。步驟207、圖3g為本發(fā)明N型MOSFET制作方法的步驟207剖面結(jié)構(gòu)示意圖，如圖 3g所示，在柵極311側(cè)壁制作側(cè)墻312 ；本步驟中，側(cè)墻312為或者硅的氮氧化物，形成側(cè)墻312的步驟為現(xiàn)有技術(shù)，此不再贅述，在MOSFET的制作過程中，也可以省略此步驟。步驟208、圖池為本發(fā)明N型MOSFET制作方法的步驟208剖面結(jié)構(gòu)示意圖，如圖 3h所示，以柵極311和側(cè)墻312為掩膜，在硅襯底中分別制作源極314和漏極313。本步驟中源極314和漏極313為η型摻雜，制作源極314和漏極313的步驟為現(xiàn)有技術(shù)，此不再贅述。至此，本發(fā)明提出的N型MOSFET制作完畢。本發(fā)明提供的一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制作方法，在形成導(dǎo)電溝道之前，在硅襯底表面的源極和漏極區(qū)域制作硬掩膜，在離子注入形成導(dǎo)電溝道的過程中，利用硬掩膜作為遮蔽，分兩次進(jìn)行離子注入，一次離子注入未摻雜柵極窗口中靠近漏極區(qū)域的部分，第一摻雜柵極窗口的中間區(qū)域和靠近源極區(qū)域，另一次離子注入第二摻雜靠近漏極區(qū)域及中間區(qū)域和部分或全部靠近源極區(qū)域，兩次離子注入的重疊區(qū)域形成第三區(qū)域?qū)щ姕系?；兩次離子注入的未重疊區(qū)域中，在靠近漏極區(qū)域形成第一區(qū)域?qū)щ姕系?，在靠近源極區(qū)域形成第二區(qū)域?qū)щ姕系馈５谝?、第二和第三區(qū)域?qū)щ姕系拦餐M成靠近漏極區(qū)域的摻雜濃度低于其他部分摻雜濃度的非均勻摻雜導(dǎo)電溝道。本發(fā)明提供的方法，一方面減小了靠近漏極的第一區(qū)域?qū)щ姕系罁诫s濃度，使得帶間隧穿效應(yīng)減小，GIDL也隨之減小，提高 MOSFET壽命，另一方面因為保持了第三區(qū)域?qū)щ姕系老鄬^高的摻雜濃度，抑制了短溝道效應(yīng)增加。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制作方法，提供具有η型或P型摻雜硅襯底的晶圓，所述硅襯底中設(shè)置源極區(qū)域和漏極區(qū)域，其特征在于，該方法包括所述硅襯底表面沉積介質(zhì)層；圖案化所述介質(zhì)層，露出在源極區(qū)域和漏極區(qū)域之間的硅襯底表面，作為柵極窗口 ；以圖案化的介質(zhì)層作為硬掩膜，對所述柵極窗口兩次離子注入，其中一次離子注入時第一摻雜所述柵極窗口的中間區(qū)域和靠近源極區(qū)域，未摻雜所述柵極窗口的靠近漏極區(qū)域；另一次離子注入時第二摻雜所述靠近漏極區(qū)域及全部或部分所述中間區(qū)域和靠近源極區(qū)域，所述靠近漏極區(qū)域形成第一區(qū)域?qū)щ姕系?，所述兩次離子注入的重疊區(qū)域形成第三區(qū)域?qū)щ姕系?，在柵極窗口中形成第一區(qū)域?qū)щ姕系赖膿诫s濃度低于第三區(qū)域?qū)щ姕系赖膿诫s濃度的非均勻摻雜導(dǎo)電溝道；在所述柵極窗口表面依次沉積柵氧化層及多晶硅層后，化學(xué)機(jī)械研磨所述多晶硅層， 直到露出所述介質(zhì)層以形成柵極；去除圖案化的介質(zhì)層；在所述柵極側(cè)壁形成側(cè)墻，以柵極和側(cè)墻為掩膜，采用離子注入方式在硅襯底中形成源極和漏極。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述介質(zhì)層是二氧化硅層或者氮化硅層， 或者二氧化硅層和氮化硅層的組合。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一介質(zhì)層的厚度范圍是100納米到 2000納米。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二刻蝕采用干法刻蝕或濕法刻蝕。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述一次離子注入的離子束向所述源極區(qū)域偏離，所述離子束與所述硅襯底表面法線所成夾角的度數(shù)范圍是7 45度，注入劑量范圍是IEll 1Ε14個每平方厘米，注入能量范圍是2 100千電子伏特。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一區(qū)域?qū)щ姕系烂娣e占所述非均勻?qū)щ姕系揽偯娣e的比例范圍是大于0小于等于1/3 ；所述第三區(qū)域?qū)щ姕系烂娣e占所述非均勻?qū)щ姕系揽偯娣e的比例的范圍是大于等于1/3小于1。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一區(qū)域?qū)щ姕系赖膿诫s濃度相比第三區(qū)域?qū)щ姕系赖膿诫s濃度的百分比范圍是60 80%。
全文摘要
本發(fā)明提供了一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制作方法，在形成導(dǎo)電溝道之前，在源極和漏極區(qū)域的硅襯底表面制作硬掩膜，在離子注入形成導(dǎo)電溝道的過程中，利用硬掩膜作為遮蔽，從不同角度分兩次進(jìn)行離子注入，形成非均勻?qū)щ姕系?，在未顯著降低非均勻?qū)щ姕系赖恼w摻雜濃度的前提下，降低了導(dǎo)電溝道靠近漏極的邊緣部分的摻雜濃度，一方面避免增加MOSFET的短溝道效應(yīng)，另一方面降低帶間隧穿效應(yīng)和柵極致漏電流，降低關(guān)閉電流，提高M(jìn)OSFET器件壽命。
文檔編號H01L21/336GK102479718SQ20101056704
公開日2012年5月30日 申請日期2010年11月29日 優(yōu)先權(quán)日2010年11月29日
發(fā)明者劉金華 申請人:中芯國際集成電路制造(上海)有限公司