專利名稱：相變存儲器及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種半導(dǎo)體技術(shù)領(lǐng)域的裝置及其制備方法，具體是一種相變存儲器及其制備方法。
背景技術(shù)：
近來，已提出相變隨機存取存儲(Phase Change RAM,PCRAM)器件(簡稱相變存儲器)作為非易失性半導(dǎo)體存儲器件。相變存儲器的單位存儲單元使用相變材料作為數(shù)據(jù)儲存介質(zhì)。相變材料根據(jù)供應(yīng)給它的熱而具有兩種穩(wěn)定相(例如非晶相和晶相)。已知的相變材料有Ge-Sb-Te (GST)化合物等等，其為鍺(Ge)、銻(Sb)和碲(Te)的混合物。供應(yīng)熱以實現(xiàn)相變材料中的相變。如果在接近相變材料的熔融溫度的溫度下將相變材料加熱短時間且接著快速冷卻，則相變材料從晶相變至非晶相。與之相反，如果在低于熔融溫度的結(jié)晶溫度下將相變材料加熱長時間，接著慢慢冷卻，則相變材料從非晶相變至晶相。相變材料在非晶相下比在晶相下具有更高的電阻率。因此，儲存于相變存儲單元中的數(shù)據(jù)是邏輯“1(非晶相，高電阻)” 還是邏輯“0 (晶相，低電阻)，，可通過檢測流經(jīng)相變材料的電流來判定?，F(xiàn)有技術(shù)中多采用垂直二極管驅(qū)動結(jié)構(gòu)的相變存儲器，其最大特點是把二極管、 相變材料都設(shè)置在垂直的絕緣材料孔內(nèi)，綜合利用了二極管驅(qū)動能力強的優(yōu)點，把器件尺寸最大程度減小，器件單元之間的串?dāng)_最大程度降低，相變過程穩(wěn)定性增強。相關(guān)內(nèi)容可參閱專利號為CN200910050988. 1的專利申請。如圖1所示，垂直二極管驅(qū)動結(jié)構(gòu)的相變存儲器，其至少包括存儲器區(qū)10和外圍電路區(qū)20，所述存儲器區(qū)10包括存儲襯底11;N型離子掩埋層12，所述N型離子掩模層12位于所述存儲襯底11上；存儲單晶硅層17，所述存儲單晶硅層17位于所述N型離子掩埋層12上；多個存儲淺溝槽隔離(Shallow Trench Isolation，STI) 13，所述存儲STI13位于所述存儲單晶硅層17內(nèi)，且所述存儲STI 13的厚度等于所述存儲單晶硅層17的厚度；
垂直二極管，所述垂直二極管包括N型導(dǎo)電區(qū)域14和P型導(dǎo)電區(qū)域15，其中所述N型導(dǎo)電區(qū)域14位于所述存儲STI 13之間的存儲單晶硅層17內(nèi)，所述P型導(dǎo)電區(qū)域15 位于所述N型導(dǎo)電區(qū)域14上，且所述垂直二極管的厚度等于所述存儲單晶硅層17的厚度；相變層16，所述相變層16位于所述垂直二極管上；所述外圍電路區(qū)20包括外圍襯底21，所述外圍襯底的厚度等于所述N型離子掩埋層12和所述存儲襯底 11的厚度之和；外圍單晶硅層25，所述外圍單晶硅層25位于所述外圍襯底21上；多個外圍STI 23，所述外圍STI 23位于所述外圍單晶硅層25內(nèi)，且所述外圍STI23的厚度等于所述外圍單晶硅層25的厚度；1個或多個MOS管M，所述MOS管M位于所述外圍STI 23之間的外圍單晶硅層 25內(nèi)。為了制備圖1所示的結(jié)構(gòu)，現(xiàn)有技術(shù)采用以下步驟，具體如圖2至圖7所示如圖2所示，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底至少包括存儲襯底11和外圍襯底 21 ；如圖3所示，在所述存儲襯底11內(nèi)進行離子注入(如注入砷離子)，形成N型離子掩埋層12 ；如圖4所示，在所述N型離子掩埋層12上采用非選擇性外延方法生長得到存儲單晶硅層17，同時在所述外圍襯底21上采用非選擇性外延方法生長得到外圍單晶硅層25 ；如圖5所示，在所述存儲單晶硅層17內(nèi)制備多個存儲STI 13，同時在所述外圍單晶硅層25內(nèi)制備多個外圍STI 23，且使所述存儲STI 13的厚度等于所述存儲單晶硅層17 的厚度，所述外圍STI 23的厚度等于所述外圍單晶硅層25的厚度；如圖6所示，在所述存儲STI 13之間的存儲單晶硅層17內(nèi)制備垂直二極管，所述制備垂直二極管包括制備N型導(dǎo)電區(qū)域14和制備P型導(dǎo)電區(qū)域15，其中所述制備N型導(dǎo)電區(qū)域14是在所述存儲單晶硅層17內(nèi)的下部注入N型離子，所述制備P型導(dǎo)電區(qū)域15 是在所述存儲單晶硅層17內(nèi)的上部注入P型離子，所述P型導(dǎo)電區(qū)域15位于所述N型導(dǎo)電區(qū)域14上，且所述P型導(dǎo)電區(qū)域15和所述N型導(dǎo)電區(qū)域14的厚度之和等于所述存儲單晶硅層17的厚度；如圖7所示，在所述P型導(dǎo)電區(qū)域15上制備相變層16，在所述外圍單晶硅層25內(nèi)制備1個或多個MOS管M，從而得到存儲器區(qū)10和外圍電路區(qū)20。但是在上述技術(shù)的實際應(yīng)用中，發(fā)現(xiàn)存在外圍電路區(qū)不工作的情況。進一步地，隨著技術(shù)的發(fā)展，對相變存儲器的高密度和低能耗的要求越來越高，這就要求降低其中垂直二極管的漏電流，且增加垂直二極管的電路效率?，F(xiàn)有技術(shù)中的垂直二極管是硅質(zhì)PN結(jié)二極管，因此不可避免的會在PN結(jié)處產(chǎn)生由電場引起的載流子漏電流。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種相變存儲器及其制備方法，其中的垂直二極管具有較低的漏電流和較高的電流效率，最終實現(xiàn)相變存儲器的高密度和低能耗，且外圍電路區(qū)能很好的工作。為解決上述問題，本發(fā)明提供了一種相變存儲器，至少包括存儲器區(qū)和外圍電路區(qū)；所述外圍電路區(qū)包括外圍襯底；外圍STI，所述外圍STI位于所述外圍襯底內(nèi)，且所述外圍STI的厚度等于所述存儲STI的厚度；1個或多個MOS管，所述MOS管位于所述外圍STI之間的外圍襯底上；所述存儲器區(qū)包括存儲襯底；
N型離子掩埋層，所述N型離子掩埋層位于所述存儲襯底上；垂直二極管，所述垂直二極管位于所述N型離子掩埋層上，所述垂直二極管包括 N型導(dǎo)電區(qū)域和P型導(dǎo)電區(qū)域，其中所述N型導(dǎo)電區(qū)域位于所述N型離子掩埋層上，所述 P型導(dǎo)電區(qū)域位于所述N型導(dǎo)電區(qū)域上，所述P型導(dǎo)電區(qū)域含有SiGe，所述P型導(dǎo)電區(qū)域的上表面與所述外圍襯底的上表面位于同一水平面；存儲STI，所述存儲STI位于所述垂直二極管內(nèi)，且所述存儲STI的厚度等于所述
垂直二極管的厚度；相變層，所述相變層位于所述存儲STI間的垂直二極管上?？蛇x地，所述SiGe中鍺的摩爾比含量范圍包括20^-60 ^可選地，所述N型導(dǎo)電區(qū)域含有SiC?？蛇x地，所述SiC中碳的摩爾比含量范圍包括1^-3 ^為解決上述問題，本發(fā)明還提供了一種相變存儲器的制備方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底至少包括外圍襯底和存儲襯底；在所述外圍襯底上制備犧牲介電層；對所述存儲襯底進行刻蝕，且在存儲襯底內(nèi)制備N型離子掩埋層；在所述N型離子掩模層上制備垂直二極管，所述制備垂直二極管包括制備N型導(dǎo)電區(qū)域和制備P型導(dǎo)電區(qū)域，其中所述N型導(dǎo)電區(qū)域位于所述N型離子掩埋層上，所述P 型導(dǎo)電區(qū)域位于所述N型導(dǎo)電區(qū)域上，所述P型導(dǎo)電區(qū)域含有SiGe，所述P型導(dǎo)電區(qū)域的上表面與所述外圍襯底的上表面位于同一水平面；去除所述外圍襯底上的犧牲介電層；在所述垂直二極管內(nèi)制備存儲淺溝槽隔離，同時在所述外圍襯底內(nèi)制備外圍淺溝槽隔離，且所述存儲淺溝槽隔離的厚度等于所述垂直二極管的厚度，所述外圍淺溝槽隔離的厚度等于所述存儲淺溝槽隔離的厚度；在所述存儲淺溝槽隔離之間的垂直二極管上制備相變層，在所述外圍淺溝槽隔離之間的外圍襯底上制備1個或多個MOS管?？蛇x地，所述對所述存儲襯底進行刻蝕，且在存儲襯底內(nèi)制備N型離子掩埋層包括在對所述存儲襯底進行刻蝕之前，在所述存儲襯底內(nèi)進行N型離子注入，形成N型離子掩埋層?？蛇x地，所述對所述存儲襯底進行刻蝕，且在存儲襯底內(nèi)制備N型離子掩埋層包括在對所述存儲襯底進行刻蝕之后，在所述存儲襯底內(nèi)進行N型離子注入，形成N型離子掩埋層?？蛇x地，所述制備N型導(dǎo)電區(qū)域包括采用選擇性外延方法在所述N型離子掩埋層上形成N型導(dǎo)電區(qū)域，選擇性外延氣體包括N型離子和Si原子，或者N型離子和SiC?？蛇x地，所述制備N型導(dǎo)電區(qū)域包括先采用選擇性外延方法在所述N型離子掩埋層上生長Si或SiC層，再在Si或SiC層內(nèi)采用離子注入方式注入N型離子。可選地，所述SiC中碳的摩爾比含量范圍包括1^-3 ^可選地，所述制備P型導(dǎo)電區(qū)域包括采用選擇性外延方法在所述N型導(dǎo)電區(qū)域上形成P型導(dǎo)電區(qū)域，選擇性外延氣體包括=SiGe和P型離子?？蛇x地，所述制備P型導(dǎo)電區(qū)域包括采用選擇性外延方法在所述N型導(dǎo)電區(qū)域上生長SiGe層，再在所述SiGe層內(nèi)采用離子注入方式注入P型離子?？蛇x地，所述SiGe中鍺的摩爾比含量范圍包括20^-60 ^可選地，所述犧牲介電層的厚度范圍包括5nm 50nm?？蛇x地，所述制備犧牲介電層包括采用低壓化學(xué)氣相沉積方法或等離子體增強化學(xué)氣相沉積方法在所述外圍襯底上沉積氧化物或氮化物。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點為1)采用了含有SiGe的P型導(dǎo)電區(qū)域，減小了相變存儲器中垂直二極管的漏電流， 從而增大了垂直二極管的電流效率，這是由于在正向偏壓下，由P-SiGe和N-Si構(gòu)成的異質(zhì)結(jié)位于N-Si —側(cè)的勢壘高度降低， N-Si中的電子較容易躍遷至P-SiGe—側(cè)。而異質(zhì)結(jié)位于P-SiGe —側(cè)的勢壘高度不變， P-SiGe中的空穴較難躍遷至N-Si —側(cè)。電流主要是從N型導(dǎo)電區(qū)域流向P型導(dǎo)電區(qū)域的電子。在反向偏壓下，異質(zhì)結(jié)位于N-Si —側(cè)的勢壘高度增加，N-Si中的電子較難躍遷至 P-SiGe 一側(cè)，且由于P型導(dǎo)電區(qū)域中的電子比較少，而N型導(dǎo)電區(qū)域中的空穴較少，此時所述異質(zhì)結(jié)的情況同Si質(zhì)PN結(jié)的現(xiàn)象相類似，能阻止由電場產(chǎn)生的載流子的漏電流。2)刻蝕存儲襯底，使得刻蝕后的存儲襯底與外圍襯底有明顯的高度差，在外圍襯底上制備犧牲介電層，接著在存儲襯底上依次制備N型離子掩埋層和垂直二極管，使垂直二極管的上表面與外圍襯底的上表面位于同一水平面，然后去除外圍襯底上的犧牲介電層，從而無需在外圍襯底上形成單晶硅層，這樣在不影響整個相變存儲器性能的前提下，解決了現(xiàn)有技術(shù)中外圍電路區(qū)不能很好工作的問題。


圖1是現(xiàn)有技術(shù)中垂直二極管驅(qū)動的相變存儲器的結(jié)構(gòu)示意圖；圖2至圖7是現(xiàn)有技術(shù)中制備圖1所示的相變存儲器的過程中的結(jié)構(gòu)示意圖；圖8是本發(fā)明提供的實施例的相變存儲器的結(jié)構(gòu)示意圖；圖9至圖15是采用本發(fā)明提供的實施例制備圖8所示的相變存儲器的過程中的結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)在制備含相變存儲器時，外圍電路區(qū)不能很好工作，且硅質(zhì)PN結(jié)二極管不可避免的會在PN結(jié)處產(chǎn)生由電場引起的載流子漏電流，從而不利于實現(xiàn)相變存儲器的高密度和低能耗。因此，在相變存儲器的制備過程中，為防止上述缺陷的產(chǎn)生，本發(fā)明提供的相變存儲器，至少包括存儲器區(qū)和外圍電路區(qū)；
所述外圍電路區(qū)包括外圍襯底；外圍STI，所述外圍STI位于所述外圍襯底內(nèi)，且所述外圍STI的厚度等于所述存儲STI的厚度；1個或多個MOS管，所述MOS管位于所述外圍STI之間的外圍襯底上；所述存儲器區(qū)包括存儲襯底；N型離子掩埋層，所述N型離子掩埋層位于所述存儲襯底上；垂直二極管，所述垂直二極管位于所述N型離子掩埋層上，所述垂直二極管包括 N型導(dǎo)電區(qū)域和P型導(dǎo)電區(qū)域，其中所述N型導(dǎo)電區(qū)域位于所述N型離子掩埋層上，所述 P型導(dǎo)電區(qū)域位于所述N型導(dǎo)電區(qū)域上，所述P型導(dǎo)電區(qū)域含有SiGe，所述P型導(dǎo)電區(qū)域的上表面與所述外圍襯底的上表面位于同一水平面；存儲STI，所述存儲STI位于所述垂直二極管內(nèi)，且所述存儲STI的厚度等于所述
垂直二極管的厚度；相變層，所述相變層位于所述存儲STI間的垂直二極管上。為防止上述缺陷的產(chǎn)生，本發(fā)明提供的相變存儲器的制備方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底至少包括外圍襯底和存儲襯底；在所述外圍襯底上制備犧牲介電層；對所述存儲襯底進行刻蝕，且在存儲襯底內(nèi)制備N型離子掩埋層；在所述N型離子掩模層上制備垂直二極管，所述制備垂直二極管包括制備N型導(dǎo)電區(qū)域和制備P型導(dǎo)電區(qū)域，其中所述N型導(dǎo)電區(qū)域位于所述N型離子掩埋層上，所述P 型導(dǎo)電區(qū)域位于所述N型導(dǎo)電區(qū)域上，所述P型導(dǎo)電區(qū)域含有SiGe，所述P型導(dǎo)電區(qū)域的上表面與所述外圍襯底的上表面位于同一水平面；去除所述外圍襯底上的犧牲介電層；在所述垂直二極管內(nèi)制備存儲STI，同時在所述外圍襯底內(nèi)制備外圍STI，且所述存儲STI的厚度等于所述垂直二極管的厚度，所述外圍STI的厚度等于所述存儲STI的厚度；在所述存儲STI之間的垂直二極管上制備相變層，在所述外圍STI之間的外圍襯底上制備1個或多個MOS管。本發(fā)明采用了含有SiGe的P型導(dǎo)電區(qū)域，減小了相變存儲器中垂直二極管的漏電流，從而增大了垂直二極管的電流效率；在不影響整個相變存儲器性能的前提下，解決了現(xiàn)有技術(shù)中外圍電路區(qū)不能很好工作的問題。下面結(jié)合附圖進行詳細說明。如圖8所示，本實施例提供的相變存儲器，包括存儲器區(qū)30和外圍電路區(qū)40 ；所述存儲器區(qū)30包括存儲襯底31 ；N型離子掩埋層32，所述N型離子掩埋層32位于所述存儲襯底31上；垂直二極管，所述垂直二極管位于所述N型離子掩埋層32上，所述垂直二極管包括N型導(dǎo)電區(qū)域34 和P型導(dǎo)電區(qū)域35，其中所述N型導(dǎo)電區(qū)域34位于所述N型離子掩埋層32上，所述P型導(dǎo)電區(qū)域35位于所述N型導(dǎo)電區(qū)域34上，所述P型導(dǎo)電區(qū)域35包括P型離子和SiGe，所述P型導(dǎo)電區(qū)域35的上表面與外圍襯底41的上表面位于同一水平面，所述SiGe中鍺的摩爾比含量范圍包括20% 60% ；存儲STI 33，所述存儲STI 33位于所述垂直二極管內(nèi)，且所述存儲STI 33的厚度等于所述垂直二極管的厚度；相變層36，所述相變層36位于所述存儲STI 33間的垂直二極管上；所述外圍電路區(qū)40包括外圍襯底41;外圍STI 42，所述外圍STI 42位于所述外圍襯底41內(nèi)，且所述外圍STI42的厚度等于所述存儲STI 33的厚度；多個MOS管43，所述MOS管43位于所述外圍STI 42之間的外圍襯底41上。本實施例中存儲襯底31和外圍襯底41都是硅襯底，N型離子掩埋層32包括砷離子。所述N型離子包括砷離子或磷離子，所述P型離子包括硼離子。N型離子和P 型離子具體的注入能量和摻雜濃度已被本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。本實施例中外圍電路區(qū)40中的MOS管的數(shù)量為多個，在本發(fā)明的其他實施例中， 所述MOS還可以僅為一個，其具體數(shù)量根據(jù)外圍電路區(qū)40功能的需要而定。進一步地，本實施例在所述P型導(dǎo)電區(qū)域35和所述相變層36之間還可以有加熱層(圖8中未示出)；所述N型導(dǎo)電區(qū)域34含有SiC，所述SiC中碳的摩爾比含量范圍包括 3%。為了制備圖8所示的相變存儲器，本實施例提供的相變存儲器的制備方法，具體參見圖9至圖15，包括第一步，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括外圍襯底41和存儲襯底31 ；第二步，在所述外圍襯底41上制備犧牲介電層44 ；第三步，對所述存儲襯底31進行刻蝕，在刻蝕后的存儲襯底31內(nèi)制備N型離子掩埋層32 ；第四步，在所述N型離子掩埋層32上制備垂直二極管，所述制備垂直二極管包括 制備N型導(dǎo)電區(qū)域34和制備P型導(dǎo)電區(qū)域35，其中所述N型導(dǎo)電區(qū)域34位于所述N型離子掩埋層32上，所述P型導(dǎo)電區(qū)域35位于所述N型導(dǎo)電區(qū)域34上，所述P型導(dǎo)電區(qū)域 35包括P型離子和SiGe，所述P型導(dǎo)電區(qū)域35的上表面與所述外圍襯底41的上表面位于同一水平面；第五步，去除所述外圍襯底41上的犧牲介電層44 ；第六步，在所述垂直二極管內(nèi)制備存儲STI 33，同時在所述外圍襯底41內(nèi)制備外圍STI 42，且所述存儲STI 33的厚度等于所述垂直二極管的厚度，所述外圍STI 42的厚度等于所述存儲STI的厚度33 ；第七步，在所述存儲STI 33之間的垂直二極管上制備相變層36，在所述外圍 STI42之間的外圍襯底41上制備多個MOS管43，從而得到存儲器區(qū)30和外圍電路區(qū)40。首先執(zhí)行第一步，如圖9所示，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括外圍襯底 41和存儲襯底31。
9
本實施例提供的半導(dǎo)體襯底為硅襯底，其包括存儲襯底31和外圍襯底41。存儲襯底31和外圍襯底41的具體大小可根據(jù)其具體的需要而確定。接著執(zhí)行第二步，如圖10所示，在所述外圍襯底41上制備犧牲介電層44。本實施例采用低壓化學(xué)氣相沉積方法在所述外圍襯底41的上表面上沉積一層厚度范圍在5nm 50nm的氧化物或氮化物(如氮化硅)，所述氧化物或氮化物作為犧牲介電層44。從而可以在后續(xù)步驟中，進行選擇性外延，即不在犧牲介電層44上進行外延生長。接著執(zhí)行第三步，如圖11所示，對所述存儲襯底31進行刻蝕，如圖12所示，在刻蝕后的存儲襯底31內(nèi)制備N型離子掩埋層32。本實施例中先采用濕法刻蝕或者干法刻蝕在所述存儲襯底31上進行刻蝕，使得存儲襯底31遠低于外圍襯底41，具體刻蝕的厚度等于現(xiàn)有技術(shù)相變存儲器中垂直二極管的厚度；接著向刻蝕后的存儲襯底31內(nèi)注入砷離子，以在存儲襯底31內(nèi)形成N型離子掩埋層32ο在本發(fā)明的另一個實施例中，先對存儲襯底內(nèi)制備N型離子掩埋層，然后再對存儲襯底進行刻蝕。具體為向存儲襯底內(nèi)注入砷離子(需要說明的是，此實施例中砷離子的注入能量要遠大于本實施中砷離子的注入能量)，以在存儲襯底內(nèi)形成N型離子掩埋層，所述砷離子的注入深度大于垂直二極管的厚度且小于垂直二極管和N型離子掩埋層厚度之和；然后再采用干法刻蝕或者濕法刻蝕對存儲襯底進行刻蝕，具體刻蝕的厚度等于現(xiàn)有技術(shù)相變存儲器中垂直二極管的厚度，刻蝕后露出N型離子掩埋層。接著執(zhí)行第四步，如圖13所示，在所述N型離子掩埋層32上制備垂直二極管，所述制備垂直二極管包括制備N型導(dǎo)電區(qū)域34和制備P型導(dǎo)電區(qū)域35，其中所述N型導(dǎo)電區(qū)域34位于所述N型離子掩埋層32上，所述P型導(dǎo)電區(qū)域35位于所述N型導(dǎo)電區(qū)域34 上，所述P型導(dǎo)電區(qū)域35包括Ρ型離子和SiGe，所述P型導(dǎo)電區(qū)域35的上表面與所述外圍襯底41的上表面位于同一水平面。本實施例在所述N型離子掩埋層32上制備垂直二極管，具體包括步驟一，采用選擇性外延方法在所述N型離子掩埋層32上形成N型導(dǎo)電區(qū)域34， 選擇性外延反應(yīng)氣體包括Si原子和N型離子；步驟二，采用選擇性外延方法在所述N型導(dǎo)電區(qū)域34上形成P型導(dǎo)電區(qū)域35，選擇性外延反應(yīng)氣體包括SiGe和P型離子。本實施例采用減壓化學(xué)氣相沉積(RPCVD)選擇性外延方法只在所述N型離子掩埋層32上形成N型導(dǎo)電區(qū)域35，選擇性外延反應(yīng)氣體包括Si原子和N型離子，而外圍襯底 41上由于存在犧牲介電層44，所以外圍襯底41上不會存在Si原子和N型離子。在本發(fā)明的其他實施例中，還可以選用現(xiàn)有技術(shù)中其他的選擇性外延生長方法，在此不應(yīng)用選擇性減壓化學(xué)氣相沉積外延方法限制本發(fā)明的保護范圍。當(dāng)選擇性外延反應(yīng)氣體包括Si原子和N型離子時，所述N型離子為砷離子或磷離子，其中含硅生長源氣體為SiH4或Si2H6或SiH2Cl2等，且含硅生長源氣體的流量范圍為 50 lOOOsccm ；選擇性氣體為HCl等，且選擇性氣體的流量范圍為10 200sCCm ；運載氣體為H2等，且運載氣體的流量范圍為5 IOOslm ；外延生長時的溫度范圍為600 1150°C， 壓力范圍為5 150托。當(dāng)N型離子為砷離子時，含砷生長源氣體為AsH4等，且含砷生長源氣體的流量范圍為0. 5 300sCCm ；當(dāng)N型離子為磷離子時，含磷生長源氣體為PH3等，且含磷生長源氣體的流量范圍為0. 5 300sccm。采用相同的方法，可以在所述N型導(dǎo)電區(qū)域34上形成P型導(dǎo)電區(qū)域35，此時的選擇性外延反應(yīng)氣體包括=SiGe和P型離子，且所述SiGe中鍺的摩爾比含量范圍包括 20% 60%，優(yōu)選地，所述SiGe中鍺的摩爾比含量為20%、30%、40%、50%或60%。本實施例中所述P型離子為硼離子，含硼生長源氣體為B2H6，且含硼生長源氣體的流量范圍為 0. 5 300SCCm ；含硅生長源氣體為SiH4或Si2H6或SiH2Cl2等，且含硅生長源氣體的流量范圍為50 lOOOsccm ；選擇性氣體為HCl等，且選擇性氣體的流量范圍為10 200sCCm ；運載氣體為吐等，且運載氣體的流量范圍為5 IOOslm ；含鍺生長源氣體為GeH4等，且含鍺生長源氣體的流量范圍為5 500SCCm ；外延生長時的溫度范圍為600 1150°C，壓力范圍為5 150托。至此，完成N型導(dǎo)電區(qū)域34和P型導(dǎo)電區(qū)域35的制備，得到N型離子掩埋層32 上的垂直二極管，且所述P型導(dǎo)電區(qū)域35的上表面與所述外圍襯底41的上表面位于同一水平面。在本發(fā)明的其它實施例中，在所述N型離子掩埋層32上制備垂直二極管，具體包括 步驟一，采用選擇性外延方法在所述N型離子掩埋層上形成N型導(dǎo)電區(qū)域34，選擇性外延氣體包括Si原子和N型離子；步驟二，采用選擇性外延方法在所述N型導(dǎo)電區(qū)域34上形成SiGe層，然后在所述 SiGe層內(nèi)采用離子注入方式注入P型離子，得到P型導(dǎo)電區(qū)域35。所述SiGe中鍺的摩爾比含量范圍包括20% 60%。與本實施例不同的是，該實施例在制備P型導(dǎo)電區(qū)域35時，是先在N型導(dǎo)電區(qū)域 34外延形成SiGe層，且形成的SiGe層的上表面與所述外圍襯底41的上表面位于同一水平面；然后再在形成的SiGe層中采用離子注入方式注入P型離子。在本發(fā)明的第三個實施例中，在所述N型離子掩埋層32上制備垂直二極管，具體包括步驟一，采用選擇性外延方法在所述N型離子掩埋層上Si層，然后在所述Si層內(nèi)采用離子注入方式注入N型離子，得到N型導(dǎo)電區(qū)域34 ；步驟二，采用選擇性外延方法在所述N型導(dǎo)電區(qū)域34上同時形成P型導(dǎo)電區(qū)域 35，選擇性外延反應(yīng)氣體包括=SiGe和P型離子，所述SiGe中鍺的摩爾比含量范圍包括 20% 60%。與本實施例不同的是，該實施例在制備N型導(dǎo)電區(qū)域34時，是先在N型離子掩埋層32上外延生長單晶Si層，然后在單晶Si層上采用離子注入方式注入N型離子。在本發(fā)明的第四個實施例中，在所述N型離子掩埋層32上制備垂直二極管，具體包括步驟一，采用選擇性外延方法在所述N型離子掩埋層32上生長單晶Si層，然后在所述單晶Si層內(nèi)注入N型離子，得到N型導(dǎo)電區(qū)域34 ；步驟二，采用選擇性外延方法在所述N型導(dǎo)電區(qū)域34上形成SiGe層，然后在所述 SiGe層內(nèi)采用離子注入方式注入P型離子，得到P型導(dǎo)電區(qū)域35。所述SiGe中鍺的摩爾比含量范圍包括20% 60%。此實施例相當(dāng)于步驟S431和步驟S422的結(jié)合，在此不再贅述。需要說明的是，上述四個實施例中，所述N型導(dǎo)電區(qū)域都是包括N型離子和Si原子，在本發(fā)明的其他實施例中，還可以將所述Si替換為SiC，即所述N型導(dǎo)電區(qū)域包括N型離子和SiC，此時至少需要在所述N型離子掩埋層32上采用選擇性外延方法生長SiC，其中含碳生長源氣體為C3H8等，且含碳生長源氣體的流量范圍為5 500sCCm，最終得到的N 型導(dǎo)電區(qū)域;MSiC中C的摩爾比范圍是 3%，優(yōu)選地，所述SiC中C的摩爾比為1%、 2%或 3%。接著執(zhí)行第五步，如圖14所示，去除所述外圍襯底41上的犧牲介電層44。本實施例中采用濕法刻蝕去除所述外圍襯底41上的犧牲介電層44，在本發(fā)明的其他實施例中，還可以采用現(xiàn)有技術(shù)中的其他方法去除犧牲介電層44。接著執(zhí)行第六步，如圖15所示，在所述垂直二極管內(nèi)制備存儲STI 33，同時在所述外圍襯底41內(nèi)制備外圍STI 42，且所述存儲STI 33的厚度等于所述垂直二極管的厚度， 所述外圍STI 42的厚度等于所述存儲STI的厚度33。本實施例中同時在所述垂直二極管和外圍襯底內(nèi)制備STI，即在所述垂直二極管內(nèi)形成存儲STI 33，在所述外圍襯底41內(nèi)形成外圍STI 42，其數(shù)量分別根據(jù)具體需要而定。具體制備STI的方法對于本技術(shù)領(lǐng)域的技術(shù)人員來說是非常成熟的，其選擇性也很大，故在此不再贅述。由于是同時制備存儲STI 33和外圍STI 42，故存儲STI 33和外圍STI 42的厚度
相等，且還與垂直二極管的厚度相等。最后執(zhí)行第七步，在所述存儲STI 33之間的垂直二極管上制備相變層36，在所述外圍STI42之間的外圍襯底41上制備多個MOS管43，從而得到存儲器區(qū)30和外圍電路區(qū)40。在本發(fā)明的其他實施例中，所述MOS管的數(shù)量還可以為1個；還可以在制備相變層 36之前，在所述存儲STI 33之間的垂直二極管上先制備加熱層，然后再制備相變層36等。至此，得到圖8所示的相變存儲器。本發(fā)明采用了包括SiGe的P型導(dǎo)電區(qū)域，減小了相變存儲器中垂直二極管的漏電流，從而增大了垂直二極管的電流效率?？涛g存儲襯底，使得刻蝕后的存儲襯底與外圍襯底有明顯的高度差，在外圍襯底上制備犧牲介電層，接著在存儲襯底上依次制備N型離子掩埋層和垂直二極管，使垂直二極管的上表面與外圍襯底的上表面位于同一水平面，然后去除外圍襯底上的犧牲介電層，從而無需在外圍襯底上形成單晶硅層，這樣在不影響整個相變存儲器性能的前提下，解決了現(xiàn)有技術(shù)中外圍電路區(qū)不能很好工作的問題。雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種相變存儲器，其特征在于，至少包括存儲器區(qū)和外圍電路區(qū)； 所述外圍電路區(qū)包括外圍襯底；外圍淺溝槽隔離，所述外圍淺溝槽隔離位于所述外圍襯底內(nèi)，且所述外圍淺溝槽隔離的厚度等于存儲淺溝槽隔離的厚度；1個或多個MOS管，所述MOS管位于所述外圍淺溝槽隔離之間的外圍襯底上； 所述存儲器區(qū)包括 存儲襯底；N型離子掩埋層，所述N型離子掩埋層位于所述存儲襯底上；垂直二極管，所述垂直二極管位于所述N型離子掩埋層上，所述垂直二極管包括N型導(dǎo)電區(qū)域和P型導(dǎo)電區(qū)域，其中所述N型導(dǎo)電區(qū)域位于所述N型離子掩埋層上，所述P型導(dǎo)電區(qū)域位于所述N型導(dǎo)電區(qū)域上，所述P型導(dǎo)電區(qū)域含有SiGe，所述P型導(dǎo)電區(qū)域的上表面與所述外圍襯底的上表面位于同一水平面；存儲淺溝槽隔離，所述存儲淺溝槽隔離位于所述垂直二極管內(nèi)，且所述存儲淺溝槽隔離的厚度等于所述垂直二極管的厚度；相變層，所述相變層位于所述存儲淺溝槽隔離間的垂直二極管上。
2.根據(jù)權(quán)利要求1所述的相變存儲器，其特征在于，所述SiGe中鍺的摩爾比含量范圍包括20% 60%。
3.根據(jù)權(quán)利要求1所述的相變存儲器，其特征在于，所述N型導(dǎo)電區(qū)域含有SiC。
4.根據(jù)權(quán)利要求3所述的相變存儲器，其特征在于，所述SiC中碳的摩爾比含量范圍包括 3%。
5.一種相變存儲器的制備方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底至少包括外圍襯底和存儲襯底； 在所述外圍襯底上制備犧牲介電層；對所述存儲襯底進行刻蝕，且在存儲襯底內(nèi)制備N型離子掩埋層； 在所述N型離子掩模層上制備垂直二極管，所述制備垂直二極管包括制備N型導(dǎo)電區(qū)域和制備P型導(dǎo)電區(qū)域，其中所述N型導(dǎo)電區(qū)域位于所述N型離子掩埋層上，所述P型導(dǎo)電區(qū)域位于所述N型導(dǎo)電區(qū)域上，所述P型導(dǎo)電區(qū)域含有SiGe，所述P型導(dǎo)電區(qū)域的上表面與所述外圍襯底的上表面位于同一水平面； 去除所述外圍襯底上的犧牲介電層；在所述垂直二極管內(nèi)制備存儲淺溝槽隔離，同時在所述外圍襯底內(nèi)制備外圍淺溝槽隔離，且所述存儲淺溝槽隔離的厚度等于所述垂直二極管的厚度，所述外圍淺溝槽隔離的厚度等于所述存儲淺溝槽隔離的厚度；在所述存儲淺溝槽隔離之間的垂直二極管上制備相變層，在所述外圍淺溝槽隔離之間的外圍襯底上制備1個或多個MOS管。
6.根據(jù)權(quán)利要求5所述的相變存儲器的制備方法，其特征在于，所述對所述存儲襯底進行刻蝕，且在存儲襯底內(nèi)制備N型離子掩埋層包括在對所述存儲襯底進行刻蝕之前，在所述存儲襯底內(nèi)進行N型離子注入，形成N型離子掩埋層。
7.根據(jù)權(quán)利要求5所述的相變存儲器的制備方法，其特征在于，所述對所述存儲襯底進行刻蝕，且在存儲襯底內(nèi)制備N型離子掩埋層包括在對所述存儲襯底進行刻蝕之后，在所述存儲襯底內(nèi)進行N型離子注入，形成N型離子掩埋層。
8.根據(jù)權(quán)利要求5所述的相變存儲器的制備方法，其特征在于，所述制備N型導(dǎo)電區(qū)域包括采用選擇性外延方法在所述N型離子掩埋層上形成N型導(dǎo)電區(qū)域，選擇性外延氣體包括N型離子和Si原子，或者N型離子和SiC。
9.根據(jù)權(quán)利要求5所述的相變存儲器的制備方法，其特征在于，所述制備N型導(dǎo)電區(qū)域包括先采用選擇性外延方法在所述N型離子掩埋層上生長Si或SiC層，再在Si或SiC 層內(nèi)采用離子注入方式注入N型離子。
10.根據(jù)權(quán)利要求8或9所述的相變存儲器的制備方法，其特征在于，所述SiC中碳的摩爾比含量范圍包括1^-3 ^
11.根據(jù)權(quán)利要求5所述的相變存儲器的制備方法，其特征在于，所述制備P型導(dǎo)電區(qū)域包括采用選擇性外延方法在所述N型導(dǎo)電區(qū)域上形成P型導(dǎo)電區(qū)域，選擇性外延氣體包括=SiGe和P型離子。
12.根據(jù)權(quán)利要求5所述的相變存儲器的制備方法，其特征在于，所述制備P型導(dǎo)電區(qū)域包括采用選擇性外延方法在所述N型導(dǎo)電區(qū)域上生長SiGe層，再在所述SiGe層內(nèi)采用離子注入方式注入P型離子。
13.根據(jù)權(quán)利要求11或12所述的相變存儲器的制備方法，其特征在于，所述SiGe中鍺的摩爾比含量范圍包括20^-60 ^
14.根據(jù)權(quán)利要求5所述的相變存儲器的制備方法，其特征在于，所述犧牲介電層的厚度范圍包括:5nm 50nm。
15.根據(jù)權(quán)利要求5或14所述的相變存儲器的制備方法，其特征在于，所述制備犧牲介電層包括采用低壓化學(xué)氣相沉積方法或等離子體增強化學(xué)氣相沉積方法在所述外圍襯底上沉積氧化物或氮化物。
全文摘要
一種相變存儲器及其制備方法。相變存儲器包括外圍電路區(qū)和存儲器區(qū)，存儲器區(qū)中的垂直二極管包括N型導(dǎo)電區(qū)域和P型導(dǎo)電區(qū)域，N型導(dǎo)電區(qū)域位于N型離子掩埋層上，N型離子掩埋層位于存儲襯底上，P型襯底位于N型導(dǎo)電區(qū)域上，P型導(dǎo)電區(qū)域的上表面與外圍電路區(qū)的外圍襯底的上表面位于同一水平面，相變層位于P型襯底上，MOS管位于外圍襯底上，且所述P型導(dǎo)電區(qū)域含有SiGe。制備方法包括在制備垂直二極管前，在外圍襯底上沉積犧牲介電層，然后對存儲襯底進行刻蝕，在制備垂直二極管后，去除所述犧牲介電層，最后制備相變層和MOS管。本發(fā)明減小了垂直二極管的漏電流，增大了其電流效率；解決了現(xiàn)有技術(shù)中外圍電路區(qū)不能很好工作的問題。
文檔編號H01L45/00GK102544358SQ20101060839
公開日2012年7月4日 申請日期2010年12月27日 優(yōu)先權(quán)日2010年12月27日
發(fā)明者三重野文健, 何有豐 申請人:中芯國際集成電路制造(北京)有限公司