專利名稱：形成包括外延層和相關(guān)結(jié)構(gòu)的半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子裝置，更具體地，涉及制造半導(dǎo)體器件和相關(guān)結(jié)構(gòu)的方法。
背景技術(shù)：
半導(dǎo)體功率器件廣泛地用于承載大電流并且維持高電壓?，F(xiàn)代的半導(dǎo)體功率器件通常由單晶硅半導(dǎo)體材料制成。一種廣泛使用的功率器件是功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)。在功率MOSFET中，控制信號(hào)被提供給柵電極，該柵電極通過(guò)居間的絕緣體與半導(dǎo)體表面隔開(kāi)，該絕緣體可以是，但不限于，二氧化硅。電流傳導(dǎo)通過(guò)多數(shù)載流子的輸運(yùn)進(jìn)行，不存在雙極型晶體管操作中使用的少數(shù)載流子注入。功率MOSFET可以提供出色的安全操作區(qū)域，并且在單位單元結(jié)構(gòu)中可以是并行的。如本領(lǐng)域的技術(shù)人員公知的，功率MOSFET可以包括橫向結(jié)構(gòu)或垂直結(jié)構(gòu)。在橫向結(jié)構(gòu)中，漏極、柵極和源極端子位于襯底的同一表面上。相比之下，在垂直結(jié)構(gòu)中，源極和漏極位于襯底的相對(duì)的表面上。功率器件的最近的開(kāi)發(fā)計(jì)劃還包括對(duì)將碳化硅(SiC)器件用于功率器件的研究。 較之硅，碳化硅具有寬的帶隙、較低的介電常數(shù)、高的擊穿場(chǎng)強(qiáng)、高的熱導(dǎo)率以及高的飽和電子漂移速度。較之傳統(tǒng)的硅基功率器件，這些特性可以允許碳化硅功率器件在較高的溫度下、較高的功率水平下和/或以較低的比導(dǎo)通電阻進(jìn)行操作。碳化硅器件相對(duì)于硅器件的優(yōu)越性的理論分析在Bhatnagar等人的題為〃Comparison of 6H—SiC, 3C—SiC and Si for Power Devices" (IEEE Transactions on Electron Devices, Vol. 40, 1993, pp. 645-655)的公開(kāi)物中找到。在授予Palmour并且轉(zhuǎn)讓給本發(fā)明的受讓人的題為"Power MOSFET in Silicon Carbide〃的美國(guó)專利No. 5，506，421中描述了以碳化硅制造的功率 MOSFET。在文獻(xiàn)中已描述了許多碳化硅功率MOSFET結(jié)構(gòu)。參見(jiàn)例如，美國(guó)專利No. 5, 506,421 ；A. K. AgarwaUJ. B. Casady>L. B. Rowland、W. F. Valek、M. H. White 禾口 C. D. Brandt 的"1.1 kV 4H—SiC Power UM0SFET，s, "(IEEE Electron Device Letters, Vol. 18，No. 12，pp. 586-588，December 1997) ；A. K. AgarwaU J. B. Casady>L. B. Rowland,W. F. Valek 和 C. D. Brandt 的"1400 V 4H—SiC Power MOSFETs, "(Materials Science Forum Vols. 264—268， pp. 989—992， 1998) ;J. Tan、J. A. Cooper, Jr.禾口 Μ. R. Melloch 的"High-Voltage Accumulation-Layer UMOSFETs in 4H—SiC, " (IEEE Electron Device Letters, Vol. 19，No. 12，pp. 487-489，December 1998) ;J. N. Shenoy、 J. A. Cooper 禾口 Μ· R. Melloch 的"High-Voltage Double-Implanted PowerMOSFET's in 6H—SiC, "(IEEE Electron Device Letters, Vol. 18，No. 3，pp. 93-95， March 1997) ;J. B. Casady、A. K. AgarwaU L. B. Rowland、W. F. Valek 禾口 C. D. Brandt的"900 V DMOS and 1100 V UMOS 4H—SiC Power FETs, "(IEEE Device Research Conference, Ft. Collins, Colo. , June 23-25，1997) ；R. Schorner>P Friedrichs、 D. Peters、 H. Mitlehner> B. Weis 禾口 D. Stephani 的"Rugged Power MOSFETs in 6H—SiC with Blocking Capability up to 1800 V, “ (Materials Science Forum Vols. 338-342， pp. 1295-1298， 2000);V. R. Vathulya和 M. H. White 的"Characterization of Channel Mobility on Implanted SiC to determine Polytype suitability for the Power DIMOS structure,〃 (Electronic Materials Conference, Santa Barbara, Calif. , Jun. 30-Jul. 2, 1999) ；A. V. Suvorov> L. A. Lipkin、G. M. Johnson、R. Singh 禾口 J. W. Palmour 白勺〃4H__SiC Self-Aligned Implant-Diffused Structure for Power DMOSFETs, " (Materials Science Forum Vols. 338-342，pp. 1275-1278，2000)； P. M. Shenoy 和 B. J. Baliga 的"The Planar 6H—SiC ACCUFET: A New High-Voltage Power MOSFET Structure," (IEEE Electron Device Letters, Vol. 18, No. 12, pp. 589-591, December 1997) ；Ranbir Singh、Sei-Hyung Ryu 禾口 John W. Palmour 的〃High Temperature, High Current, 4H—SiC Accu-DMOSFET, “ (Materials Science Forum Vols. 338-342，pp. 1271-1274，2000) ；Y. Wang, C. Weitzel 和 M. Bhatnagar 的 "Accumulation-Mode SiC Power MOSFET Design Issues, 〃 (Materials Science Forum Vols. 338-342，pp. 1287-1290，2000) ；A. K. Agarwal、N. S. Saks、S. S. Mani、V. S. Hegde 和 P. A. Sanger 的"Investigation of Lateral RESURF, 6H—SiC MOSFETs, 〃 (Materials Science Forum Vols. 338-342，pp. 1307-1310，2000)；以及 Shenoy 等人的”High-Voltage Double-Implanted Power MOSFET's in 6H—SiC, " (IEEE Electron Device Letters, Vol. 18， No. 3， March 1997， pp. 93-95)。一種廣泛使用的硅功率MOSFET是使用雙擴(kuò)散工藝制造的雙擴(kuò)散MOSFET (DM0SFET)。在圖5中圖示了采用硅的傳統(tǒng)的DMOSFET 510。在圖5的器件中，在襯底512 中通過(guò)掩模中的公共開(kāi)口來(lái)擴(kuò)散P基底區(qū)514和η+源極區(qū)域516。ρ基底區(qū)514被驅(qū)入得比η+源極區(qū)域516更深。ρ基底區(qū)514和η+源極區(qū)域516之間的橫向擴(kuò)散的差異形成了表面溝道區(qū)域。柵極氧化物518設(shè)置在襯底512上并且柵電極520設(shè)置在柵極氧化物518 上。源極接觸522設(shè)置在襯底512上且在η+源極區(qū)域516之上和之間。漏極接觸524設(shè)置在襯底512上，與源極接觸522相對(duì)。在由PffS Publishing Company在1996年出版的B. J. Baliga的題為“Power Semiconductor Devices”的教科書中，并且具體地說(shuō)，在標(biāo)題為 "Power M0SFET”的第7章中可以找到包括DMOSFET的功率MOSFET的概述，該教科書的公開(kāi)內(nèi)容通過(guò)引用被合并于此。DMOSFET結(jié)構(gòu)還已經(jīng)采用碳化硅來(lái)制造。然而，由于摻雜劑在碳化硅中的低擴(kuò)散，諸如離子注入的其他摻雜技術(shù)已被用于采用碳化硅制造DMOSFET。因此， 這里使用的術(shù)語(yǔ)“DMOSFET”指的是與圖5的結(jié)構(gòu)相似的結(jié)構(gòu)，其具有基底區(qū)或阱區(qū)以及在基底區(qū)或阱區(qū)中的源極區(qū)域，而與用于制造該結(jié)構(gòu)時(shí)采用的方法無(wú)關(guān)。盡管存在碳化硅的潛在優(yōu)點(diǎn)，但是可能難于采用碳化硅制造包括功率MOSFET的功率器件。例如，如上文所述，通常使用雙擴(kuò)散工藝采用硅制造DM0SFET，其中ρ基底區(qū)被驅(qū)入得比η+源極更深。不幸地，在碳化硅中，傳統(tǒng)的ρ型和η型摻雜劑的擴(kuò)散系數(shù)較之硅是小的，從而可能難于使用可接受的擴(kuò)散時(shí)間和溫度獲得P基底區(qū)和η+源極區(qū)域的所需深度。 離子注入也可用于注入P基底和η.源極。參見(jiàn)，例如，Shenoy等人的題為"High-Voltage Double-Implanted Power MOSFET's in 6H—SiC"(IEEE Electron Device Letters, Vol. 18，No. 3，March 1997，pp. 93-95)的參考文獻(xiàn)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一些實(shí)施例，一種形成半導(dǎo)體器件的方法可以包括在第一導(dǎo)電類型的半導(dǎo)體層中形成第一導(dǎo)電類型的端子區(qū)域，以及在半導(dǎo)體層中形成第二導(dǎo)電類型的阱區(qū)域。阱區(qū)域可以與半導(dǎo)體層中的端子區(qū)域的至少部分相鄰，阱區(qū)域進(jìn)入半導(dǎo)體層的深度可以大于端子區(qū)域進(jìn)入半導(dǎo)體層的深度，并且第一和第二導(dǎo)電類型可以不同。可以在半導(dǎo)體層上形成外延半導(dǎo)體層，并且可以在外延半導(dǎo)體層中形成第一導(dǎo)電類型的端子接觸區(qū)域， 其中端子接觸區(qū)域提供與端子區(qū)域的電接觸。此外，可以在端子接觸區(qū)域上形成歐姆接觸。在端子區(qū)域和阱區(qū)域的外周界之間的與半導(dǎo)體層的表面相鄰的阱區(qū)域的部分可以限定溝道，可以在外延半導(dǎo)體層上形成與溝道相對(duì)的柵極絕緣層，并且可以在柵極絕緣層上形成與溝道相對(duì)的柵電極。在形成外延半導(dǎo)體層之后，可以形成穿過(guò)端子接觸區(qū)域和端子區(qū)域的中心部分的第二導(dǎo)電類型的阱接觸區(qū)域，其中阱接觸區(qū)域提供與阱區(qū)域的電接觸。歐姆接觸可以包括端子接觸區(qū)域和阱接觸區(qū)域上的第一金屬層、第一金屬層的與阱接觸區(qū)域相對(duì)的部分上的第二金屬層、以及第一金屬層的與端子接觸區(qū)域相對(duì)的部分上的圍繞第二金屬層的硅層。外延半導(dǎo)體層可以包括外延碳化硅層，并且外延碳化硅層可以具有在約1200埃 (120納米)至約1800埃(180納米)的范圍內(nèi)的厚度。此外，第一導(dǎo)電類型可以是η型且第二導(dǎo)電類型可以是P型。形成外延半導(dǎo)體層可以包括以第一摻雜劑濃度形成具有第一導(dǎo)電類型的外延半導(dǎo)體層，形成端子接觸區(qū)域可以包括以第二摻雜劑濃度形成具有第一導(dǎo)電類型的端子接觸區(qū)域，并且第二摻雜劑濃度可以比第一摻雜劑濃度大至少兩個(gè)數(shù)量級(jí)。端子接觸區(qū)域的外邊緣可以在端子區(qū)域的周界周圍從端子區(qū)域的外邊緣后縮。更具體地，端子接觸區(qū)域的外邊緣可以從端子區(qū)域的外邊緣后縮至少約0. 1微米。根據(jù)本發(fā)明的其他實(shí)施例，一種半導(dǎo)體器件可以包括具有第一導(dǎo)電類型的半導(dǎo)體層、半導(dǎo)體層中的第一導(dǎo)電類型的端子區(qū)域以及半導(dǎo)體層中的第二導(dǎo)電類型的阱區(qū)域。阱區(qū)域可以與半導(dǎo)體層中的端子區(qū)域的至少部分相鄰，阱區(qū)域進(jìn)入半導(dǎo)體層的深度可以大于端子區(qū)域進(jìn)入半導(dǎo)體層的深度，并且第一和第二導(dǎo)電類型可以不同。外延半導(dǎo)體層可以設(shè)置在包括端子區(qū)域和阱區(qū)域的半導(dǎo)體層上，外延半導(dǎo)體層可以在其中包括第一導(dǎo)電類型的端子接觸區(qū)域，并且端子接觸區(qū)域可以提供與端子區(qū)域的電接觸。此外，歐姆接觸可以設(shè)置在端子接觸區(qū)域上。端子接觸區(qū)域的外邊緣可以在端子區(qū)域的周界周圍從端子區(qū)域的外邊緣后縮。更具體地，端子接觸區(qū)域的外邊緣可以從端子區(qū)域的外邊緣后縮至少約0. 1微米。在端子區(qū)域和阱區(qū)域的外周界之間的與半導(dǎo)體層的表面相鄰的阱區(qū)域的部分可以限定溝道，柵極絕緣層可以與溝道相對(duì)地設(shè)置在外延半導(dǎo)體層上，并且柵電極可以與溝道相對(duì)地設(shè)置在柵極絕緣層上。
7
第二導(dǎo)電類型的阱接觸區(qū)域可以被設(shè)置為穿過(guò)端子接觸區(qū)域和端子區(qū)域的中心部分，其中阱接觸區(qū)域提供與阱區(qū)域的電接觸。此外，歐姆接觸可以包括端子接觸區(qū)域和阱接觸區(qū)域上的第一金屬層、第一金屬層的與阱接觸區(qū)域相對(duì)的部分上的第二金屬層、以及第一金屬層的與端子接觸區(qū)域相對(duì)的部分上的圍繞第二金屬層的硅層。外延半導(dǎo)體層可以包括外延碳化硅層，并且外延碳化硅層可以具有在約1200埃 (120納米)至約1800埃(180納米)的范圍內(nèi)的厚度。第一導(dǎo)電類型可以是η型且第二導(dǎo)電類型可以是P型。外延半導(dǎo)體層的在阱區(qū)域外部的部分可以以第一摻雜劑濃度具有第一導(dǎo)電類型，端子接觸區(qū)域可以以第二摻雜劑濃度具有第一導(dǎo)電類型，并且第二摻雜劑濃度可以比第一摻雜劑濃度大至少兩個(gè)數(shù)量級(jí)。根據(jù)本發(fā)明的其他實(shí)施例，一種形成半導(dǎo)體器件的方法可以包括在第一導(dǎo)電類型的半導(dǎo)體層中形成第一導(dǎo)電類型的端子區(qū)域，以及在半導(dǎo)體層中形成第二導(dǎo)電類型的阱區(qū)域。阱區(qū)域可以與半導(dǎo)體層中的端子區(qū)域的至少部分相鄰，阱區(qū)域進(jìn)入半導(dǎo)體層的深度可以大于端子區(qū)域進(jìn)入半導(dǎo)體層的深度，并且第一和第二導(dǎo)電類型可以不同?？梢栽诎ǘ俗訁^(qū)域和阱區(qū)域的半導(dǎo)體層上形成外延半導(dǎo)體層，外延半導(dǎo)體層可以在其中包括第一導(dǎo)電類型的端子接觸區(qū)域，并且端子接觸區(qū)域可以提供與端子區(qū)域的電接觸。此外，歐姆接觸可以形成在端子接觸區(qū)域上。端子接觸區(qū)域的外邊緣可以在端子區(qū)域的周界周圍從端子區(qū)域的外邊緣后縮。更具體地，端子接觸區(qū)域的外邊緣可以從端子區(qū)域的外邊緣后縮至少約0. 1微米。在端子區(qū)域和阱區(qū)域的外周界之間的與半導(dǎo)體層的表面相鄰的阱區(qū)域的部分可以限定溝道，可以在外延半導(dǎo)體層上形成與溝道相對(duì)的柵極絕緣層，并且可以在柵極絕緣層上形成與溝道相對(duì)的柵電極。歐姆接觸可以包括端子接觸區(qū)域上的金屬層?？梢孕纬纱┻^(guò)端子接觸區(qū)域和端子區(qū)域的中心部分的第二導(dǎo)電類型的阱接觸區(qū)域，其中阱接觸區(qū)域提供與阱區(qū)域的電接觸。外延半導(dǎo)體層可以包括外延碳化硅層，并且外延碳化硅層可以具有在約1200埃(120納米)至約1800埃(180納米)的范圍內(nèi)的厚度。根據(jù)本發(fā)明的其他實(shí)施例，一種形成半導(dǎo)體器件的方法可以包括提供第一導(dǎo)電類型的半導(dǎo)體層。半導(dǎo)體層可以包括在半導(dǎo)體層中的第一導(dǎo)電類型的端子區(qū)域和在半導(dǎo)體層中的第二導(dǎo)電類型的阱區(qū)域，并且阱區(qū)域可以與半導(dǎo)體層中的端子區(qū)域的至少部分相鄰。 阱區(qū)域進(jìn)入半導(dǎo)體層的深度可以大于端子區(qū)域進(jìn)入半導(dǎo)體層的深度，并且第一和第二導(dǎo)電類型可以不同?？梢栽诎雽?dǎo)體層上形成外延半導(dǎo)體層，并且可以形成穿過(guò)外延半導(dǎo)體層的第一導(dǎo)電類型的端子接觸區(qū)域，其中端子接觸區(qū)域提供與端子區(qū)域的電接觸。此外，可以在端子接觸區(qū)域上形成歐姆接觸。在端子區(qū)域和阱區(qū)域的外周界之間的與半導(dǎo)體層的表面相鄰的阱區(qū)域的部分可以限定溝道，可以在外延半導(dǎo)體層上形成與溝道相對(duì)的柵極絕緣層，并且可以在柵極絕緣層上形成與溝道相對(duì)的柵電極。此外，外延半導(dǎo)體層可以包括外延碳化硅層。形成外延半導(dǎo)體層可以包括以第一摻雜劑濃度形成具有第一導(dǎo)電類型的外延半導(dǎo)體層，形成端子接觸區(qū)域可以包括以第二摻雜劑濃度形成具有第一導(dǎo)電類型的端子接觸區(qū)域，并且第二摻雜劑濃度可以比第一摻雜劑濃度大至少兩個(gè)數(shù)量級(jí)。端子接觸區(qū)域的外邊緣可以在端子區(qū)域的周界周圍從端子區(qū)域的外邊緣后縮。


圖1A、2、3A和4A是圖示根據(jù)本發(fā)明的一些實(shí)施例的形成半導(dǎo)體器件的操作的截面圖。圖IB是與圖IA對(duì)應(yīng)的平面圖，使得圖IA的截面是沿圖IB的截面線1_1’取得的。圖3B是與圖3A對(duì)應(yīng)的平面圖，使得圖3A的截面是沿圖3B的截面線3_3’取得的。圖4B是與圖4A對(duì)應(yīng)的平面圖，使得圖4A的截面是沿圖4B的截面線4_4’取得的。圖4C是圖4A和4B的歐姆接觸的被大大放大的截面圖。圖5是傳統(tǒng)的DM0SFET的截面圖。
具體實(shí)施例方式
現(xiàn)在將參照附圖更全面地描述本發(fā)明，在附圖中示出了本發(fā)明的各種實(shí)施例。然而，本發(fā)明可以以許多不同的形式來(lái)具體實(shí)施并且不應(yīng)被解釋為局限于這里闡述的實(shí)施例。更確切地說(shuō)，這些實(shí)施例被提供使得本公開(kāi)將是詳盡的和完整的，并且將向本領(lǐng)域技術(shù)人員全面?zhèn)鬟_(dá)本發(fā)明的范圍。在附圖中，為了清楚起見(jiàn)，可以將層和區(qū)域的尺寸和相對(duì)尺寸夸大。通篇中類似的數(shù)字表示類似的元件。
這里使用的術(shù)語(yǔ)僅用于描述特定實(shí)施例的目的而并非旨在成為本發(fā)明的限制。如這里使用的單數(shù)形式“一”、“一個(gè)”和“該”也旨在包括復(fù)數(shù)形式，除非上下文清楚地指示其他情況。將進(jìn)一步理解，術(shù)語(yǔ)“包括”、“包含”、“具有”及其變型，當(dāng)用在該說(shuō)明書中時(shí)，指明所陳述的特征、步驟、操作、元件和/或部件的存在，但是不排除一個(gè)或多個(gè)其他的特征、步驟、操作、元件、部件和/或它們的組的存在或添加。相比之下，術(shù)語(yǔ)“由...組成”，當(dāng)用在該說(shuō)明書中時(shí)，指明所陳述的特征、步驟、操作、元件和/或部件，并且排除另外的特征、步驟、操作、元件和/或部件。將理解，當(dāng)諸如層、區(qū)域或襯底的元件被稱為位于另一元件“上面”時(shí)，其可以直接位于該另一元件上面或者還可以存在居間元件。此外，這里可以使用諸如“下方”或“上方”的相對(duì)術(shù)語(yǔ)來(lái)描述如圖中所示的相對(duì)于襯底或基底層的一個(gè)層或區(qū)域與另一層或區(qū)域的關(guān)系。將理解，這些術(shù)語(yǔ)旨在涵蓋除了圖中所示取向以外的器件的不同取向。最后，術(shù)語(yǔ) “直接”意味著不存在居間元件。如這里使用的術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目中的一個(gè)或多個(gè)的任何和所有組合，并且可以縮寫為“/”。將理解，盡管這里可以使用術(shù)語(yǔ)第一、第二等描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分不應(yīng)受這些術(shù)語(yǔ)的限制。這些術(shù)語(yǔ)僅用于使一個(gè)元件、部件、區(qū)域、層或部分區(qū)別于另一區(qū)域、層或部分。因此，在不偏離本發(fā)明的教導(dǎo)的情況下，下文討論的第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分。這里參照作為本發(fā)明的理想化的實(shí)施例的示意圖的截面圖和/或其他示圖描述了本發(fā)明的實(shí)施例。因此，將預(yù)見(jiàn)到作為例如制造技術(shù)和/或公差的結(jié)果而導(dǎo)致的示圖的形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)被解釋為限于這里圖示的區(qū)域的特定形狀，而是將包括例如因制造導(dǎo)致的形狀偏差。例如，被圖示或描述為矩形的區(qū)域因正常的制造公差而將典型地具有圓形的或彎曲的特征。因此，圖中所示的區(qū)域在本質(zhì)上是示意性的并且它們的形狀并非旨在示出器件的區(qū)域的精確形狀，并且并非旨在限制本發(fā)明的范圍，除非這里
9另外限定。除非這里另外限定，這里使用的所有術(shù)語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員所通常理解的意義相同的意義。將進(jìn)一步理解，諸如常用詞典中限定的那些術(shù)語(yǔ)的術(shù)語(yǔ)應(yīng)被解釋為具有與它們?cè)谙嚓P(guān)領(lǐng)域和本說(shuō)明書的背景下的意義一致的意義，并且不應(yīng)在理想化的或者過(guò)度正式的意義上進(jìn)行解釋，除非這里明確如此限定。圖4A是圖示根據(jù)本發(fā)明的一些實(shí)施例的DM0SFET(雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的截面圖，并且圖4B是使得沿圖4B的截面線4-4’取得圖4A的截面圖的平面圖。如所示出的，圖4A和4B的DM0SFET可以包括具有第一導(dǎo)電類型(例如，η型導(dǎo)電性)以及相對(duì)表面103和105的半導(dǎo)體層101 (例如，碳化硅層和/或襯底)。第一導(dǎo)電類型的源極/漏極端子區(qū)域107可以形成于半導(dǎo)體層101的表面103處/中，并且第二導(dǎo)電類型(例如，P型導(dǎo)電性)的阱區(qū)域109可以形成于半導(dǎo)體層101的表面103處/中，其中阱區(qū)域109 環(huán)繞半導(dǎo)體層101的表面103處的相應(yīng)源極/漏極端子區(qū)域107。如所示出的，阱區(qū)域109 進(jìn)入半導(dǎo)體層101的深度可以大于源極/漏極端子區(qū)域107進(jìn)入半導(dǎo)體層101的深度，并且第一和第二導(dǎo)電類型是不同的。例如，源極/漏極端子區(qū)域107進(jìn)入層103的深度可以是約2000埃(200納米)或更小。外延半導(dǎo)體層111(例如，外延碳化硅層)可以設(shè)置在包括源極/漏極端子區(qū)域107 和阱區(qū)域109的半導(dǎo)體層101的表面103上。此外，外延半導(dǎo)體層111可以包括穿過(guò)其的第一導(dǎo)電類型的源極/漏極端子接觸區(qū)域115，并且端子接觸區(qū)域115可以提供與源極/漏極端子區(qū)域107的電接觸。端子接觸區(qū)域115的外邊緣可以在源極/漏極端子區(qū)域107的周界周圍從源極/漏極端子區(qū)域107的外邊緣后縮。此外，歐姆接觸117 (例如，金屬接觸) 可以設(shè)置在端子接觸區(qū)域115上，柵極絕緣層119 (例如，氧化硅層)可以設(shè)置在外延半導(dǎo)體層111上，并且柵電極121 (例如，退化摻雜的多晶硅柵電極)可以設(shè)置在柵極絕緣層119 上。因此，源極/漏極端子區(qū)域107和阱區(qū)域109的外周界之間的與半導(dǎo)體層101的表面 103相鄰的阱區(qū)域109的部分可以限定DM0SFET器件的溝道。如圖4Α和4Β中進(jìn)一步所示，歐姆接觸123可以設(shè)置在半導(dǎo)體層101的表面105上以限定垂直晶體管結(jié)構(gòu)，從而電流流動(dòng)在層101的相對(duì)側(cè)的歐姆接觸117和123之間。此外，第二導(dǎo)電類型的阱接觸區(qū)域125可以被設(shè)置為穿過(guò)端子接觸區(qū)域115和源極/漏極端子區(qū)域107的中心部分以提供歐姆接觸117和阱區(qū)域109之間的電接觸。歐姆接觸117因此可以被配置為提供與端子接觸區(qū)域115和相反導(dǎo)電類型的阱接觸區(qū)域125的歐姆接觸。如圖4C中所示，例如，歐姆接觸117可以包括金屬層117a (例如，鎳層)，其位于第一導(dǎo)電類型的端子接觸區(qū)域115的部分上和第二導(dǎo)電類型的阱接觸區(qū)域125上。在η型端子接觸區(qū)域115的情況下，半導(dǎo)體層117b (例如，硅層)可以設(shè)置在金屬層117a的與端子接觸區(qū)域115相對(duì)的部分上。在ρ型阱接觸區(qū)域125的情況下，金屬層117c (例如，鋁層) 可以設(shè)置在金屬層117a的與阱區(qū)域125相對(duì)的部分上，使得金屬層117a和117c包括不同的金屬。盡管借助示例提供了圖4C的歐姆接觸結(jié)構(gòu)，但是根據(jù)本發(fā)明的其他實(shí)施例可以使用其他的歐姆接觸冶金(metallurgy)和/或結(jié)構(gòu)。在圖4A和4B的DM0SFET中，端子區(qū)域107和阱區(qū)域109的外周界之間的與半導(dǎo)體層101的表面103相鄰的阱區(qū)域109的部分可以限定溝道，可以通過(guò)柵電極121控制其導(dǎo)電性。因此，當(dāng)DM0SFET導(dǎo)通時(shí)，電流可以在歐姆接觸117和125之間流過(guò)端子接觸區(qū)域115、端子區(qū)域107、阱區(qū)域109的溝道、外延半導(dǎo)體層111和層101。外延半導(dǎo)體層111可以足夠薄，從而當(dāng)DM0SFET被關(guān)斷(例如，將零電壓柵極偏置施加到柵電極121)時(shí)，即使外延半導(dǎo)體層111具有第一導(dǎo)電類型，外延半導(dǎo)體層111的與阱區(qū)域109相鄰的部分也可以完全耗盡載流子。更具體地，第二導(dǎo)電類型的阱區(qū)域109的摻雜劑濃度可以足夠高，從而(第一導(dǎo)電類型的)外延半導(dǎo)體層111的與阱區(qū)域109相鄰的部分在不存在從柵電極121生成的電場(chǎng)的情況下被耗盡。因此，外延半導(dǎo)體層111可以提供相對(duì)高質(zhì)量的導(dǎo)電溝道，其使載流子(例如，電子)流動(dòng)與阱區(qū)域109的與其相鄰的部分隔離。如圖4A中進(jìn)一步示出的，端子接觸區(qū)域115的外邊緣可以在相對(duì)于半導(dǎo)體層101 的表面平行的方向上從端子區(qū)域107的外邊緣后縮。因此，當(dāng)器件被關(guān)斷時(shí)可以減小溝道周圍/穿過(guò)溝道的擊穿的可能性。端子接觸區(qū)域115的外邊緣可以從端子區(qū)域107的外邊緣后縮至少約0. 1微米，更具體地，端子接觸區(qū)域115的外邊緣相對(duì)于端子區(qū)域107的外邊緣的后縮可以至少約為0. 2微米，并且更加具體地，至少約為0. 4微米。例如，端子接觸區(qū)域 115的外邊緣相對(duì)于端子區(qū)域的外邊緣的后縮可以在約0. 4微米至約0. 5微米的范圍內(nèi)。層101可以是具有η型導(dǎo)電性的碳化硅(SiC)層和/或襯底，并且外延半導(dǎo)體層 111可以是具有η型導(dǎo)電性的外延碳化硅層。更具體地，外延半導(dǎo)體層111可以是外延碳化硅層，其具有在約1200埃(120納米)至約1800埃(180納米)的范圍內(nèi)的厚度，并且更加具體地，具有在約1400埃(140納米)至約1600埃(160納米)的范圍內(nèi)的厚度。例如，外延半導(dǎo)體層111可以是具有約1500埃(150納米)的厚度的外延碳化硅層。如這里使用的，術(shù)語(yǔ)外延指的是基本上單晶的半導(dǎo)體層，其具有基本上與下面的其上形成外延層的半導(dǎo)體層 /襯底的晶格結(jié)構(gòu)匹配的晶格結(jié)構(gòu)。根據(jù)本發(fā)明的一些實(shí)施例，層101可以是碳化硅層和/或襯底，外延半導(dǎo)體層111 可以是碳化硅層，(源極/漏極端子區(qū)域107、端子接觸區(qū)域115、層101和外延層111的)第一導(dǎo)電類型可以是η型，并且(阱區(qū)域109和阱接觸區(qū)域125)的第二導(dǎo)電類型可以是ρ型。 因此，圖4Α和4Β的DM0SFET可以是碳化硅η溝道DM0SFET。此外，外延半導(dǎo)體層111在阱區(qū)域109外部的部分可以以第一摻雜劑濃度具有第一導(dǎo)電類型(例如，η型)，并且穿過(guò)外延層111的端子接觸區(qū)域115可以以第二摻雜劑濃度具有第一導(dǎo)電類型(例如，η型)，其中第二摻雜劑濃度比第一摻雜劑濃度大至少兩個(gè)數(shù)量級(jí)。在η溝道器件中，源極/漏極端子區(qū)域107、端子接觸區(qū)域115、層111和外延半導(dǎo)體層111可以摻雜有來(lái)自周期表的V列的η型元素(例如，氮、磷等)，阱區(qū)域109和阱接觸區(qū)域125可以摻雜有來(lái)自周期表的III列的ρ型元素(例如，硼、鋁等)。此外，第二導(dǎo)電類型(例如，P型)的可選的重?fù)诫s區(qū)域129可以設(shè)置在源極/漏極端子區(qū)域107和阱區(qū)域109 的下邊緣之間。重?fù)诫s區(qū)域129的摻雜劑濃度可以顯著大于阱區(qū)域109的摻雜劑濃度(例如，大至少兩個(gè)數(shù)量級(jí))。相似地，阱接觸區(qū)域125的摻雜劑濃度可以顯著大于阱區(qū)域109 的摻雜劑濃度(例如，大至少兩個(gè)數(shù)量級(jí))。此外，端子接觸區(qū)域115的摻雜劑濃度可以顯著大于(在接觸區(qū)域125和117外部的)外延半導(dǎo)體層111和/或源極/漏極端子區(qū)域107的摻雜劑濃度(例如，大至少兩個(gè)數(shù)量級(jí))。例如，外延半導(dǎo)體層111與阱區(qū)域109隔開(kāi)的部分可以具有約IXlO17 cm_3或更小(例如，約3Χ1016 cm_3)的摻雜劑濃度，并且端子接觸區(qū)域 115 (穿過(guò)外延半導(dǎo)體層111)可以具有約IXlO19 cm_3或更大的摻雜劑濃度。此外，外延半導(dǎo)體層111與阱區(qū)域109隔開(kāi)的部分的摻雜劑濃度可以大于半導(dǎo)體層101的摻雜劑濃度。例如，外延半導(dǎo)體層111可以具有比半導(dǎo)體層101的摻雜劑濃度大至少5倍的摻雜劑濃度， 并且更具體地，具有比半導(dǎo)體層101的摻雜劑濃度大至少約一個(gè)數(shù)量級(jí)的摻雜劑濃度。如圖4A中所示，端子接觸區(qū)域115和阱接觸區(qū)域125可以延伸穿過(guò)外延半導(dǎo)體層 111并且進(jìn)入層101的阱區(qū)域109和/或源極/漏極端子區(qū)域107。虛線被提供用于指示端子接觸區(qū)域115和阱接觸區(qū)域125在外延半導(dǎo)體層111中以及在層101的阱區(qū)域109和 /或源極/漏極端子區(qū)域107中的部分。現(xiàn)將關(guān)于圖1A、2、3A和4A的截面圖，并且關(guān)于圖1B、3B和4B的相應(yīng)的平面圖，討論根據(jù)本發(fā)明的一些實(shí)施例的形成諸如碳化硅DM0SFET的半導(dǎo)體器件的操作。如圖IA和 IB中所示，第一導(dǎo)電類型(例如，η型)的源極/漏極端子區(qū)域107、第二導(dǎo)電類型(例如，ρ 型)的掩埋區(qū)域129以及第二導(dǎo)電類型(例如，ρ型)的阱區(qū)域109可以注入到第一導(dǎo)電類型 (例如，η型)的單晶半導(dǎo)體層101 (例如，碳化硅層和/或襯底)的表面101中。更具體地， 可以使用源極/漏極注入掩模有選擇地使表面103的用于注入具有相反導(dǎo)電類型的源極/ 漏極端子區(qū)域107和掩埋區(qū)域129的部分暴露。例如，源極/漏極注入掩模可以覆蓋表面 103的除了其中將形成源極/漏極端子區(qū)域107的部分以外的所有部分。例如，該源極/漏極注入掩模將覆蓋圖IB的標(biāo)記為103和109的部分，同時(shí)使標(biāo)記為107的部分暴露。例如， 半導(dǎo)體層101在阱區(qū)域109外部的部分可以具有小于約1 X IO16 cm-3的摻雜劑濃度，并且更具體地，該摻雜劑濃度小于約5 X IO15 cm-3,并且更加具體地，該摻雜劑濃度小于約5 X IO14
-3
cm ο可以使用不同的注入能量，使用同一注入掩模以不同的深度注入端子區(qū)域107 和掩埋區(qū)域129。例如在授予Ryu的題為〃Silicon Carbide Power Devices With Self-Aligned Source and Well Regions And Methods Of Fabrication Same"的美國(guó)專利No. 7，074，643中討論了 η型源極區(qū)域和ρ型掩埋區(qū)域的形成。Shenoy等人的題為 "High-Voltage Double-Implanted Power MOSFET's in 6H—SiC"(IEEE Electron Device Letters, Vol. 18，No. 3，March 1997，pp. 93-95)進(jìn)一步討論了注入。以上兩個(gè)參考文獻(xiàn)的整體公開(kāi)內(nèi)容通過(guò)引用合并于此。在形成源極/漏極端子區(qū)域107和掩埋區(qū)域129之后，可以使源極/漏極掩模經(jīng)歷定時(shí)刻蝕(不需要第二次光刻構(gòu)圖)，由此擴(kuò)寬先前限定的用于源極/漏極端子區(qū)域的開(kāi)口。得到的阱注入掩模因此可以具有擴(kuò)寬的開(kāi)口(相對(duì)于源極/漏極掩模)以覆蓋圖IB的標(biāo)記為103的部分，同時(shí)使標(biāo)記為107和109的部分暴露。阱注入掩模因此可以用于注入圍繞源極/漏極端子區(qū)域107的阱區(qū)域109，并且可以通過(guò)穿過(guò)阱注入掩模將第二導(dǎo)電類型的摻雜劑注入到層101中來(lái)形成阱區(qū)域109。盡管第二導(dǎo)電類型的摻雜劑也可以注入到源極/漏極端子區(qū)域107中，但是源極/漏極端子區(qū)域107中的第一導(dǎo)電類型的摻雜劑濃度可以是充分高的，從而可以在源極/漏極端子區(qū)域107中維持第一導(dǎo)電類型。因此，阱注入掩?？梢韵鄬?duì)于源極/漏極注入掩模自對(duì)準(zhǔn)，從而可以使用同一掩模層并且僅使用一次光刻構(gòu)圖操作來(lái)提供這兩個(gè)掩模。例如在授予Ryu的美國(guó)專利No. 7，074，643中討論了自對(duì)準(zhǔn)的源極和阱區(qū)域的形成，其整體公開(kāi)內(nèi)容通過(guò)引用合并于此。一旦源極/漏極端子區(qū)域107、掩埋區(qū)域129和阱區(qū)域109已被注入，則可以去除阱注入掩模，并且可以執(zhí)行熱退火以激活注入的摻雜劑和/或使層101的表面103處的注入損傷退火。在替換方案中，后繼的熱操作(例如，外延半導(dǎo)體層的生長(zhǎng))可以提供充分的退火，從而不需要單獨(dú)的熱退火。源極/漏極端子區(qū)域107和層101可以摻雜有來(lái)自周期表的V列的η型元素(例如，氮、磷等)，阱區(qū)域109和掩埋區(qū)域129可以摻雜有來(lái)自周期表的III列的ρ型元素(例如，硼、鋁等)。例如，源極/漏極端子區(qū)域107可以摻雜有氮以減少層101的表面103處的晶體損傷，掩埋區(qū)域129和阱區(qū)域109可以摻雜有鋁。如圖2中所示，可以在包括源極/漏極端子區(qū)域107和阱區(qū)域109的層101的表面130上(例如，使用化學(xué)汽相淀積)形成相對(duì)薄的外延半導(dǎo)體層111 (例如，碳化硅層)。例如，外延半導(dǎo)體層111可以具有在約1200埃(120納米)至約1800埃(180納米)的范圍內(nèi)的厚度，并且更具體地，外延半導(dǎo)體層可以具有在約1400埃(140納米)至約1600埃(160 納米)的范圍內(nèi)的厚度。例如，外延半導(dǎo)體層111可以以小于約IXlO17 cm—3的摻雜劑濃度具有η型導(dǎo)電性。例如，外延半導(dǎo)體層111可以被形成為摻雜有氮的外延碳化硅層，其具有約1500埃(150納米)的厚度和約3X IO16 cm_3的摻雜劑濃度。如上文所提及的，外延半導(dǎo)體層111可以提供相對(duì)高質(zhì)量的導(dǎo)電溝道，該溝道使載流子(例如，電子)流動(dòng)與阱區(qū)域109 的與其相鄰的部分隔離。因此外延半導(dǎo)體層111可以具有比(在阱區(qū)域109外部的)半導(dǎo)體層101的摻雜劑濃度大至少5倍的摻雜劑濃度，并且更具體地，具有比(在阱區(qū)域109外部的)半導(dǎo)體層101的摻雜劑濃度大至少約一個(gè)數(shù)量級(jí)的摻雜劑濃度。如圖3A和3B中所示，可以穿過(guò)外延半導(dǎo)體層111注入第一導(dǎo)電類型(例如，η型) 的端子接觸區(qū)域115和第二導(dǎo)電類型(例如，ρ型)的阱接觸區(qū)域125以分別提供與源極/ 漏極端子區(qū)域107和阱區(qū)域109的電接觸。端子接觸區(qū)域115可以摻雜有來(lái)自周期表的V 列的η型元素(例如，氮、磷等)，阱接觸區(qū)域125可以摻雜有來(lái)自周期表的III列的ρ型元素(例如，硼、鋁等)。更具體地，端子接觸區(qū)域115可以摻雜有磷以提供減小的電阻和/或提供與后繼形成的金屬層的改進(jìn)的接觸。此外，端子接觸區(qū)域115的摻雜劑濃度可以顯著大于端子區(qū)域107和/或外延半導(dǎo)體層111的摻雜劑濃度(例如，大兩個(gè)數(shù)量級(jí))，并且阱接觸區(qū)域125的摻雜劑濃度可以顯著大于阱區(qū)域109的摻雜劑濃度(例如，大兩個(gè)數(shù)量級(jí))。注入的接觸區(qū)域115和125因此可以提供穿過(guò)外延半導(dǎo)體層111的電接觸，而不是去除部分外延半導(dǎo)體層111來(lái)使源極/漏極端子區(qū)域107和阱區(qū)域109暴露。因此，可以省略刻蝕外延半導(dǎo)體層111的操作(其可能難以控制)，和/或可以提供與源極/漏極端子區(qū)域107和/或阱區(qū)域109的改進(jìn)的電接觸。如圖3Α中進(jìn)一步所示，端子接觸區(qū)域115的外邊緣可以在源極/漏極端子區(qū)域 107的周界周圍從源極/漏極端子區(qū)域107的外邊緣后縮距離d。例如，端子接觸區(qū)域115 的外邊緣可以(在相對(duì)于層101的表面103平行的方向上)從端子區(qū)域107的外邊緣后縮至少約0. 1微米的距離d，更具體地，后縮至少約0. 2微米的距離d，并且更加具體地，后縮至少約0. 4微米的距離d。例如，端子接觸區(qū)域1115的外邊緣相對(duì)于端子區(qū)域107的外邊緣后縮的距離d的范圍可以在約0. 4微米至約0. 5微米之間。通過(guò)提供充分的后縮，可以增加相對(duì)高摻雜的端子接觸區(qū)域115和溝道區(qū)域之間的距離d，由此改進(jìn)晶體管性能。由于端子接觸區(qū)域115不用于提供晶體管的有源結(jié)區(qū)域，因此減少了相關(guān)的晶體損傷。因此，可以使用諸如磷的元素以相對(duì)高的摻雜劑濃度注入端子接觸區(qū)域115，以提供減小的電阻和/或改進(jìn)的歐姆接觸，即使磷可能導(dǎo)致比其他η型摻雜劑更大的晶體損傷。在注入端子接觸區(qū)域115和阱接觸區(qū)域125之后，可以執(zhí)行第二次熱退火以激活接觸區(qū)域115和125的摻雜劑。如圖4A、4B和4C中所示形成柵極絕緣層119、柵電極121以及歐姆接觸117和 123。柵極絕緣層119可以是氧化硅層，柵電極121可以是退化摻雜的多晶硅層。如上文所討論的，每個(gè)歐姆接觸117可以包括金屬層117a (例如，鎳層)、金屬層117a與端子接觸區(qū)域115相對(duì)的部分上的摻雜硅層117b、以及金屬層117c (例如，鋁層)。歐姆接觸123 可以是層101的表面105上的金屬層。盡管圖4A中未示出，但是層101可以包括與表面 105相鄰的第一導(dǎo)電類型的相對(duì)高摻雜的區(qū)域以改進(jìn)與歐姆接觸123的電接觸。作為示例，在如下文獻(xiàn)中討論了形成柵極絕緣層、柵電極和/或歐姆接觸的操作授予Ryu的題為 "Silicon Carbide Power Devices With Self-Aligned Source And Well Regions And Methods Of Fabricating Same"的美國(guó)專利 No. 7，074，643 ；授予 Ryu 的題為"Silicon Carbide Power Devices With Self-Aligned Source And Well Regions"的美國(guó)專利No. 7，381，992 ；授予 Ryu 等人的題為〃Silicon Carbide Inversion Channel MOSFETs〃的美國(guó)專利 No. 6，653，659 ；以及授予 Ryu 等人的題為"Silicon Carbide Power Metal-Oxide Semiconductor Field Effect Transistors Having A Shorting Channel And Methods Of Fabricating Silicon Carbide Metal-Oxide Semiconductor Field Effect Transistors Having A Shorting Channel"的美國(guó)專利No. 6，956，238。以上引用的各專利的全部公開(kāi)內(nèi)容通過(guò)引用合并于此。通過(guò)使用穿過(guò)外延碳化硅層111的注入形成相對(duì)高的摻雜劑濃度的端子接觸區(qū)域115和阱接觸區(qū)域125，可以提供與歐姆接觸117的改進(jìn)的電接觸，而不需要外延碳化硅層111的刻蝕/構(gòu)圖并且不會(huì)增加明顯的加工成本/復(fù)雜度。此外，因?yàn)榭梢詼p少/消除源極/漏極端子區(qū)域的不需要的損失/薄化(例如，由于氧化期間的消耗、去除外延層期間的消耗等引起)，因此相對(duì)于其中對(duì)外延碳化硅層進(jìn)行刻蝕/構(gòu)圖以使下面的源極/漏極端子和/或阱區(qū)域暴露的結(jié)構(gòu)，可以改進(jìn)工藝可重復(fù)性和/或器件性能。如上文討論的，根據(jù)本發(fā)明的一些實(shí)施例中可以提供碳化硅DM0SFDET。然而，在根據(jù)本發(fā)明的其他實(shí)施例的其他電子器件結(jié)構(gòu)中可以使用穿過(guò)外延層的高摻雜端子接觸區(qū)域。作為示例，圖4A-C的結(jié)構(gòu)可以被實(shí)現(xiàn)為絕緣柵雙極型晶體管(IGBT)，其添加有與表面105相鄰的層101的集電極區(qū)域。更具體地，第一導(dǎo)電類型(例如，η型)的端子區(qū)域107 可以提供絕緣柵雙極型晶體管(IGBT)的發(fā)射極區(qū)域，并且具有第二導(dǎo)電類型(例如，ρ型) 的與表面105相鄰的層101的高摻雜部分可以提供IGBT的集電極區(qū)域。作為示例，在授予 Zhang 等人的題為〃High Power Insulated Gate Bipolar Transistors. 〃的美國(guó)公開(kāi)物 No. 2008/0105949中討論了 IGBT結(jié)構(gòu)。更一般地，掩埋在外延半導(dǎo)體層下面的端子區(qū)域 (如上文所討論的，端子接觸區(qū)域提供與端子區(qū)域的電接觸)可以被實(shí)現(xiàn)為任何半導(dǎo)體電子器件的端子區(qū)域。例如，端子區(qū)域107可以是雙極型結(jié)型晶體管(BJT)的基極、發(fā)射極或集電極；端子區(qū)域107可以是IGBT的發(fā)射極或集電極；端子區(qū)域107可以是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的源極或漏極；端子區(qū)域107可以是二極管的陽(yáng)極或陰極；端子區(qū)域107可以是柵極關(guān)斷(GTO)晶閘管的陽(yáng)極、陰極或柵極；等等。圖4A的器件可以被實(shí)現(xiàn)為例如η溝道DM0SFET，從而端子區(qū)域107是η型源極區(qū)域。此外，盡管作為示例討論了 η溝道器件，但是根據(jù)本發(fā)明的其他實(shí)施例可以實(shí)現(xiàn)其他器件類型。例如，通過(guò)使上文討論的不同的半導(dǎo)體區(qū)域、層、接觸和襯底的導(dǎo)電類型反轉(zhuǎn)，根據(jù)本發(fā)明的其他實(shí)施例可以提供P溝道器件。如上文討論的，η溝道DM0SFET可以通過(guò)如下方式提供將第一導(dǎo)電類型提供為η型，從而半導(dǎo)體層101、源極/漏極端子區(qū)域107、 源極/漏極端子接觸區(qū)域115和外延層111具有η型導(dǎo)電性，并且將第二導(dǎo)電類型提供為 P型，從而阱區(qū)域109和阱接觸區(qū)域125具有ρ型導(dǎo)電性。根據(jù)本發(fā)明的其他實(shí)施例，ρ溝道DM0SFET可以通過(guò)如下方式提供將第一導(dǎo)電類型提供為ρ型，從而半導(dǎo)體層101、源極/ 漏極端子區(qū)域107、源極/漏極端子接觸區(qū)域115和外延層111具有ρ型導(dǎo)電性，并且將第二導(dǎo)電類型提供為η型，從而阱區(qū)域109和阱接觸區(qū)域125具有η型導(dǎo)電性。此外，根據(jù)本發(fā)明的其他實(shí)施例還可以提供η溝道和ρ溝道IGBT。盡管上文作為示例討論了碳化硅層/襯底和碳化硅外延層，但是根據(jù)本發(fā)明的其他實(shí)施例可以使用其他半導(dǎo)體材料(例如，硅、氮化鎵、砷化鎵等)。此外，通過(guò)在半導(dǎo)體層 101的同一表面上提供所有端子區(qū)域和接觸，可以根據(jù)本發(fā)明的其他實(shí)施例提供水平器件。在附圖和說(shuō)明書中，已公開(kāi)了本發(fā)明的實(shí)施例，并且盡管使用了特定術(shù)語(yǔ)，但是這些術(shù)語(yǔ)僅在一般的和描述性的意義上使用而非用于限制的目的，在所附權(quán)利要求中闡述了本發(fā)明的范圍。
權(quán)利要求
1.一種形成半導(dǎo)體器件的方法，所述方法包括在第一導(dǎo)電類型的半導(dǎo)體層中形成第一導(dǎo)電類型的端子區(qū)域； 在所述半導(dǎo)體層中形成第二導(dǎo)電類型的阱區(qū)域，其中所述阱區(qū)域與所述半導(dǎo)體層中的所述端子區(qū)域的至少部分相鄰，其中所述阱區(qū)域進(jìn)入所述半導(dǎo)體層的深度大于所述端子區(qū)域進(jìn)入所述半導(dǎo)體層的深度，以及其中第一和第二導(dǎo)電類型不同； 在所述半導(dǎo)體層上形成外延半導(dǎo)體層；在所述外延半導(dǎo)體層中形成第一導(dǎo)電類型的端子接觸區(qū)域，其中所述端子接觸區(qū)域提供與所述端子區(qū)域的電接觸；以及在所述端子接觸區(qū)域上形成歐姆接觸。
2.根據(jù)權(quán)利要求1所述的方法，其中在所述端子區(qū)域和所述阱區(qū)域的外周界之間的與所述半導(dǎo)體層的表面相鄰的所述阱區(qū)域的部分限定溝道，所述方法進(jìn)一步包括在所述外延半導(dǎo)體層上形成與所述溝道相對(duì)的柵極絕緣層；以及在所述柵極絕緣層上形成與所述溝道相對(duì)的柵電極。
3.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括在形成所述外延半導(dǎo)體層之后，形成穿過(guò)所述端子接觸區(qū)域和所述端子區(qū)域的中心部分的第二導(dǎo)電類型的阱接觸區(qū)域，其中所述阱接觸區(qū)域提供與所述阱區(qū)域的電接觸。
4.根據(jù)權(quán)利要求3所述的方法，其中所述歐姆接觸包括所述端子接觸區(qū)域和所述阱接觸區(qū)域上的第一金屬層、所述第一金屬層的與所述阱接觸區(qū)域相對(duì)的部分上的第二金屬層、以及所述第一金屬層的與所述端子接觸區(qū)域相對(duì)的部分上的圍繞所述第二金屬層的硅層。
5.根據(jù)權(quán)利要求1所述的方法，其中所述外延半導(dǎo)體層包括外延碳化硅層。
6.根據(jù)權(quán)利要求1所述的方法，其中第一導(dǎo)電類型包括η型，第二導(dǎo)電類型包括ρ型。
7.根據(jù)權(quán)利要求1所述的方法，其中形成所述外延半導(dǎo)體層包括以第一摻雜劑濃度形成具有第一導(dǎo)電類型的所述外延半導(dǎo)體層，其中形成所述端子接觸區(qū)域包括以第二摻雜劑濃度形成具有第一導(dǎo)電類型的端子接觸區(qū)域，其中所述第二摻雜劑濃度比所述第一摻雜劑濃度大至少兩個(gè)數(shù)量級(jí)。
8.根據(jù)權(quán)利要求1所述的方法，其中所述端子接觸區(qū)域的外邊緣在所述端子區(qū)域的周界周圍從所述端子區(qū)域的外邊緣后縮。
9.一種半導(dǎo)體器件，包括 具有第一導(dǎo)電類型的半導(dǎo)體層；所述半導(dǎo)體層中的第一導(dǎo)電類型的端子區(qū)域；所述半導(dǎo)體層中的第二導(dǎo)電類型的阱區(qū)域，其中所述阱區(qū)域與所述半導(dǎo)體層中的所述端子區(qū)域的至少部分相鄰，其中所述阱區(qū)域進(jìn)入所述半導(dǎo)體層的深度大于所述端子區(qū)域進(jìn)入所述半導(dǎo)體層的深度，以及其中第一和第二導(dǎo)電類型不同；包括所述端子區(qū)域和所述阱區(qū)域的所述半導(dǎo)體層上的外延半導(dǎo)體層，其中所述外延半導(dǎo)體層在其中包括第一導(dǎo)電類型的端子接觸區(qū)域，以及其中所述端子接觸區(qū)域提供與所述端子區(qū)域的電接觸；以及所述端子接觸區(qū)域上的歐姆接觸。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述端子接觸區(qū)域的外邊緣在所述端子區(qū)域的周界周圍從所述端子區(qū)域的外邊緣后縮。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中在所述端子區(qū)域和所述阱區(qū)域的外周界之間的與所述半導(dǎo)體層的表面相鄰的所述阱區(qū)域的部分限定溝道，所述半導(dǎo)體器件進(jìn)一步包括所述外延半導(dǎo)體層上的與所述溝道相對(duì)的柵極絕緣層；以及所述柵極絕緣層上的與所述溝道相對(duì)的柵電極。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，進(jìn)一步包括穿過(guò)所述端子接觸區(qū)域和所述端子區(qū)域的中心部分的第二導(dǎo)電類型的阱接觸區(qū)域，其中所述阱接觸區(qū)域提供與所述阱區(qū)域的電接觸。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中所述歐姆接觸包括所述端子接觸區(qū)域和所述阱接觸區(qū)域上的第一金屬層、所述第一金屬層的與所述阱接觸區(qū)域相對(duì)的部分上的第二金屬層、以及所述第一金屬層的與所述端子接觸區(qū)域相對(duì)的部分上的圍繞所述第二金屬層的硅層。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述外延半導(dǎo)體層包括外延碳化硅層。
15.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中第一導(dǎo)電類型包括η型，第二導(dǎo)電類型包括P型。
16.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述外延半導(dǎo)體層的在所述阱區(qū)域外部的部分以第一摻雜劑濃度具有第一導(dǎo)電類型，其中所述端子接觸區(qū)域以第二摻雜劑濃度具有第一導(dǎo)電類型，其中所述第二摻雜劑濃度比所述第一摻雜劑濃度大至少兩個(gè)數(shù)量級(jí)。
17.一種形成半導(dǎo)體器件的方法，所述方法包括在第一導(dǎo)電類型的半導(dǎo)體層中形成第一導(dǎo)電類型的端子區(qū)域；在所述半導(dǎo)體層中形成第二導(dǎo)電類型的阱區(qū)域，其中所述阱區(qū)域與所述半導(dǎo)體層中的所述端子區(qū)域的至少部分相鄰，其中所述阱區(qū)域進(jìn)入所述半導(dǎo)體層的深度大于所述端子區(qū)域進(jìn)入半導(dǎo)體層的深度，以及其中第一和第二導(dǎo)電類型不同；在包括所述端子區(qū)域和所述阱區(qū)域的所述半導(dǎo)體層上形成外延半導(dǎo)體層，其中所述外延半導(dǎo)體層在其中包括第一導(dǎo)電類型的端子接觸區(qū)域，以及其中所述端子接觸區(qū)域提供與所述端子區(qū)域的電接觸；以及在所述端子接觸區(qū)域上形成歐姆接觸。
18.根據(jù)權(quán)利要求17所述的方法，其中所述端子接觸區(qū)域的外邊緣在所述端子區(qū)域的周界周圍從所述端子區(qū)域的外邊緣后縮。
19.根據(jù)權(quán)利要求17所述的方法，其中在所述端子區(qū)域和所述阱區(qū)域的外周界之間的與所述半導(dǎo)體層的表面相鄰的所述阱區(qū)域的部分限定溝道，所述方法進(jìn)一步包括在所述外延半導(dǎo)體層上形成與所述溝道相對(duì)的柵極絕緣層；以及在所述柵極絕緣層上形成與所述溝道相對(duì)的柵電極。
20.根據(jù)權(quán)利要求17所述的方法，其中所述歐姆接觸包括所述端子接觸區(qū)域上的金屬層。
21.根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包括形成穿過(guò)所述端子接觸區(qū)域和所述端子區(qū)域的中心部分的第二導(dǎo)電類型的阱接觸區(qū)域，其中所述阱接觸區(qū)域提供與所述阱區(qū)域的電接觸。
22.根據(jù)權(quán)利要求17所述的方法，其中所述外延半導(dǎo)體層包括外延碳化硅層。
23.一種形成半導(dǎo)體器件的方法，所述方法包括提供第一導(dǎo)電類型的半導(dǎo)體層，其中所述半導(dǎo)體層包括所述半導(dǎo)體層中的第一導(dǎo)電類型的端子區(qū)域和所述半導(dǎo)體層中的第二導(dǎo)電類型的阱區(qū)域，其中所述阱區(qū)域與所述半導(dǎo)體層中的所述端子區(qū)域的至少部分相鄰，其中所述阱區(qū)域進(jìn)入所述半導(dǎo)體層的深度大于所述端子區(qū)域進(jìn)入所述半導(dǎo)體層的深度，以及其中第一和第二導(dǎo)電類型不同；在所述半導(dǎo)體層上形成外延半導(dǎo)體層；形成穿過(guò)所述外延半導(dǎo)體層的第一導(dǎo)電類型的端子接觸區(qū)域，其中所述端子接觸區(qū)域提供與所述端子區(qū)域的電接觸；以及在所述端子接觸區(qū)域上形成歐姆接觸。
24.根據(jù)權(quán)利要求23所述的方法，其中在所述端子區(qū)域和所述阱區(qū)域的外周界之間的與所述半導(dǎo)體層的表面相鄰的所述阱區(qū)域的部分限定溝道，所述方法進(jìn)一步包括在所述外延半導(dǎo)體層上形成與所述溝道相對(duì)的柵極絕緣層；以及在所述柵極絕緣層上形成與所述溝道相對(duì)的柵電極。
25.根據(jù)權(quán)利要求23所述的方法，其中所述外延半導(dǎo)體層包括外延碳化硅層。
26.根據(jù)權(quán)利要求23所述的方法，其中形成所述外延半導(dǎo)體層包括以第一摻雜劑濃度形成具有第一導(dǎo)電類型的所述外延半導(dǎo)體層，其中形成所述端子接觸區(qū)域包括以第二摻雜劑濃度形成具有第一導(dǎo)電類型的所述端子接觸區(qū)域，其中第二摻雜劑濃度比第一摻雜劑濃度大至少兩個(gè)數(shù)量級(jí)。
27.根據(jù)權(quán)利要求23所述的方法，其中所述端子接觸區(qū)域的外邊緣在所述端子區(qū)域的周界周圍從所述端子區(qū)域的外邊緣后縮。
全文摘要
一種形成半導(dǎo)體器件的方法可以包括在第一導(dǎo)電類型的半導(dǎo)體層中形成第一導(dǎo)電類型的端子區(qū)域。可以在半導(dǎo)體層中形成第二導(dǎo)電類型的阱區(qū)域，其中阱區(qū)域與半導(dǎo)體層中的端子區(qū)域的至少部分相鄰，阱區(qū)域進(jìn)入半導(dǎo)體層的深度可以大于端子區(qū)域進(jìn)入半導(dǎo)體層的深度，并且第一和第二導(dǎo)電類型可以不同?？梢栽诎雽?dǎo)體層上形成外延半導(dǎo)體層，并且可以在外延半導(dǎo)體層中形成第一導(dǎo)電類型的端子接觸區(qū)域，其中端子接觸區(qū)域提供與端子區(qū)域的電接觸。此外，可以在端子接觸區(qū)域上形成歐姆接觸。還討論了相關(guān)結(jié)構(gòu)。
文檔編號(hào)H01L29/06GK102449768SQ201080023064
公開(kāi)日2012年5月9日 申請(qǐng)日期2010年1月5日 優(yōu)先權(quán)日2009年3月27日
發(fā)明者A. 赫爾 B., 張清純 申請(qǐng)人:克里公司