專利名稱：隧道場(chǎng)效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有III-V族化合物半導(dǎo)體納米線的隧道場(chǎng)效應(yīng)晶體管及其制造方法。
背景技術(shù)：
半導(dǎo)體微處理器(semiconductor microprocessor)及高集成電路 (IntegratedCircuit)是將金屬-氧化膜-半導(dǎo)體(以下，稱為“M0S (Metal Oxide Semiconductor) ”)場(chǎng)效應(yīng)晶體管(以下，稱為"FET (Field Effect Transistor)，，) 等元件集成在半導(dǎo)體基板上而制造的。一般而言，互補(bǔ)型M0SFET(以下，稱為 "CMOS (Complementary Metal Oxide kmiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)”)成為集成電路的基本元件(開關(guān)元件)。半導(dǎo)體基板的材料主要使用作為IV族半導(dǎo)體的硅。通過(guò)使構(gòu)成CMOS的晶體管小型化，可提高半導(dǎo)體微處理器及高集成電路的集成度及性能。使 CMOS小型化時(shí)存在的問(wèn)題之一在于耗電量的增大。作為耗電量增大的主要原因，可舉出能夠搭載在一個(gè)微芯片(microchip)上的CMOS的數(shù)量增加、以及所致的短信道效應(yīng)所致的漏電流(leak current)增大這兩個(gè)。其中，漏電流的增大會(huì)導(dǎo)致供給電壓的增大。因此，對(duì)于各CMOS，必須抑制漏電流，使動(dòng)作電壓(operating voltage)降低。作為表示CMOS的開關(guān)特性的指標(biāo)，使用亞閾值(subthreshold) (mV/位)。亞閾值相當(dāng)于用來(lái)使MOSFET成為ON(導(dǎo)通)狀態(tài)的最低驅(qū)動(dòng)電壓?，F(xiàn)有的MOSFET的開關(guān)特性是基于電子及正孔(載流子)的擴(kuò)散現(xiàn)象。因此，現(xiàn)有的MOSFET中，亞閾值斜率的理論上的最小值為60mV/位，未能實(shí)現(xiàn)表示比它還小的亞閾值的開關(guān)特性。作為超過(guò)此物理上的理論極限而在更小的亞閾值下動(dòng)作的開關(guān)元件，報(bào)告了隧道 FET (以下，稱為 “TFET (Tunnel Field Effect Transistor，隧道場(chǎng)效應(yīng)晶體管)”)(例如， 參照非專利文獻(xiàn)1、2)。TFET不帶來(lái)短信道效應(yīng)，且可在低電壓下實(shí)現(xiàn)高0N/0FF (導(dǎo)通/斷開)比，因此被認(rèn)為是下一代開關(guān)元件有力的候補(bǔ)。近年來(lái)，報(bào)告了使用納米線的TFET(例如，參照專利文獻(xiàn)1 4)。專利文獻(xiàn)1中記載著具有包含η型摻雜區(qū)域(源極/漏極區(qū)域)、非摻雜區(qū)域(信道區(qū)域)及P型摻雜區(qū)域(漏極/源極區(qū)域)的納米線的TFET。在非摻雜區(qū)域(信道區(qū)域)上形成著柵極介電層(gate dielectric layer)，柵極電極配置在柵極介電層上。該 TFET可通過(guò)如下方式制作在納米線的第一區(qū)域內(nèi)摻雜η型摻雜劑而形成源極/漏極區(qū)域，在第二區(qū)域內(nèi)摻雜P型摻雜劑而形成漏極/源極區(qū)域。專利文獻(xiàn)2 4中記載著具有包含η型摻雜區(qū)域(源極/漏極區(qū)域)、非摻雜/低摻雜區(qū)域(信道區(qū)域)及P型摻雜區(qū)域(漏極/源極區(qū)域)的納米線的TFET。在非摻雜 /低摻雜區(qū)域(信道區(qū)域)上形成著柵極介電層，柵極電極配置在柵極介電層上。該TFET 中，在源極區(qū)域與信道區(qū)域的接合界面產(chǎn)生隧道現(xiàn)象。該TFET可通過(guò)如下方式制作在使用置于基板表面的金屬催化劑而使納米線生長(zhǎng)之后，摻雜η型或ρ型摻雜劑，從而形成源極區(qū)域、信道區(qū)域及漏極區(qū)域。
現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)1 美國(guó)專利申請(qǐng)公開第2005/0274992號(hào)專利文獻(xiàn)2 日本專利特開2008-72104號(hào)公報(bào)專利文獻(xiàn)3 日本專利特開2008-103702號(hào)公報(bào)專利文獻(xiàn)4 日本專利特開2008-252086號(hào)公報(bào)非專利文獻(xiàn) 1 =Bhuwalka, K. K.，Schulze, J. and Eisele, I.，“ Scaling the vertical tunnel FET with tunnel bandgap modulation and gate workfunction engineering" , IEEE transactions on electron devices, Vol. 52, No. 5, May(2005), pp. 909-917.非專利文獻(xiàn) 2 Bhuwa lka, K. K.，Schulze, J. and Eisele, I.，"A simulation approach to optimize the electrical parameters of a vertical tunnel FET〃 , IEEE transactions on electron devices, Vol. 52, No. 7,July(2005), pp.1541-1547.

發(fā)明內(nèi)容
發(fā)明需要解決的問(wèn)題然而，專利文獻(xiàn)1的技術(shù)具有無(wú)法導(dǎo)入新材料這一缺點(diǎn)。另外，專利文獻(xiàn)2 4的技術(shù)中，納米線的制作工序存在問(wèn)題。這些技術(shù)中，因?yàn)槭峭ㄟ^(guò)使用了金屬催化劑的氣相-液相-固相機(jī)制來(lái)制作納米線，所以無(wú)法預(yù)防來(lái)自金屬催化劑的影響。這些技術(shù)中，對(duì)TFET的各區(qū)域的導(dǎo)電型與雜質(zhì)濃度進(jìn)行了指定，但因金屬催化劑會(huì)以雜質(zhì)的形式摻進(jìn)，因此實(shí)際上不可能制作出具有指定結(jié)構(gòu)的納米線。另外，這些技術(shù)中，采用了在產(chǎn)生隧道現(xiàn)象的異型區(qū)域(hetero section)對(duì)第一半導(dǎo)體及第二半導(dǎo)體使用各不相同的材料的技術(shù)。例如，在由IV族半導(dǎo)體構(gòu)成的納米線上制作由III-V族化合物半導(dǎo)體構(gòu)成的納米線的情況下，IV族半導(dǎo)體為無(wú)極性晶體結(jié)構(gòu)，III-V族化合物半導(dǎo)體為極性晶體結(jié)構(gòu)，因此生長(zhǎng)方向向多個(gè)方向發(fā)散。若采用如上所述對(duì)第一半導(dǎo)體及第二半導(dǎo)體使用各不相同的材料的技術(shù)，那么納米線的生長(zhǎng)方向向多個(gè)方向發(fā)散，但專利文獻(xiàn)2 4 中并未公開解決此問(wèn)題的技術(shù)。本發(fā)明是鑒于上述問(wèn)題而完成，其目的在于提供一種可在較小的亞閾值(小于等于60mV/位)下動(dòng)作且可容易地制造的TFET及其制造方法。解決問(wèn)題的技術(shù)方案本發(fā)明者發(fā)現(xiàn)，通過(guò)在IV族半導(dǎo)體基板的(111)面上制作由III-V族化合物半導(dǎo)體構(gòu)成的納米線，并使用所獲得的半導(dǎo)體結(jié)構(gòu)物來(lái)制作TFET，可以解決上述問(wèn)題，進(jìn)而經(jīng)過(guò)研究后完成了本發(fā)明。S卩，本發(fā)明的第一發(fā)明涉及以下的隧道場(chǎng)效應(yīng)晶體管(TFET)及開關(guān)元件。[1] 一種隧道場(chǎng)效應(yīng)晶體管，包含IV族半導(dǎo)體基板，具有(111)面，且摻雜為第一導(dǎo)電型；III-V族化合物半導(dǎo)體納米線，配置在所述IV族半導(dǎo)體基板的(111)面上，且包含連接于所述IV族半導(dǎo)體基板的(111)面的第一區(qū)域、及摻雜為與所述第一導(dǎo)電型不同的第二導(dǎo)電型的第二區(qū)域；源極電極或漏極電極，不與所述III-V族化合物半導(dǎo)體納米線接觸，且連接于所述IV族半導(dǎo)體基板；漏極電極或源極電極，連接于所述III-V族化合物半導(dǎo)體納米線的第二區(qū)域；及柵極電極，使電場(chǎng)作用于所述IV族半導(dǎo)體基板的(111)面與所述III-V族化合物半導(dǎo)體納米線的界面。[2] 一種隧道場(chǎng)效應(yīng)晶體管，包含IV族半導(dǎo)體基板，包含具有(111)面的第一區(qū)域、及摻雜為第一導(dǎo)電型的第二區(qū)域；III-V族化合物半導(dǎo)體納米線，配置在所述IV族半導(dǎo)體基板的第一區(qū)域的(111)面上，且未經(jīng)摻雜，或者摻雜為與所述第一導(dǎo)電型不同的第二導(dǎo)電型；源極電極或漏極電極，連接于所述III-V族化合物半導(dǎo)體納米線；漏極電極或源極電極，不與所述III-V族化合物半導(dǎo)體納米線接觸，且連接于所述IV族半導(dǎo)體基板的第二區(qū)域；及柵極電極，使電場(chǎng)作用于所述III-V族化合物半導(dǎo)體納米線與所述IV族半導(dǎo)體基板的(111)面的界面。[3]根據(jù)[1]或[2]所述的隧道場(chǎng)效應(yīng)晶體管，其中所述IV族半導(dǎo)體為硅或鍺，所述 III-V 族化合物半導(dǎo)體為 InAsJnP、GaAs、GaNJnSb、GaSb、AlSb、AlGaAsJnGaAsJnGaN、 AlGaN, GaNAs, InAsSb, GaAsSb, InGaSb, AllnSb、InGaAlN, AlInGaP, InGaAsP, GalnAsN、 InGaAlSb, InGaAsSb或AlInGaPSb，所述III-V族化合物半導(dǎo)體納米線的長(zhǎng)軸與于所述IV 族半導(dǎo)體基板的(111)面垂直。[4]根據(jù)[1]至[3]中任一項(xiàng)所述的隧道場(chǎng)效應(yīng)晶體管，還包含配置在所述III-V 族化合物半導(dǎo)體納米線的側(cè)面的柵極介電膜，所述柵極電極配置在所述柵極介電膜上。[5]根據(jù)[1]至W]中任一項(xiàng)所述的隧道場(chǎng)效應(yīng)晶體管，其中所述IV族半導(dǎo)體基板的(111)面與所述III-V族化合物半導(dǎo)體納米線的界面上無(wú)位錯(cuò)且無(wú)缺陷。[6] 一種開關(guān)元件，其包含[1]至[5]中任一項(xiàng)所述的隧道場(chǎng)效應(yīng)晶體管。另外，本發(fā)明的第二發(fā)明涉及以下的隧道場(chǎng)效應(yīng)晶體管(TFET)的制造方法。[7] 一種隧道場(chǎng)效應(yīng)晶體管的制造方法，用于制造包含IV族半導(dǎo)體基板及III-V 族化合物半導(dǎo)體納米線的隧道場(chǎng)效應(yīng)晶體管，該方法包括如下步驟準(zhǔn)備基板，該基板包含具有(111)面的IV族半導(dǎo)體基板、及被覆所述(111)面且具有開口部的絕緣膜；對(duì)所述基板進(jìn)行低溫?zé)崽幚?，使所述開口部?jī)?nèi)露出的所述(111)面為(111) 1X1面；在低溫條件下對(duì)所述基板供給III族原料或V族原料，將所述開口部?jī)?nèi)露出的所述(111)面轉(zhuǎn)換為(111) A面或(Ill)B面；使III-V族化合物半導(dǎo)體納米線從所述開口部?jī)?nèi)露出的所述(111)面生長(zhǎng)；形成柵極電極；及以不與所述III-V族化合物半導(dǎo)體納米線接觸的方式在所述IV族半導(dǎo)體基板上形成源極電極或漏極電極，且在所述III-V族化合物半導(dǎo)體納米線上形成漏極電極或源極電極。[8]根據(jù)[7]所述的制造方法，還包括如下步驟在對(duì)所述基板進(jìn)行低溫?zé)崽幚淼牟襟E之前，通過(guò)對(duì)所述基板進(jìn)行高溫?zé)崽幚?，將形成在所述IV族半導(dǎo)體基板的表面的自然氧化膜去除。[9]根據(jù)[7]或[8]所述的制造方法，還包括如下步驟通過(guò)對(duì)轉(zhuǎn)換為所述(111) A面或所述(Ill)B面的(111)1X1面交替供給V族原料與III族原料，形成III-V族化合物半導(dǎo)體的薄膜。[10]根據(jù)[7]至[9]中任一項(xiàng)所述的制造方法，其依序或同時(shí)進(jìn)行使所述(111) 面為(111)1X1面的步驟、與將所述(111)面轉(zhuǎn)換為所述(Ill)A面或(Ill)B面的步驟。[11]根據(jù)[7]至[10]中任一項(xiàng)所述的制造方法，其中所述IV族半導(dǎo)體為硅或鍺；所述III族原料是包含硼、鋁、鎵、銦或鈦的氣體；所述V族原料是包含氮、磷、砷、銻或鉍的氣體；所述 III-V 化合物半導(dǎo)體為 InAs, InP、GaAs, GaN, InSb, GaSb, AlSb, AlGaAs,InGaAs,InGaN,AlGaN,GaNAs,InAsSb,GaAsSb,InGaSb,AlInSb,InGaAlN,AlInGaP,InGaAsP, GaInAsN, InGaAlSb, hGaAsSb 或 AUnGaPSb。[12]根據(jù)[7]至[11]中任一項(xiàng)所述的制造方法，其中被覆所述(111)面的絕緣膜是所述IV族半導(dǎo)體基板的表面的熱氧化膜。發(fā)明的效果根據(jù)本發(fā)明，可容易地制造能夠在較小的亞閾值(小于等于60mV/位)下動(dòng)作的 TFET(開關(guān)元件)。通過(guò)使用本發(fā)明的TFET，可一面抑制半導(dǎo)體微處理器及高集成電路的耗電量的增大，一面提高半導(dǎo)體微處理器及高集成電路的集成度及性能。


圖1是當(dāng)使基板溫度上升時(shí)、及使基板溫度從高溫下降時(shí)所產(chǎn)生的硅表面的重建結(jié)構(gòu)(表面原子的排列周期發(fā)生變化的現(xiàn)象)的分類圖。圖2A是表示(111)面的示意圖。圖2B是表示(111)1X1面的示意圖。圖3A是硅基板及GaAs納米線的剖面照片。圖是圖3A中由虛線包圍的區(qū)域的放大照片。圖3C是圖:3B中由虛線包圍的區(qū)域的傅立葉變換圖。圖4是表示實(shí)施方式1的TFET的結(jié)構(gòu)的剖面圖。圖5是表示實(shí)施方式1的TFET的制造工序的示意圖。圖6是實(shí)施方式1的TFET的能帶結(jié)構(gòu)示意圖。圖7是表示實(shí)施方式2的TFET的結(jié)構(gòu)的剖面圖。圖8是實(shí)施方式2的TFET的能帶結(jié)構(gòu)示意圖。圖9是表示實(shí)施方式3的TFET的結(jié)構(gòu)的剖面圖。圖10是表示實(shí)施方式3的TFET的制造工序的示意圖。圖11是實(shí)施方式3的TFET的能帶結(jié)構(gòu)示意圖。圖12是表示實(shí)施方式4的TFET的結(jié)構(gòu)的剖面圖。圖13是實(shí)施方式4的TFET的能帶結(jié)構(gòu)示意圖。圖14是表示實(shí)施方式5的TFET的結(jié)構(gòu)的剖面圖。圖15是表示實(shí)施方式5的TFET的制造工序的示意圖。圖16是周期性地排列著GaAs納米線的硅基板的掃描式電子顯微鏡照片。圖17是表示測(cè)定電流電壓特性時(shí)所使用的設(shè)備的結(jié)構(gòu)的剖面圖。圖18A是表示形成在η型硅基板上的InAs納米線的電流電壓曲線的圖表。圖18Β 是η型硅及InAs納米線的能帶結(jié)構(gòu)示意圖。圖19Α是表示形成在η型硅基板上的GaAs納米線的電流電壓曲線的圖表。圖19Β 是η型硅及GaAs納米線的能帶結(jié)構(gòu)示意圖。圖20Α是表示仿真時(shí)使用的本發(fā)明的TFET的結(jié)構(gòu)的剖面圖。圖20Β是表示通過(guò)仿真而獲得的TFET的電特性的圖表。圖21是表示實(shí)施例2中制作的TFET的結(jié)構(gòu)的剖面圖。圖22是表示實(shí)施例2中制作的TFET的電特性的圖表。符號(hào)的說(shuō)明100、200、300、400、500、700、800 =TFET
110、310、510、710、810 :p 型硅基板120、820:絕緣膜130、220、320、420、620、720、830 :III_V 族化合物半導(dǎo)體納米線132、222、722 :III_V族化合物半導(dǎo)體納米線的第一區(qū)域134,224,724 III-V族化合物半導(dǎo)體納米線的第二區(qū)域140、330、730、840 柵極介電膜150、630、860 絕緣保護(hù)膜160,340,870 源極電極170,350,880 漏極電極180、360、740、850 柵極電極210,410,610 :n 型硅基板312 :p型硅基板的第一區(qū)域313,413 :(111) M314 :p型硅基板的第二區(qū)域412 :n型硅基板的第一區(qū)域414 :n型硅基板的第二區(qū)域512 硅層832 =InAs納米線的第一區(qū)域8；34 =InAs納米線的第二區(qū)域640:第一電極650:第二電極
具體實(shí)施例方式1.本發(fā)明的隧道場(chǎng)效應(yīng)晶體管本發(fā)明的隧道場(chǎng)效應(yīng)晶體管(TFET)包含IV族半導(dǎo)體基板、III-V族化合物半導(dǎo)體納米線、源極電極、漏極電極及柵極電極。也可在一個(gè)IV族半導(dǎo)體基板上形成多個(gè)TFET。 本發(fā)明的TFET的特征在于IV族半導(dǎo)體基板的(111)面及III-V族化合物半導(dǎo)體納米線形成接合界面。本發(fā)明的TFET中，在該接合界面上產(chǎn)生隧道現(xiàn)象。IV族半導(dǎo)體基板為硅基板或鍺基板等具有由IV族半導(dǎo)體構(gòu)成的(111)面的基板。 IV族半導(dǎo)體基板例如為硅(111)基板或硅(100)基板。在IV族半導(dǎo)體基板為硅(100)基板的情況下，除(100)面之外還形成著(111)面(參照實(shí)施方式3、4)。另外，IV族半導(dǎo)體基板也可以是具有端面為(111)面的IV族半導(dǎo)體層的IV族半導(dǎo)體基板(參照實(shí)施方式5)。IV族半導(dǎo)體基板可摻雜為η型或ρ型。此時(shí)，既可以是基板整體摻雜，也可以是僅基板的一部分摻雜。另外，也可以在IV族半導(dǎo)體基板的表面形成絕緣膜。絕緣膜可例如包括氧化硅膜、氮化硅膜。III-V族化合物半導(dǎo)體納米線是由III-V族化合物半導(dǎo)體構(gòu)成的直徑為2 lOOnm、長(zhǎng)度為50nm IOym的結(jié)構(gòu)體。III-V族化合物半導(dǎo)體納米線是以其長(zhǎng)軸與(111) 面垂直的方式配置在IV族半導(dǎo)體基板的(111)面上。III-V族化合物半導(dǎo)體可以是由兩種元素構(gòu)成的半導(dǎo)體、由三種元素構(gòu)成的半導(dǎo)體、由四種元素構(gòu)成的半導(dǎo)體、由四種以上的元素構(gòu)成的半導(dǎo)體之中的任一個(gè)。作為由兩種元素構(gòu)成的III-V族化合物半導(dǎo)體，可例如包括InAsJnP、GaAs、GaN、InSb、fe^b及ABb。作為由三種元素構(gòu)成的III-V族化合物半導(dǎo)體， 可例如包括 AlGaAs、InGaAs、InGaN,AIGaN,GaNAs、InAsSb、GaAsSb、InGaSb 及 AUnSb。作為由四種以上的元素構(gòu)成的III-V族化合物半導(dǎo)體，可例如包括InGaAlN、AlInGaP、InGaAsP、 GaInAsN, InGaAl Sb, InGaAs Sb及AlInGaPSb。III-V族化合物半導(dǎo)體納米線可摻雜為η 型或P型。此時(shí)，既可以是納米線整體摻雜，也可以是僅納米線的一部分摻雜。源極電極連接于本發(fā)明的TFET的源極區(qū)域，漏極電極連接于本發(fā)明的TFET的漏極區(qū)域。源極電極及漏極電極例如為Ti/Au合金膜或Ge/Au/Ni/Au合金膜等。源極電極及漏極電極的位置根據(jù)本發(fā)明的TFET的結(jié)構(gòu)而變化。例如，在IV族半導(dǎo)體基板作為源極區(qū)域而發(fā)揮功能、III-V族化合物半導(dǎo)體納米線的第一區(qū)域(與IV族半導(dǎo)體基板的(111)面接合)作為信道區(qū)域而發(fā)揮功能、III-V族化合物半導(dǎo)體納米線的第二區(qū)域(除第一區(qū)域以外的區(qū)域)作為漏極區(qū)域而發(fā)揮功能的情況下，源極電極配置在IV族半導(dǎo)體基板上，漏極電極配置在III-V族化合物半導(dǎo)體納米線的第二區(qū)域上(參照實(shí)施方式1、2)。另一方面，在III-V族化合物半導(dǎo)體納米線作為源極區(qū)域而發(fā)揮功能、IV族半導(dǎo)體基板的第一區(qū)域(與III-V族化合物半導(dǎo)體納米線接合)作為信道區(qū)域而發(fā)揮功能、IV族半導(dǎo)體基板的第二區(qū)域(除第一區(qū)域以外的區(qū)域)作為漏極區(qū)域而發(fā)揮功能的情況下，源極電極配置在 III-V族化合物半導(dǎo)體納米線上，漏極電極配置在IV族半導(dǎo)體基板的第二區(qū)域上(參照實(shí)施方式3、4)。柵極電極可使電場(chǎng)作用于IV族半導(dǎo)體基板與III-V族化合物半導(dǎo)體納米線的接合界面。通常，在信道區(qū)域(IV族半導(dǎo)體基板或III-V族化合物半導(dǎo)體納米線)上配置柵極介電膜，柵極電極配置在所述柵極介電膜上。本發(fā)明的TFET中，優(yōu)選為IV族半導(dǎo)體基板的(111)面與III-V族化合物半導(dǎo)體納米線的接合界面上無(wú)位錯(cuò)且無(wú)缺陷，但也可包含少量的位錯(cuò)或缺陷。具體而言，所述接合界面上的錯(cuò)配位錯(cuò)(misfit dislocation)的周期只要大于根據(jù)所述IV族半導(dǎo)體與所述 III-V族化合物半導(dǎo)體的晶格失配(lattice mismatch)計(jì)算出的錯(cuò)配位錯(cuò)的周期即可。另外，所述接合界面上的貫穿位錯(cuò)(threadingdislocation)的密度只要在0 IOltl個(gè)/cm2的范圍內(nèi)即可。通過(guò)利用下述的本發(fā)明的TFET的制造方法來(lái)制造本發(fā)明的TFET，可制造出具有基本上無(wú)位錯(cuò)且無(wú)缺陷的接合界面的本發(fā)明的TFET。本發(fā)明的TFET中，IV族半導(dǎo)體基板的(111)面與III-V族化合物半導(dǎo)體納米線的接合界面作為隧道層而發(fā)揮功能。如實(shí)施方式所示，本發(fā)明的TFET中，通過(guò)對(duì)柵極電極施加正或負(fù)偏壓，使源極區(qū)域(IV族半導(dǎo)體基板或III-V族化合物半導(dǎo)體納米線)內(nèi)的載流子因隧道現(xiàn)象而移動(dòng)到信道區(qū)域(III-V族化合物半導(dǎo)體納米線或IV族半導(dǎo)體基板)內(nèi) (成為ON狀態(tài))。此動(dòng)作相當(dāng)于CMOS開關(guān)的η型或ρ型MOSFET的開關(guān)動(dòng)作。因?yàn)榻雍辖缑娴哪苷?energybarrier)高度根據(jù)構(gòu)成III-V族化合物半導(dǎo)體納米線的III-V族化合物半導(dǎo)體的種類而變化，所以可通過(guò)改變III-V族化合物半導(dǎo)體的種類，來(lái)任意控制ON狀態(tài)所必需的供給電壓。本發(fā)明的TFET可通過(guò)利用IV族半導(dǎo)體基板與III-V族化合物半導(dǎo)體納米線的接合界面上產(chǎn)生的電勢(shì)，而在小于等于60mV/位的亞閾值下動(dòng)作(參照實(shí)施例)。通過(guò)將本發(fā)明的TFET用作開關(guān)元件，可削減半導(dǎo)體設(shè)備的消耗電力。其結(jié)果為，還可實(shí)現(xiàn)節(jié)能及環(huán)境
9負(fù)荷減輕。2.本發(fā)明的TFET的制造方法本發(fā)明的TFET的制造方法包括1)第一步驟，準(zhǔn)備基板；幻第二步驟，使III-V族化合物半導(dǎo)體納米線生長(zhǎng)；幻第三步驟，形成柵極電極；及4)第四步驟，形成源極電極及漏極電極。本發(fā)明的TFET的制造方法的主要特征在于不使用催化劑，在IV族半導(dǎo)體基板的(111)面上形成III-V族化合物半導(dǎo)體納米線(第一步驟、第二步驟)。柵極電極的形成(第三步驟)、以及源極電極及漏極電極的形成(第四步驟)可適當(dāng)應(yīng)用現(xiàn)有的技術(shù)來(lái)進(jìn)行。1)基板的準(zhǔn)備第一步驟中，準(zhǔn)備基板，該基板包含具有(111)面的IV族半導(dǎo)體基板、及被覆所述 (111)面的一部分的絕緣膜。IV族半導(dǎo)體基板只要具有(111)面即可，其種類無(wú)特別限定， 例如為η型硅(111)基板或P型硅(111)基板。在IV族半導(dǎo)體基板為不具有(111)面的基板(硅(100)基板等)的情況下，優(yōu)選通過(guò)各向異性蝕刻(anisotropy etching)使(111) 面露出(參照實(shí)施方式3、4)。另外，IV族半導(dǎo)體基板也可為具有其端面為(111)面的IV 族半導(dǎo)體層的IV族半導(dǎo)體基板(參照實(shí)施方式5)。IV族半導(dǎo)體基板的(111)面由具有開口部的絕緣膜被覆。被覆(111)面的絕緣膜的材料只要為無(wú)機(jī)絕緣材料，則無(wú)特別限定。作為無(wú)機(jī)絕緣材料，可列舉氧化硅、氮化硅等。 被覆(111)面的絕緣膜的厚度并無(wú)特別限定，例如為20nm左右即可。氧化硅膜例如可通過(guò)對(duì)硅基板進(jìn)行熱氧化而形成。當(dāng)然，絕緣膜也可通過(guò)濺射法等一般的薄膜形成法而形成。在被覆IV族半導(dǎo)體基板的(111)面的絕緣膜上，形成著一個(gè)或兩個(gè)以上用來(lái)供 III-V族化合物半導(dǎo)體納米線生長(zhǎng)的開口部。開口部可通過(guò)使用電子束光刻技術(shù)(electron beam lithography)、或光刻技術(shù)、納米壓印光刻技術(shù)(nanoimprint lithography)等微細(xì)圖案加工技術(shù)而形成。IV族半導(dǎo)體基板的(111)面通過(guò)開口部而露出在外部。開口部的形狀并無(wú)特別限定，可任意決定。開口部的形狀可例如為三角形、四角形、六角形及圓形。開口部的直徑例如為2 IOOnm左右即可。若開口部的直徑過(guò)大，則IV族半導(dǎo)體基板的(111) 面與III-V族化合物半導(dǎo)體納米線的接合界面上可能形成大量位錯(cuò)或缺陷。在將多個(gè)開口部周期性地排列于一個(gè)IV族半導(dǎo)體基板上的情況下，開口部的間隔為IOnm 數(shù)μ m左右即可。通常，IV族半導(dǎo)體基板的表面上形成著自然氧化膜。因?yàn)樵撟匀谎趸ぷ璧K III-V族化合物半導(dǎo)體納米線的生長(zhǎng)，所以優(yōu)選將其去除。因此，優(yōu)選為，在覆蓋IV半導(dǎo)體基板的(111)面的絕緣膜上設(shè)置開口部之后，通過(guò)進(jìn)行高溫?zé)崽幚?，將形成在IV半導(dǎo)體基板的表面(在開口部?jī)?nèi)露出的(111)面)上的自然氧化膜去除。高溫?zé)崽幚碓诶鐨錃饣虻獨(dú)?、氬氣等惰性氣體環(huán)境中以約900°c的條件下進(jìn)行熱處理即可。通過(guò)進(jìn)行這樣的高溫?zé)崽幚?，可將被覆通過(guò)開口部露出的(111)面的自然氧化膜去除，并且可從IV族半導(dǎo)體與自然氧化膜的界面的晶體結(jié)構(gòu)中去除氧原子。III族原子或V族原子代替氧原子而吸附在該已去除氧原子的部位(下文敘述)。高溫?zé)崽幚砗蟮?111)面是以1X1結(jié)構(gòu)構(gòu)成。然而，如果直接使基板的溫度下降， 則像圖1所示的分類(化合物半導(dǎo)體生長(zhǎng)溫度范圍)那樣，有不規(guī)則的原子排列形成在基板表面。然而，若使溫度進(jìn)一步下降到400°C左右，則基板表面再次恢復(fù)為1 X 1結(jié)構(gòu)。因此， 本發(fā)明的制造方法中，在高溫?zé)崽幚砗螅瑫菏够鍦囟认陆档降蜏?約400°C左右)。此處， 所謂“低溫”是指比化合物半導(dǎo)體納米線生長(zhǎng)時(shí)所必需的溫度低的溫度。通過(guò)像這樣使基板溫度下降，可將IV族半導(dǎo)體基板的(111)2X1面轉(zhuǎn)換為(111)1X1面。所謂“(111)2X1 面”是指如圖2A所示、構(gòu)成原子排列的最小單位成為2原子間隔Xl原子間隔的面。另一方面，所謂“(111) IX 1面”是指如圖2B所示、構(gòu)成原子排列的最小單位成為1原子間隔X 1 原子間隔的面。如下所述，IV族半導(dǎo)體基板的(111)1X1面通過(guò)III族元素或V族元素而轉(zhuǎn)換為 (Ill)A面或(Ill)B面。此處，所謂“(lll)A面”是指表面配置著III族元素的面。另外， 所謂“(Ill)B面”是指表面配置著V族元素的面。通過(guò)將IV族半導(dǎo)體基板的(111)1X1面轉(zhuǎn)換為(Ill)A面或(Ill)B面，使III-V 族化合物半導(dǎo)體容易從這個(gè)面生長(zhǎng)。III-V族化合物半導(dǎo)體的(Ill)A面或(Ill)B面是以 (111)2X2面、即最小單位為2原子間隔X2原子間隔的周期構(gòu)成的結(jié)構(gòu)。因此，如果在IV 族半導(dǎo)體基板的表面上以比2原子間隔X2原子間隔小的最小單位來(lái)配置著III族元素或 V族元素，那么該表面上III-V族化合物半導(dǎo)體容易生長(zhǎng)。另一方面，報(bào)告了如下內(nèi)容通過(guò)對(duì)硅基板進(jìn)行熱處理而容易生成的(111)面的穩(wěn)定結(jié)構(gòu)為(111)7X7 面(Surf. Sci. Vol. 164, (1985) ,p. 367-392) 即便將(111)7X7 面轉(zhuǎn)換為(Ill)A面或(Ill)B面，也成為其最小單位是7原子間隔X7原子間隔的排列周期。 這個(gè)最小單位大于III-V族化合物半導(dǎo)體的晶體結(jié)構(gòu)中的排列周期的最小單位。因此，其表面上III-V族化合物半導(dǎo)體不易生長(zhǎng)。用來(lái)使IV族半導(dǎo)體基板的(111)2X1面轉(zhuǎn)換為(111) 1 X 1面的低溫?zé)崽幚碓诩s 350 450°C (例如，約400°C)的溫度下進(jìn)行即可。低溫?zé)崽幚韮?yōu)選在氫氣、氮?dú)狻鍤?、氦氣等惰性氣體環(huán)境下進(jìn)行。通過(guò)低溫?zé)崽幚韺V族半導(dǎo)體基板的(111)2X1面轉(zhuǎn)換為(111)1X1面，并且將 III族原料或V族原料供給到IV半導(dǎo)體基板的表面，從而轉(zhuǎn)換為(Ill)A面或(Ill)B面。 III族原料優(yōu)選為包含硼、鋁、鎵、銦或鈦(也可為有機(jī)金屬化合物)的氣體。III族原料例如為三甲基銦等有機(jī)烷基金屬化合物。V族原料優(yōu)選為包含氮、磷、砷、銻或鉍(也可為有機(jī)金屬化合物)的氣體。V族原料例如為氫化砷(胂，AsH3)。III族原料或ν族原料的供給優(yōu)選在400 500°C下進(jìn)行。將IV族半導(dǎo)體基板的表面轉(zhuǎn)換為(Ill)A面或(Ill)B面的工序既可以在將IV族半導(dǎo)體基板的表面轉(zhuǎn)換為(111)1X1面的工序之后進(jìn)行，也可以與轉(zhuǎn)換為(111)1X1面的工序同時(shí)進(jìn)行。即，也可以一面通過(guò)約400°c的低溫?zé)崽幚韥?lái)將IV族半導(dǎo)體基板的(111) 面轉(zhuǎn)換為(111)1X1面，一面還供給III族原料或V族原料，從而轉(zhuǎn)換為(Ill)A面或(111) B面。如上所述，在以高溫(例如900°C)對(duì)IV族半導(dǎo)體基板進(jìn)行熱處理而去除自然氧化膜時(shí)，可從(111)面上去除氧原子。若在已去除氧原子的狀態(tài)下使其為(111)1X1面，則形成IV族元素之間的鍵斷裂的部分。如圖1所示，經(jīng)過(guò)高溫?zé)崽幚碇蟮?111)面以1X1 結(jié)構(gòu)構(gòu)成，若直接使溫度下降，則有各種不規(guī)則的周期的原子排列形成在表面。通過(guò)進(jìn)一步使溫度下降到400°c左右，(111)面恢復(fù)為1X1結(jié)構(gòu)。已恢復(fù)的1X1結(jié)構(gòu)在熱力學(xué)上不穩(wěn)定，若在此狀態(tài)下供給III族元素或V族元素，則III族原子或V族原子以與最表面的IV 族原子(例如硅原子)置換的方式進(jìn)行表面吸附，從而形成(Ill)A面或(Ill)B面。因此， 可相對(duì)較容易地獲得(Ill)A面或(Ill)B面。2) III-V族化合物半導(dǎo)體納米線的制作第二步驟中，使III-V族化合物半導(dǎo)體納米線從通過(guò)開口部露出的IV族半導(dǎo)體基板的(111)面生長(zhǎng)。此時(shí)，優(yōu)選在III-V族化合物半導(dǎo)體納米線生長(zhǎng)之前，通過(guò)交替原料供給調(diào)變法在IV族半導(dǎo)體基板的(111)面上形成III-V族化合物半導(dǎo)體的薄膜。[交替原料供給調(diào)變法]對(duì)IV族半導(dǎo)體基板交替提供包含III族元素的原料氣體與包含V族元素的原料氣體(以下，稱為“交替原料供給調(diào)變法”)，在通過(guò)絕緣膜的開口部而露出的(Ill)A面或B面上形成III-V族化合物半導(dǎo)體的薄膜。基于該交替原料供給調(diào)變法進(jìn)行的薄膜形成優(yōu)選在比III-V族化合物半導(dǎo)體納米線生長(zhǎng)時(shí)所必需的溫度低的溫度下進(jìn)行。例如，基于交替原料供給調(diào)變法進(jìn)行的薄膜形成可在約40(TC進(jìn)行，或者也可一面從40(TC起升溫一面形成。具體而言，在IV族半導(dǎo)體基板上形成著(Ill)A面的情況下，首先供給包含III族元素的原料氣體，其后，供給包含V族元素的原料氣體。進(jìn)而，交替重復(fù)供給包含III族元素的原料氣體與包含V族元素的原料氣體。另一方面，在IV族半導(dǎo)體基板上形成著(111) B面的情況下，首先供給包含V族元素的原料氣體，其后，供給包含III族元素的原料氣體。 進(jìn)而，交替重復(fù)供給包含V族元素的原料氣體與包含III族元素的原料氣體。包含V族元素的原料氣體的供給時(shí)間及包含III族元素的原料氣體的供給時(shí)間分別為數(shù)秒左右即可。另外，優(yōu)選在包含V族元素的原料氣體的供給與包含III族元素的原料氣體的供給之間，設(shè)置數(shù)秒的間隔(interval)。交替供給包含V族元素的原料氣體與包含III族元素的原料氣體，直到III-V族化合物半導(dǎo)體的薄膜達(dá)到所期望的厚度為止即可。 通過(guò)數(shù)次重復(fù)供給氣體，而形成III-V化合物半導(dǎo)體的薄膜。該交替原料供給調(diào)變法還具有如下補(bǔ)償效果即便在將IV族半導(dǎo)體基板的 (111)1X1面轉(zhuǎn)換為(Ill)A面或(Ill)B面時(shí)存在未能轉(zhuǎn)換的部位，也可再形成(Ill)A面或(Ill)B面。其原因在于，通過(guò)交替原料供給調(diào)變法，IV族元素與III族元素或V族元素
會(huì)鍵合。之后，為了使半導(dǎo)體納米線生長(zhǎng)而提高基板溫度，但通過(guò)交替原料供給調(diào)變法所形成的III-V化合物半導(dǎo)體的薄膜防止吸附在基板上的III族元素或IV族元素因熱而分離。[III-V族化合物半導(dǎo)體納米線的形成]在形成III-V化合物半導(dǎo)體的薄膜之后，使III-V族化合物半導(dǎo)體納米線從IIV 族半導(dǎo)體基板的(111)面穿過(guò)絕緣膜的開口部而生長(zhǎng)。III-V族化合物半導(dǎo)體納米線的生長(zhǎng)可通過(guò)例如有機(jī)金屬化學(xué)氣相外延法(以下，也稱為“MOVPE (Metal Organic Vapor Phase Epitaxy)法”)、或分子束外延法(以下，也稱為 “MBE (Molecular Beam Epitaxy) 法”)等方法進(jìn)行。優(yōu)選為，III-V族化合物半導(dǎo)體納米線的生長(zhǎng)通過(guò)MOVPE法進(jìn)行。利用MOVPE法的半導(dǎo)體納米線的形成可使用通常的MOVPE裝置進(jìn)行。也就是說(shuō)， 只要在規(guī)定的溫度且減壓條件下提供包含III族元素的原料氣體及包含V族元素的原料氣體即可。例如，在形成InAs納米線時(shí)，在約討01下提供包含氫化砷(AsH3)及三甲基銦的氣體即可。另外，在形成GaAs納米線時(shí)，在約750°C下提供包含氫化砷及三甲基鎵的氣體即可。通過(guò)以上的步驟能夠使III-V族化合物半導(dǎo)體納米線以其長(zhǎng)軸與(111)面垂直的方式形成在IV族半導(dǎo)體基板的(111)面上。以這樣的方式所形成的III-V族化合物半導(dǎo)體納米線與IV族半導(dǎo)體基板的(111)面的接合界面上基本上無(wú)位錯(cuò)且無(wú)缺陷。圖3是表示不存在錯(cuò)配位錯(cuò)及貫穿位錯(cuò)的接合界面的照片。此處，表示將絕緣膜的數(shù)值孔徑(numerical aperture)設(shè)為20nm而在硅基板上形成GaAs納米線的例子。圖 3A是硅基板及GaAs納米線的剖面照片(TEM(Transmission Electron Microscope，透射式電子顯微鏡)觀察像)。圖:3B是圖3A中由虛線包圍的區(qū)域的放大像(高分辨率TEM觀察像)。圖3C是圖;3B中由虛線包圍的區(qū)域的傅立葉變換圖。如圖3C所示，硅的(111)面與 GaAs的(-1-11)面的接合面一致且數(shù)量為53個(gè)，接合界面上不存在錯(cuò)配位錯(cuò)。而且，也不存在貫穿位錯(cuò)。硅與GaAs的晶格失配為3.9%，因此，通常以Snm的周期導(dǎo)入錯(cuò)配位錯(cuò)。相對(duì)于此，通過(guò)上述步驟來(lái)制作GaAs納米線，可使錯(cuò)配位錯(cuò)的周期大于根據(jù)晶格失配計(jì)算出的錯(cuò)配位錯(cuò)的周期(8nm)(此情況下為無(wú)限大)。另外，可將接合界面上的貫穿位錯(cuò)的密度設(shè)為0 101°個(gè)/cm2的范圍內(nèi)(此情況下為0個(gè)/cm2)。所形成的III-V族化合物半導(dǎo)體納米線也可進(jìn)一步摻雜為η型或ρ型。例如，在利用MOVPE法形成III-V族化合物半導(dǎo)體納米線的期間供給摻雜氣體或摻雜有機(jī)金屬，由此，可在III-V族化合物半導(dǎo)體納米線中摻雜η型摻雜劑或ρ型摻雜劑。例如，可在利用 MOVPE法形成III-V族化合物半導(dǎo)體納米線的第一區(qū)域之后，同時(shí)供給包含IV族原子的氣體或有機(jī)金屬材料、以及III-V族化合物半導(dǎo)體納米線的材料，由此可形成作為第二區(qū)域的η型III-V族化合物半導(dǎo)體納米線。同樣，在形成III-V族化合物半導(dǎo)體納米線的第一區(qū)域之后，同時(shí)供給包含VI族原子的氣體或有機(jī)金屬材料、以及III-V族化合物半導(dǎo)體納米線的材料，由此可形成作為第二區(qū)域的P型III-V族化合物半導(dǎo)體納米線。除此以外，還可以通過(guò)利用離子注入法將由IV族原子構(gòu)成的離子打入相當(dāng)于第一區(qū)域的III-V族化合物半導(dǎo)體納米線中，由此可形成η型III-V族化合物半導(dǎo)體納米線。同樣，通過(guò)將由VI族原子構(gòu)成的離子打入相當(dāng)于第一區(qū)域的III-V族化合物半導(dǎo)體納米線中，可形成ρ型III-V 族化合物半導(dǎo)體納米線。3)柵極電極的形成第三步驟中，形成柵極電極。通常在本發(fā)明的TFET的信道區(qū)域(III-V族化合物半導(dǎo)體納米線或IV族半導(dǎo)體基板)形成柵極介電膜，并在其上形成柵極電極。形成柵極介電膜的方法并無(wú)特別限定。例如，可使用ALD (Atomic Layer D印osition，原子層沉積)法等來(lái)形成由氧化硅(SiO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)或氧化鋯(ZrO2)構(gòu)成的膜。另外， 形成柵極電極的方法并無(wú)特別限定。例如，可使用光刻法，以光阻膜來(lái)遮掩除電極形成預(yù)定部位以外的區(qū)域，蒸鍍金或鉬、鈦、鉻、鋁、鈀、鉬等金屬或多晶硅等半導(dǎo)體，去除(剝離)光阻膜。另外，也可在蒸鍍鈦之后，進(jìn)而蒸鍍金而疊層，從而形成雙層結(jié)構(gòu)的電極。4)源極電極及漏極電極的形成第四步驟中，形成源極電極及漏極電極。形成源極電極及漏極電極的方法并無(wú)特別限定。例如，可與柵極電極同樣使用光刻法而形成。另外，也可在形成源極電極及漏極電極之前，形成保護(hù)III-V族化合物半導(dǎo)體納米線、柵極介電膜及柵極電極的絕緣保護(hù)膜。絕緣保護(hù)膜是例如由絕緣樹脂構(gòu)成的膜。通過(guò)以上步驟，可制造本發(fā)明的TFET。本發(fā)明的TFET的制造方法中，因?yàn)椴皇褂媒饘俅呋瘎┒纬蒊II-V族化合物半導(dǎo)體納米線，所以不受金屬污染的影響而能夠以高品質(zhì)的晶體結(jié)構(gòu)來(lái)形成設(shè)備。另外，本發(fā)明的TFET的制造方法中，通過(guò)適當(dāng)選擇IV族半導(dǎo)體及III-V族化合物半導(dǎo)體的種類，無(wú)需使用精密的摻雜技術(shù)，便可制造出具有所期望的特性的TFET。此外，本發(fā)明的TFET的制造方法中，在形成由MGaAs等混晶半導(dǎo)體構(gòu)成的納米線的情況下，僅通過(guò)改變h組成便使接合界面的能帶不連續(xù)性(band discontinuity)顯現(xiàn)出彼此相反的性質(zhì)。因此，通過(guò)利用這種性質(zhì)，僅需使III-V族化合物半導(dǎo)體納米線生長(zhǎng)一次，便可制造出顯現(xiàn)不同開關(guān)特性的 TFET0以下，參照附圖，更詳細(xì)地說(shuō)明本發(fā)明的隧道場(chǎng)效應(yīng)晶體管(TFET)。(實(shí)施方式1)實(shí)施方式1中，表示使用高摻雜為ρ型的硅(111)基板而制作出的本發(fā)明的TFET 的例子。圖4是表示實(shí)施方式1的TFET的結(jié)構(gòu)的剖面圖。如圖4所示，實(shí)施方式1的 TFET100包含高摻雜為ρ型硅基板110、絕緣膜120、III-V族化合物半導(dǎo)體納米線130、柵極介電膜140、絕緣保護(hù)膜150、源極電極160、漏極電極170及柵極電極180。III-V族化合物半導(dǎo)體納米線130由未經(jīng)摻雜的第一區(qū)域132及高摻雜為η型的第二區(qū)域134構(gòu)成。硅基板110是高摻雜為ρ型的硅(111)基板。絕緣膜120是至少被覆ρ型硅基板110的兩個(gè)面中的配置著III-V族化合物半導(dǎo)體納米線130的面((111)面)的絕緣性膜。絕緣膜120是例如膜厚為20nm的氧化硅 (SiO2)膜。在ρ型硅基板110的另一面(未配置III-V族化合物半導(dǎo)體納米線130的面) 上，既可形成絕緣膜120，也可不形成絕緣膜120。因?yàn)棣研凸杌?10與III-V族化合物半導(dǎo)體納米線130、及ρ型硅基板110與源極電極160直接接觸而形成界面，所以該界面上不存在絕緣膜120。III-V族化合物半導(dǎo)體納米線130是例如直徑20nm、長(zhǎng)度300nm的由III-V族化合物半導(dǎo)體構(gòu)成的納米線。III-V族化合物半導(dǎo)體納米線130是以其長(zhǎng)軸與所述(111)面大致垂直的方式而配置在P型硅基板110的(111)面上。III-V族化合物半導(dǎo)體納米線的第一區(qū)域132(本征半導(dǎo)體)比第二區(qū)域134 (η型半導(dǎo)體)更靠近ρ型硅基板110側(cè)(ρ型半導(dǎo)體)。III-V族化合物半導(dǎo)體納米線的第一區(qū)域132和ρ型硅基板110的(111)面形成基本上無(wú)位錯(cuò)且無(wú)缺陷的接合界面。柵極介電膜140是被覆III-V族化合物半導(dǎo)體納米線130的側(cè)面(除兩端面以外的所有面)的絕緣膜。柵極介電膜140例如為鋁酸鉿(HfAlOx)膜等高介電膜。絕緣保護(hù)膜150是被覆III-V族化合物半導(dǎo)體納米線130、柵極介電膜140及柵極電極180的由絕緣樹脂構(gòu)成的膜。源極電極160配置在ρ型硅基板110上，且連接于ρ型硅基板110 (ρ型半導(dǎo)體)。 源極電極160是例如形成在ρ型硅基板110上的Ti/Au合金膜。源極電極160既可配置在 P型硅基板110的兩個(gè)面中的配置著III-V族化合物半導(dǎo)體納米線130的面上，也可配置在硅基板的另一面(未配置III-V族化合物半導(dǎo)體納米線130的面)上。漏極電極170配置在III-V族化合物半導(dǎo)體納米線130及絕緣保護(hù)膜150上，且連接于III-V族化合物半導(dǎo)體納米線的第二區(qū)域134 (η型半導(dǎo)體)。漏極電極170是例如配置在III-V族化合物半導(dǎo)體納米線130及絕緣保護(hù)膜150上的Ti/Au合金膜或Ge/Au/ Ni/Au合金膜。柵極電極180以覆蓋III-V族化合物半導(dǎo)體納米線的第一區(qū)域132周圍的方式而配置在柵極介電膜140上。柵極電極180是例如形成在柵極介電膜140上的Ti/Au合金膜。圖5是表示實(shí)施方式1的TFET100的制造方法的示意圖。以下，參照?qǐng)D5，對(duì)實(shí)施方式1的TFET100的制造方法進(jìn)行說(shuō)明。首先，如圖5A所示，準(zhǔn)備ρ型硅基板110。在該ρ型硅基板110上，通過(guò)熱氧化法而形成由氧化硅(SiO2)構(gòu)成的膜厚20nm的絕緣膜120。其次，如圖5B所示，在ρ型硅基板 110上的絕緣膜120上，使用光刻法等而形成直徑20nm的開口部122。然后，如圖5C所示， 通過(guò)MOVPE法使III-V族化合物半導(dǎo)體納米線130從通過(guò)開口部露出的ρ型硅基板110的 (111)面生長(zhǎng)。此時(shí)，優(yōu)選在III-V族化合物半導(dǎo)體納米線130生長(zhǎng)之前，通過(guò)交替原料供給調(diào)變法在P型硅基板110的(111)面上形成III-V族化合物半導(dǎo)體的薄膜。另外，在形成III-V族化合物半導(dǎo)體納米線130之后，立即對(duì)III-V族化合物半導(dǎo)體納米線的第二區(qū)域134實(shí)施摻雜，而形成未經(jīng)摻雜的第一區(qū)域132及高摻雜為η型的第二區(qū)域134。最后， 如圖5D所示，形成柵極介電膜140、絕緣保護(hù)膜150、源極電極160、漏極電極170及柵極電極 180。實(shí)施方式1的TFET100中，III-V族化合物半導(dǎo)體納米線的第一區(qū)域132與硅基板 110的(111)面的接合面作為隧道層而發(fā)揮功能。如圖6所示，本實(shí)施方式的TFET100中， 通過(guò)對(duì)柵極電極180施加正偏壓，ρ型硅基板110內(nèi)的載流子因隧道現(xiàn)象而移動(dòng)到III-V族化合物半導(dǎo)體納米線130內(nèi)(成為ON狀態(tài))。這個(gè)動(dòng)作相當(dāng)于CMOS開關(guān)的η型MOSFET的開關(guān)動(dòng)作。另外，因?yàn)榻雍辖缑娴哪苷细叨然跇?gòu)成III-V族化合物半導(dǎo)體納米線130的 III-V族化合物半導(dǎo)體的種類而變化，所以通過(guò)改變III-V族化合物半導(dǎo)體的種類，能夠任意控制ON狀態(tài)所需的供給電壓。另外，因?yàn)橛媒^緣保護(hù)膜150被覆III-V族化合物半導(dǎo)體納米線130的周圍，所以還可將多個(gè)TFET100進(jìn)行集成化。(實(shí)施方式2)實(shí)施方式2中，表示使用高摻雜為η型的硅(111)基板而制作的本發(fā)明的TFET的例子。圖7是表示實(shí)施方式2的TFET的結(jié)構(gòu)的剖面圖。對(duì)與實(shí)施方式1的TFET相同的構(gòu)成要素標(biāo)注相同符號(hào)，并省略重復(fù)部分的說(shuō)明。如圖7所示，實(shí)施方式2的TFET200包含高摻雜為η型的硅基板210、絕緣膜120、 III-V族化合物半導(dǎo)體納米線220、柵極介電膜140、絕緣保護(hù)膜150、源極電極160、漏極電極170及柵極電極180。III-V族化合物半導(dǎo)體納米線220包含低摻雜為η型的第一區(qū)域 222及高摻雜為ρ型的第二區(qū)域224。硅基板210是高摻雜為η型的硅(111)基板。III-V族化合物半導(dǎo)體納米線220是例如直徑20nm、長(zhǎng)度300nm的由III-V族化合物半導(dǎo)體構(gòu)成的納米線。III-V族化合物半導(dǎo)體納米線220以其長(zhǎng)軸與所述(111)面大致垂直的方式而配置在η型硅基板210的(111)面上。III-V族化合物半導(dǎo)體納米線的第一區(qū)域222(η型半導(dǎo)體)比第二區(qū)域2Μ(ρ型半導(dǎo)體)更靠近硅基板210側(cè)。III-V族化合物半導(dǎo)體納米線的第一區(qū)域222和η型硅基板210的(111)面形成基本上無(wú)位錯(cuò)且無(wú)缺陷的接合界面。實(shí)施方式2的TFET200可通過(guò)與實(shí)施方式1的TFET100相同的步驟進(jìn)行制作。實(shí)施方式2的TFET200中，III-V族化合物半導(dǎo)體納米線的第一區(qū)域222與η型硅基板210的(111)面的接合面作為隧道層而發(fā)揮功能。如圖8所示，本實(shí)施方式的TFET200 中，通過(guò)對(duì)柵極電極180施加負(fù)偏壓，使η型硅基板210內(nèi)的載流子因隧道現(xiàn)象而移動(dòng)到 III-V族化合物半導(dǎo)體納米線220內(nèi)(成為ON狀態(tài))。這個(gè)動(dòng)作相當(dāng)于CMOS開關(guān)的ρ型 MOSFET的開關(guān)動(dòng)作。另外，因?yàn)榻雍辖缑娴哪苷细叨然跇?gòu)成III-V族化合物半導(dǎo)體納米線220的III-V族化合物半導(dǎo)體的種類而變化，所以通過(guò)改變III-V族化合物半導(dǎo)體的種類，能夠任意控制ON狀態(tài)所需的供給電壓。另外，因?yàn)橛媒^緣保護(hù)膜150被覆III-V族化合物半導(dǎo)體納米線220的周圍，所以還可將多個(gè)TFET200進(jìn)行集成化。(實(shí)施方式3)實(shí)施方式3中，表示使用低摻雜為ρ型的硅(100)基板而制作的本發(fā)明的TFET的例子。圖9是表示實(shí)施方式3的TFET的結(jié)構(gòu)的剖面圖。如圖9所示，實(shí)施方式3的 TFET300包含低摻雜為ρ型的硅基板310、低摻雜為ρ型的III-V族化合物半導(dǎo)體納米線 320、絕緣膜(柵極介電膜)330、源極電極340、漏極電極350及柵極電極360。絕緣膜330 的一部分區(qū)域也作為柵極介電膜而發(fā)揮功能。P型硅基板310包含未經(jīng)摻雜的第一區(qū)域312 及高摻雜為η型的第二區(qū)域314。硅基板310是低摻雜為ρ型的硅(100)基板。在硅基板310的兩個(gè)面中的配置著 III-V族化合物半導(dǎo)體納米線320的面上，以相互鄰接的方式形成著未經(jīng)摻雜的第一區(qū)域 312(本征半導(dǎo)體)及高摻雜為η型的第二區(qū)域314 (η型半導(dǎo)體)。第一區(qū)域312不僅具有 (100)面，還具有(111)面313。III-V族化合物半導(dǎo)體納米線320是例如直徑20nm、長(zhǎng)度300nm的由III-V族化合物半導(dǎo)體構(gòu)成的納米線。III-V族化合物半導(dǎo)體納米線320以其長(zhǎng)軸與所述(111)面大致垂直的方式而配置在硅基板的第一區(qū)域的(111)面313上。III-V族化合物半導(dǎo)體納米線320和硅基板的第一區(qū)域的(111)面313形成基本上無(wú)位錯(cuò)且無(wú)缺陷的接合界面。絕緣膜330至少被覆硅基板的第一區(qū)域312的表面((100)面)的全部及第二區(qū)域314的表面((100)面)的一部分。如上所述，絕緣膜330的一部分區(qū)域作為柵極介電膜而發(fā)揮功能。絕緣膜(柵極介電膜)330例如為鋁酸鉿(HfAlOx)膜等高介電膜。源極電極340配置在硅基板310 (除第一區(qū)域312及第二區(qū)域314以外的區(qū)域) 上的絕緣膜330上，且連接于III-V族化合物半導(dǎo)體納米線320。源極電極340是例如形成在絕緣膜330上的Ti/Au合金膜。漏極電極350配置在硅基板的第二區(qū)域314上，且連接于硅基板的第二區(qū)域314。 漏極電極350是例如配置在硅基板的第二區(qū)域314上的Ti/Au合金膜或Ge/Au/Ni/Au合金膜。柵極電極360配置在硅基板的第一區(qū)域312上的絕緣膜(柵極介電膜)330上。柵極電極360是例如形成在柵極介電膜(絕緣膜)330上的Ti/Au合金膜。圖10是表示實(shí)施方式3的TFET300的制造方法的示意圖。以下，參照?qǐng)D10，對(duì)實(shí)施方式3的TFET300的制造方法進(jìn)行說(shuō)明。首先，如圖IOA所示，準(zhǔn)備硅基板310。在該硅基板310上，形成著未經(jīng)摻雜的第一區(qū)域312及高摻雜為η型的第二區(qū)域314。其次，如圖IOB所示，對(duì)硅基板的第一區(qū)域312 進(jìn)行各向異性蝕刻，使(111)面313露出。另外，通過(guò)熱氧化法在硅基板310的表面上形成由氧化硅(SiO2)構(gòu)成的膜厚20nm的絕緣膜330。在該絕緣膜330上，形成著開口部，以使硅基板的第一區(qū)域的(111)面313露出。然后，如圖IOC所示，通過(guò)MOVPE法使III-V族化合物半導(dǎo)體納米線320從第一區(qū)域的(111)面313通過(guò)開口部而生長(zhǎng)。此時(shí)，優(yōu)選在使 III-V族化合物半導(dǎo)體納米線320生長(zhǎng)之前，通過(guò)交替原料供給調(diào)變法在第一區(qū)域的(111) 面313上形成III-V族化合物半導(dǎo)體的薄膜。最后，如圖IOD所示，形成源極電極340、漏極電極350及柵極電極360。本實(shí)施方式的TFET300中，III-V族化合物半導(dǎo)體納米線320與硅基板的第一區(qū)域的(111)面313的接合面作為隧道層而發(fā)揮功能。如圖11所示，本實(shí)施方式的TFET300 中，通過(guò)對(duì)柵極電極360施加正偏壓，使III-V族化合物半導(dǎo)體納米線320內(nèi)的載流子因隧道現(xiàn)象而移動(dòng)到硅基板的第一區(qū)域312內(nèi)(成為ON狀態(tài))。這個(gè)動(dòng)作相當(dāng)于CMOS開關(guān)的 η型MOSFET的開關(guān)動(dòng)作。另外，因?yàn)榻雍辖缑娴哪苷细叨然跇?gòu)成III-V族化合物半導(dǎo)體納米線320的III-V族化合物半導(dǎo)體的種類而變化，所以通過(guò)改變III-V族化合物半導(dǎo)體的種類，能夠任意控制ON狀態(tài)所需的供給電壓。另外，本實(shí)施方式的TFET300還可以集成在當(dāng)前通常所使用的硅(100)基板上。(實(shí)施方式4)實(shí)施方式4中，表示使用低摻雜為η型的硅(100)基板而制作的本發(fā)明的TFET的例子。圖12是表示實(shí)施方式4的TFET的結(jié)構(gòu)的剖面圖。對(duì)與實(shí)施方式3的TFET相同的構(gòu)成要素標(biāo)注相同符號(hào)，并省略重復(fù)部分的說(shuō)明。如圖12所示，實(shí)施方式4的TFET400包含低摻雜為η型的硅基板410、未經(jīng)摻雜的III-V族化合物半導(dǎo)體納米線420、絕緣膜(柵極介電膜)330、源極電極340、漏極電極 350及柵極電極360。硅基板410包含未經(jīng)摻雜的第一區(qū)域412及高摻雜為ρ型的第二區(qū)域 414。硅基板410是低摻雜為η型的硅(100)基板。在硅基板410的兩個(gè)面中的配置著 III-V族化合物半導(dǎo)體納米線420的面上，以相互鄰接的方式形成著未經(jīng)摻雜的第一區(qū)域 412 (本征半導(dǎo)體)及低摻雜為ρ型的第二區(qū)域414 (ρ型半導(dǎo)體)。第一區(qū)域412不僅具有 (100)面，還具有(111)面413。III-V族化合物半導(dǎo)體納米線420是例如直徑20nm、長(zhǎng)度300nm的由III-V族化合物半導(dǎo)體構(gòu)成的納米線。III-V族化合物半導(dǎo)體納米線420以其長(zhǎng)軸與所述(111)面大致垂直的方式而配置在硅基板的第一區(qū)域的(111)面413上。III-V族化合物半導(dǎo)體納米線420和硅基板的第一區(qū)域的(111)面413形成基本上無(wú)位錯(cuò)且無(wú)缺陷的接合界面。實(shí)施方式4的TFET400可通過(guò)與實(shí)施方式3的TFET300相同的步驟進(jìn)行制作。本實(shí)施方式的TFET400中，III-V族化合物半導(dǎo)體納米線420與硅基板的第一區(qū)域的(111)面413的接合面作為隧道層而發(fā)揮功能。如圖13所示，本實(shí)施方式的TFET400 中，通過(guò)對(duì)柵極電極360施加負(fù)偏壓，使III-V族化合物半導(dǎo)體納米線420內(nèi)的載流子因隧道現(xiàn)象而移動(dòng)到硅基板的第一區(qū)域412內(nèi)(成為ON狀態(tài))。這個(gè)動(dòng)作相當(dāng)于CMOS開關(guān)的 P型MOSFET的開關(guān)動(dòng)作。另外，因?yàn)榻雍辖缑娴哪苷细叨然跇?gòu)成III-V族化合物半導(dǎo)體納米線420的III-V族化合物半導(dǎo)體的種類而變化，所以通過(guò)改變III-V族化合物半導(dǎo)體的種類，能夠任意控制ON狀態(tài)所需的供給電壓。另外，本實(shí)施方式的TFET400還可以集成在當(dāng)前通常所使用的硅(100)基板上。(實(shí)施方式5)實(shí)施方式5中，表示使用絕緣膜的開口部?jī)?nèi)具有硅層的硅基板而制作的本發(fā)明的 TFET的例子。圖14是表示實(shí)施方式5的TFET的結(jié)構(gòu)的剖面圖。對(duì)與實(shí)施方式1的TFET相同的構(gòu)成要素標(biāo)注相同符號(hào)，并省略重復(fù)部位的說(shuō)明。如圖14所示，實(shí)施方式5的TFET500包含高摻雜為ρ型的硅基板510、絕緣膜120、 III-V族化合物半導(dǎo)體納米線130、柵極介電膜140、絕緣保護(hù)膜150、源極電極160、漏極電極170及柵極電極180。硅基板510具有其表面為(111)面的硅層512。III-V族化合物半導(dǎo)體納米線130包含未經(jīng)摻雜的第一區(qū)域132及高摻雜為η型的第二區(qū)域134。硅基板510是高摻雜為ρ型的硅(111)基板。硅基板510中，在絕緣膜120的開口部?jī)?nèi)具有硅層512。硅層512是例如直徑20nm(與開口部的直徑相同)、厚度10nm(小于等于絕緣膜的厚度)的由硅構(gòu)成的薄膜。硅層512與硅基板510同樣地高摻雜為ρ型。另外，硅層512的表面為(111)面。III-V族化合物半導(dǎo)體納米線130是例如直徑20nm、長(zhǎng)度300nm的由III-V族化合物半導(dǎo)體構(gòu)成的納米線。III-V族化合物半導(dǎo)體納米線130配置在ρ型硅基板510的(111) 面上，更具體而言是配置在硅層512的表面((111)面)上。III-V族化合物半導(dǎo)體納米線的第一區(qū)域132(本征半導(dǎo)體)比第二區(qū)域134(η型半導(dǎo)體)更靠近硅基板510側(cè)。III-V 族化合物半導(dǎo)體納米線的第一區(qū)域132和ρ型硅基板510的(111)面(更具體而言，為硅層512的(111)面)形成基本上無(wú)位錯(cuò)且無(wú)缺陷的接合界面。圖15是表示實(shí)施方式5的TFET500的制造方法的示意圖。以下，參照?qǐng)D15，對(duì)實(shí)施方式5的TFET500的制造方法進(jìn)行說(shuō)明。首先，如圖15Α所示，準(zhǔn)備ρ型硅基板510。在該ρ型硅基板510上，通過(guò)熱氧化法而形成著由氧化硅(SiO2)構(gòu)成的膜厚20nm的絕緣膜120。在該絕緣膜120上，形成著直徑20nm的開口部122。其次，如圖15B所示，通過(guò)MOVPE法在通過(guò)開口部而露出的ρ型硅基板510的(111)面上形成高摻雜為ρ型的硅層512。以此種方式形成的硅層512的表面為 (111)面。然后，如圖15C所示，通過(guò)MOVPE法使III-V族化合物半導(dǎo)體納米線130從硅層 512的(111)面生長(zhǎng)。此時(shí)，優(yōu)選在III-V族化合物半導(dǎo)體納米線130生長(zhǎng)之前，通過(guò)交替原料供給調(diào)變法在硅層512的(111)面上形成III-V族化合物半導(dǎo)體的薄膜。另外，在形成III-V族化合物半導(dǎo)體納米線130之后，立即對(duì)III-V族化合物半導(dǎo)體納米線的第二區(qū)域134實(shí)施摻雜，而形成未經(jīng)摻雜的第一區(qū)域132及高摻雜為η型的第二區(qū)域134。最后， 如圖15D所示，形成柵極介電膜140、絕緣保護(hù)膜150、源極電極160、漏極電極170及柵極電極 180。
實(shí)施方式5的TFET500中，III-V族化合物半導(dǎo)體納米線的第一區(qū)域132與ρ型硅基板510的(111)面(更具體而言，為硅層512的(111)面)的接合面作為隧道層而發(fā)揮功能。實(shí)施方式5的TFET500中，在硅基板510與III-V族化合物半導(dǎo)體納米線130的接合界面的部分形成著硅層512。硅層512抑制了硅基板510的表面粗糙度及硅基板510 內(nèi)的雜質(zhì)對(duì)接合界面造成的影響。因此，實(shí)施方式5的TFET500中，接合界面的雜質(zhì)污染得到有效抑制。實(shí)施例以下，參照實(shí)施例，對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明，但本發(fā)明并不受這些實(shí)施例的限定。[實(shí)施例1]實(shí)施例1中，表示對(duì)本發(fā)明的TFET進(jìn)行動(dòng)作仿真的結(jié)果。1. III-V族化合物半導(dǎo)體納米線的制作對(duì)η型硅(111)基板進(jìn)行熱氧化處理，在表面上形成膜厚20nm的氧化硅膜。利用電子束光刻技術(shù)及濕式化學(xué)蝕刻在氧化硅膜上周期性地形成開口部，使硅基板的表面露出。開口部的形狀設(shè)為六角形，開口部的投影面積直徑(projected area diameter)設(shè)為 20nmo將已形成開口部的基板設(shè)置在減壓臥式MOVPE裝置(HR2339，大陽(yáng)日酸株式會(huì)社制造)中。通過(guò)使MOVPE裝置的內(nèi)溫上升到925°C后維持5分鐘，而將形成在硅基板的開口部表面的自然氧化膜去除。然后，使裝置的內(nèi)溫從925°C下降到400°C。將氫化砷與氫氣 (載流子氣體)同時(shí)供應(yīng)。氫化砷的分壓設(shè)為1.3X10_4atm。然后，通過(guò)交替原料供給調(diào)變法在硅基板的開口部形成InAs的薄膜(在制作InAs 納米線的情況下)或GaAs的薄膜(在制作GaAs納米線的情況下)。在這個(gè)工序中，交替供給三甲基銦或三甲基鎵、與氫化砷。具體而言，在形成InAs的薄膜的情況下，將三甲基銦的供給2秒鐘、因供給氫氣產(chǎn)生的間隔1秒鐘、氫化砷的供給2秒鐘、因供給氫氣產(chǎn)生的間隔 1秒鐘的組合作為1個(gè)循環(huán)，以2分鐘重復(fù)20次。三甲基銦的分壓設(shè)為9. 6X KTatm，氫化砷的分壓設(shè)為2. 5 X 10-4atmo在形成GaAs的薄膜的情況下，一面使裝置的內(nèi)溫從400°C上升到750°C，一面將三甲基鎵的供給2秒鐘、因供給氫氣產(chǎn)生的間隔1秒鐘、氫化砷的供給2 秒鐘、因供給氫氣產(chǎn)生的間隔1秒鐘的組合作為1個(gè)循環(huán)，以3分鐘重復(fù)30次。三甲基銦的分壓設(shè)為1. OX l(T6atm，氫化砷的分壓設(shè)為2. 5X l(T4atm。然后，在使裝置的內(nèi)溫上升之后，通過(guò)MOVPE法使InAs納米線或GaAs納米線生長(zhǎng)。具體而言，在形成InAs納米線的情況下，使裝置的內(nèi)溫從400°C上升到之后，將三甲基銦及氫化砷與氫氣同時(shí)供給，使InAs納米線生長(zhǎng)。三甲基銦的分壓設(shè)為4. 9X 10_7atm， 氫化砷的分壓設(shè)為1. 3X 10_4atm。在形成GaAs納米線的情況下，在使裝置的內(nèi)溫從400°C 上升到750°C的期間及達(dá)到750°C之后，立即將三甲基鎵及氫化砷與氫氣同時(shí)供給，使GaAs 納米線生長(zhǎng)。三甲基鎵的分壓設(shè)為2. 5X 10_6atm，氫化砷的分壓設(shè)為1. OX 10_4atm。通過(guò)上述工序，使長(zhǎng)度約1. 0 μ π!的InAs納米線或長(zhǎng)度約200nm的GaAs納米線形成在硅基板表面上。InAs納米線及GaAs納米線的長(zhǎng)軸與硅基板的表面垂直。圖16是周期性地排列著GaAs納米線的硅基板的掃描式電子顯微鏡照片(立體像)。2. III-V族化合物半導(dǎo)體納米線的電流電壓特性的測(cè)定
在已形成III-V族化合物半導(dǎo)體納米線的硅基板上形成絕緣性樹脂 (BCB(benz0CyCl0butene，苯并環(huán)丁烯)樹脂)膜，將硅基板上的納米線埋置在絕緣性樹脂 (BCB樹脂)中。然后，通過(guò)反應(yīng)性離子蝕刻去除絕緣性樹脂膜上側(cè)的一部分，使納米線的前端露出。在露出納米線的區(qū)域，形成可成為歐姆電極的金屬合金膜或金屬多層膜來(lái)作為第一電極。具體而言，在III-V族化合物半導(dǎo)體納米線為InAs納米線的情況下，形成Ti/Au合金膜。另一方面，在III-V族化合物半導(dǎo)體納米線為GaAs納米線的情況下，形成Ge/Au/Ni/ Au多層膜。另外，在硅基板上形成可成為歐姆電極的金屬合金膜或金屬多層膜來(lái)作為第二電極。具體而言，在III-V族化合物半導(dǎo)體納米線為InAs納米線的情況下，形成Ti/Au合金膜。另一方面，在III-V族化合物半導(dǎo)體納米線為n-GaAs納米線的情況下，形成Ge/Au/ Ni/Au多層膜，在為ρ-GaAs納米線的情況下，形成Cr/Au多層膜或ZnAu合金膜。圖17是表示電極形成后的設(shè)備的構(gòu)成的剖面圖。如圖17所示，設(shè)備600包含η 型硅基板610、III-V族化合物半導(dǎo)體納米線620、絕緣性樹脂(絕緣保護(hù)膜)630、第一電極 640及第二電極650。III-V族化合物半導(dǎo)體納米線620形成在η型硅基板610的(111)面上，且與第一電極640連接。另外，η型硅基板610與第二電極650連接。使用通過(guò)上述工序制作出來(lái)的設(shè)備，對(duì)形成在η型硅基板上的III-V族化合物半導(dǎo)體納米線(InAs納米線及GaAs納米線)的電流電壓特性進(jìn)行測(cè)定。圖18Α是表示形成在η型硅基板上的InAs納米線的電流電壓曲線的圖表。根據(jù)該圖表可知，盡管金屬接合條件為歐姆電極條件，但電流電壓曲線仍為肖特基型曲線?？梢哉J(rèn)為其原因在于，在η型硅基板與InAs納米線的接合界面上形成著因能帶不連續(xù)性所致的能障(參照?qǐng)D18Β)。圖18Β是η型硅基板及InAs納米線的能帶結(jié)構(gòu)(band structure)示意圖。根據(jù)該圖可知，在接合界面，傳導(dǎo)帶(conduction band)的偏移值為0. 81eV，價(jià)帶(valence band)的偏移值為0. 06eV。還可知，在ρ型硅的情況下，傳導(dǎo)帶的偏移值為0. 41eV，價(jià)帶的偏移值為0. 31eV。只要傳導(dǎo)帶的偏移值或價(jià)帶的偏移值為0. 01 1. 5eV的范圍內(nèi)，那么包含形成在硅基板上的InAs納米線的設(shè)備便可作為隧道FET而發(fā)揮功能。圖19A是表示形成在η型硅基板上的GaAs納米線的電流電壓曲線的圖表。根據(jù)該圖表可知，盡管金屬接合條件為歐姆電極條件，但電流電壓曲線仍為肖特基型曲線。可以認(rèn)為其原因在于，在η型硅基板與GaAs納米線的接合界面上形成著因能帶不連續(xù)性所致的能障(參照?qǐng)D19Β)。圖19Β是η型硅基板及GaAs納米線的能帶結(jié)構(gòu)示意圖。根據(jù)該圖可知，在接合界面，傳導(dǎo)帶的偏移值為0. 06eV，價(jià)帶的偏移值為0. ^5eV。還了解到，在ρ型硅的情況下，傳導(dǎo)帶的偏移值為0. 58eV，價(jià)帶的偏移值為0. 34eV。只要傳導(dǎo)帶的偏移值或價(jià)帶的偏移值為 0.01 1.5eV的范圍內(nèi)，那么包含形成在硅基板上的GaAs納米線的設(shè)備便可作為隧道FET 而發(fā)揮功能。3.本發(fā)明的TFET的動(dòng)作仿真使用基于三維泊松-薛定諤(Poisson-khrodinger)方程式的設(shè)備仿真，進(jìn)行本發(fā)明的TFET的動(dòng)作仿真。其結(jié)果顯示，在硅-III-V族化合物半導(dǎo)體納米線接合界面上產(chǎn)生隧道現(xiàn)象。圖20A是表示仿真時(shí)使用的本發(fā)明的TFET的結(jié)構(gòu)的剖面圖。該TFET700包含ρ型硅基板710、InAs納米線720、柵極介電膜730、柵極電極740、源極電極(未圖示)及漏極電極(未圖示)。直徑20nm、長(zhǎng)度50nm的InAs納米線720被分為ρ型硅基板710側(cè)的低摻雜為η型的第一區(qū)域722(長(zhǎng)度25nm)、與漏極電極側(cè)(未圖示)的高摻雜為η型的第二區(qū)域724(長(zhǎng)度25nm)。InAs納米線的第一區(qū)域722的載流子濃度設(shè)為1 X 1016cm_3，第二區(qū)域724的載流子濃度設(shè)為1 X 1018cm_3。ρ型硅基板710的載流子濃度設(shè)為1 X 1018cm_3。柵極介電膜是由Al2O3構(gòu)成的膜厚2. 5nm的膜。對(duì)于因硅與InAs納米線的能帶不連續(xù)性所致的能障，參照了圖18A的圖表。圖20B是表示通過(guò)仿真而獲得的TFET的電特性的圖表。根據(jù)該圖表可知，圖18A 所示的TFET顯示出高ON電流、與5mV/位的陡峭的亞閾值特性。另外，還了解到，在將柵極電壓設(shè)為0. 25V的情況下，可實(shí)現(xiàn)5位(105)的0N/0FF比。[實(shí)施例2]實(shí)施例2中，表示制作實(shí)施方式1的TFET的例子。1. TFET 的制作1)基板的準(zhǔn)備對(duì)ρ型硅(111)基板(載流子濃度7X IO18CnT3)進(jìn)行熱氧化處理，在表面上形成膜厚20nm的氧化硅膜。利用電子束光刻技術(shù)及濕式化學(xué)蝕刻在氧化硅膜上周期性地形成開口部，使硅基板的表面露出。開口部的形狀設(shè)為六角形，開口部的投影面積直徑設(shè)為lOOnm。2) InAs納米線的制作將已形成開口部的基板設(shè)置在減壓臥式MOVPE裝置(HR2339，大陽(yáng)日酸株式會(huì)社制造)中。通過(guò)使MOVPE裝置的內(nèi)溫上升到925°C后維持5分鐘，而將形成在硅基板的開口部表面的自然氧化膜去除。然后，使裝置的內(nèi)溫從925°C下降到400°C。將氫化砷與氫氣 (載流子氣體)同時(shí)供給。氫化砷的分壓設(shè)為1.3X10_4atm。然后，通過(guò)交替原料供給調(diào)變法在硅基板的開口部形成InAs的薄膜。具體而言， 將三甲基銦的供給2秒鐘、因供給氫氣產(chǎn)生的間隔1秒鐘、氫化砷的供給2秒鐘、因供給氫氣產(chǎn)生的間隔1秒鐘的組合作為1個(gè)循環(huán)，以2分鐘重復(fù)20次。三甲基銦的分壓設(shè)為 9. 6X l(T7atm，氫化砷的分壓設(shè)為2. 5X l(T4atm。然后，在使裝置的內(nèi)溫上升之后，通過(guò)MOVPE法使InAs納米線生長(zhǎng)到SOOnm的長(zhǎng)度。具體而言，在使裝置的內(nèi)溫從400°C上升到之后，將三甲基銦及氫化砷與氫氣同時(shí)供給，使InAs納米線(第一區(qū)域；載流子濃度2X1017cm_3)生長(zhǎng)到500nm的長(zhǎng)度。然后， 將三甲基銦、氫化砷及單硅烷與氫氣同時(shí)供給，使η型InAs納米線(第二區(qū)域；載流子濃度2X1019cnT3)生長(zhǎng)到300nm的長(zhǎng)度。三甲基銦的分壓設(shè)為4. 9X 10_7atm，氫化砷的分壓設(shè)為1. 3X l(T4atm，單硅烷的分壓設(shè)為7X l(T8atm。3) TFET 的制作在硅基板上及InAs納米線的側(cè)面上形成柵極介電膜，進(jìn)而在其上形成柵極電極。 具體而言，通過(guò)ALD法形成膜厚20nm的Hfa8Ala2O膜(柵極介電膜)。其后，通過(guò)高頻濺射法形成膜厚IOOnm的W膜(柵極電極)。然后，在已形成介電膜的硅基板上形成絕緣樹脂(BCB樹脂)膜，將硅基板上的 InAs納米線埋置在絕緣樹脂中。然后，通過(guò)反應(yīng)性離子蝕刻去除絕緣樹脂上側(cè)的一部分，使 InAs納米線的前端露出。
然后，在露出InAs納米線的面上形成膜厚120nm的Ti (20nm)/Au(IOOnm)多層膜以作為漏極電極。另外，在硅基板上形成膜厚50nm的Ti(20nm)/AU(30nm)多層膜以作為源極電極。圖21是表示制作出來(lái)的本發(fā)明的TFET的構(gòu)成的剖面圖。如圖21所示，該TFET800 包含ρ型硅基板810、氧化硅膜820、InAs納米線830、柵極介電膜(Hfa8Ala2O膜)840、柵極電極(W膜)850、絕緣性樹脂(BCB樹脂)860、源極電極(Ti/Au多層膜)870及漏極電極 (Ti/Au多層膜)880。InAs納米線830被分為ρ型硅基板810側(cè)的第一區(qū)域832與漏極電極880側(cè)的第二區(qū)域834。對(duì)通過(guò)所述工序制作的本發(fā)明的TFET的電特性進(jìn)行測(cè)定。圖22是表示兩個(gè) TFET(設(shè)備A及設(shè)備B)的電特性的圖表。如該圖表所示，設(shè)備A的0N/0FF比為2位，亞閾值特性為13mV/位。另外，設(shè)備B的0N/0FF比為2位，亞閾值特性為IOmV/位。根據(jù)以上的結(jié)果可知，本發(fā)明的TFET可在小于等于60mV/位的較小的亞閾值下動(dòng)作。實(shí)施例1的仿真中，本發(fā)明的TFET的0N/0FF比為5位，但實(shí)施例2的測(cè)定結(jié)果中， 本發(fā)明的TFET的0N/0FF比為2位。認(rèn)為其原因在于，實(shí)施例2中將硅基板與InAs納米線的接合界面的直徑設(shè)得較大為lOOnm，因而使該接合界面上形成錯(cuò)配位錯(cuò)。因此，可以認(rèn)為若通過(guò)例如減小接合界面的直徑等，可形成不存在錯(cuò)配位錯(cuò)的接合界面，則可進(jìn)一步提高本發(fā)明的TFET的0N/0FF比。本申請(qǐng)案基于2009年9月30日申請(qǐng)的特愿2009-227564且主張其優(yōu)先權(quán)。該申請(qǐng)案的說(shuō)明書及附圖中所述的內(nèi)容全部引用在本案說(shuō)明書中。工業(yè)實(shí)用性本發(fā)明的TFET例如適用于形成在半導(dǎo)體微處理器及高集成電路的開關(guān)元件。
權(quán)利要求
1.一種隧道場(chǎng)效應(yīng)晶體管，包含IV族半導(dǎo)體基板，具有(111)面，摻雜為第一導(dǎo)電型；III-V族化合物半導(dǎo)體納米線，配置在所述IV族半導(dǎo)體基板的(111)面上，且包含連接于所述IV族半導(dǎo)體基板的(111)面的第一區(qū)域、及摻雜為與所述第一導(dǎo)電型不同的第二導(dǎo)電型的第二區(qū)域；源極電極或漏極電極，不與所述III-V族化合物半導(dǎo)體納米線接觸，且連接于所述IV 族半導(dǎo)體基板；漏極電極或源極電極，連接于所述III-V族化合物半導(dǎo)體納米線的第二區(qū)域；以及柵極電極，使電場(chǎng)作用于所述IV族半導(dǎo)體基板的(111)面與所述III-V族化合物半導(dǎo)體納米線的界面。
2.根據(jù)權(quán)利要求1所述的隧道場(chǎng)效應(yīng)晶體管，其特征在于 所述IV族半導(dǎo)體為硅或鍺，所述 III-V 族化合物半導(dǎo)體為 InAs、InP, GaAs, GaN、InSb, GaSb, AlSb、AlGaAs, InGaAs,InGaN,AlGaN,GaNAs,InAsSb,GaAsSb,InGaSb,AlInSb,InGaAlN,AlInGaP,InGaAsP, GalnAsN、InGaAlSb, hGaAsSb 或 AUnGaPSb，所述III-V族化合物半導(dǎo)體納米線的長(zhǎng)軸與所述IV族半導(dǎo)體基板的(111)面垂直。
3.根據(jù)權(quán)利要求1所述的隧道場(chǎng)效應(yīng)晶體管，其特征在于還包含配置在所述III-V族化合物半導(dǎo)體納米線的側(cè)面的柵極介電膜， 所述柵極電極配置在所述柵極介電膜上。
4.根據(jù)權(quán)利要求1所述的隧道場(chǎng)效應(yīng)晶體管，其特征在于所述IV族半導(dǎo)體基板的(111)面與所述III-V族化合物半導(dǎo)體納米線的界面上無(wú)位錯(cuò)且無(wú)缺陷。
5.一種隧道場(chǎng)效應(yīng)晶體管，包含IV族半導(dǎo)體基板，包含具有(111)面的第一區(qū)域、及摻雜為第一導(dǎo)電型的第二區(qū)域； III-V族化合物半導(dǎo)體納米線，配置在所述IV族半導(dǎo)體基板的第一區(qū)域的(111)面上， 且未經(jīng)摻雜，或者摻雜為與所述第一導(dǎo)電型不同的第二導(dǎo)電型；源極電極或漏極電極，連接于所述III-V族化合物半導(dǎo)體納米線； 漏極電極或源極電極，不與所述III-V族化合物半導(dǎo)體納米線接觸，且連接于所述IV 族半導(dǎo)體基板的第二區(qū)域；以及柵極電極，使電場(chǎng)作用于所述III-V族化合物半導(dǎo)體納米線與所述IV族半導(dǎo)體基板的 (111)面的界面。
6.根據(jù)權(quán)利要求5所述的隧道場(chǎng)效應(yīng)晶體管，其特征在于 所述IV族半導(dǎo)體為硅或鍺，所述 III-V 族化合物半導(dǎo)體為 InAs、InP, GaAs, GaN、InSb, GaSb, AlSb、AlGaAs, InGaAs、InfeiN、AlfeiNJaNAs、InAsSb、GaAsSb、InGaSb、Al InSb、InGaAIN、Al InGaP、InGaAsP、 GalnAsN、InGaAlSb, hGaAsSb 或 AUnGaPSb，所述III-V族化合物半導(dǎo)體納米線的長(zhǎng)軸與所述IV族半導(dǎo)體基板的第一區(qū)域的(111)面垂直。
7.根據(jù)權(quán)利要求5所述的隧道場(chǎng)效應(yīng)晶體管，其特征在于還包含配置在所述IV族半導(dǎo)體基板的表面上的柵極介電膜，所述柵極電極配置在所述柵極介電膜上。
8.根據(jù)權(quán)利要求5所述的隧道場(chǎng)效應(yīng)晶體管，其特征在于所述IV族半導(dǎo)體基板的(111)面與所述III-V族化合物半導(dǎo)體納米線的界面上無(wú)位錯(cuò)且無(wú)缺陷。
9.一種開關(guān)元件，包含權(quán)利要求1或5所述的隧道場(chǎng)效應(yīng)晶體管。
10.一種隧道場(chǎng)效應(yīng)晶體管的制造方法，用于制造包含IV族半導(dǎo)體基板及III-V族化合物半導(dǎo)體納米線的隧道場(chǎng)效應(yīng)晶體管，該方法包括如下步驟準(zhǔn)備基板，該基板包含具有(ill)面的IV族半導(dǎo)體基板、及被覆所述(111)面且具有開口部的絕緣膜；對(duì)所述基板進(jìn)行低溫?zé)崽幚?，使所述開口部?jī)?nèi)露出的所述(111)面為(111)1X1面；在低溫條件下對(duì)所述基板供給III族原料或V族原料，將所述開口部?jī)?nèi)露出的所述 (111)面轉(zhuǎn)換為(Ill)A面或(Ill)B面；使III-V族化合物半導(dǎo)體納米線從所述開口部?jī)?nèi)露出的所述(111)面生長(zhǎng)；形成柵極電極；以及以不與所述III-V族化合物半導(dǎo)體納米線接觸的方式在所述IV族半導(dǎo)體基板上形成源極電極或漏極電極，且在所述III-V族化合物半導(dǎo)體納米線上形成漏極電極或源極電極。
11.根據(jù)權(quán)利要求10所述的制造方法，其特征在于還包括如下步驟在對(duì)所述基板進(jìn)行低溫?zé)崽幚淼牟襟E之前，通過(guò)對(duì)所述基板進(jìn)行高溫?zé)崽幚恚瑢⑿纬稍谒鯥V族半導(dǎo)體基板的表面上的自然氧化膜去除。
12.根據(jù)權(quán)利要求10所述的制造方法，其特征在于還包括如下步驟通過(guò)對(duì)轉(zhuǎn)換為所述(Ill)A面或所述(Ill)B面的(111)1X1面交替供給V族原料與 III族原料，形成III-V族化合物半導(dǎo)體的薄膜。
13.根據(jù)權(quán)利要求10所述的制造方法，其特征在于依序或同時(shí)進(jìn)行使所述(111)面為(111)1X1面的步驟、與將所述(111)面轉(zhuǎn)換為所述(Ill)A面或(Ill)B面的步驟。
14.根據(jù)權(quán)利要求10所述的制造方法，其特征在于所述IV族半導(dǎo)體為硅或鍺，所述III族原料是包含硼、鋁、鎵、銦或鈦的氣體，所述V族原料是包含氮、磷、砷、銻或鉍的氣體，所述 III-V 化合物半導(dǎo)體為 InAs、InP、GaAs、GaN、hSb、GaSb、AlSb、AlGaAs、InGaAs, InGaN, AlGaN, GaNAs, InAsSb、GaAsSb, InGaSb, AllnSb、InGaAlN, AlInGaP, InGaAsP, GalnAsN、InGaAlSb, InGaAsSb 或 AUnGaPSb。
15.根據(jù)權(quán)利要求10所述的制造方法，其特征在于被覆所述(111)面的絕緣膜是所述IV族半導(dǎo)體基板表面的熱氧化膜。
全文摘要
本發(fā)明涉及一種可在較小的亞閾值下動(dòng)作且可容易地制造的隧道場(chǎng)效應(yīng)晶體管。本發(fā)明的隧道場(chǎng)效應(yīng)晶體管包含IV族半導(dǎo)體基板，摻雜為第一導(dǎo)電型；III-V族化合物半導(dǎo)體納米線，配置在所述IV族半導(dǎo)體基板的(111)面上，且包含連接于所述IV族半導(dǎo)體基板的(111)面的第一區(qū)域、及摻雜為與所述第一導(dǎo)電型不同的第二導(dǎo)電型的第二區(qū)域；源極電極，連接于所述IV族半導(dǎo)體基板；漏極電極，連接于所述III-V族化合物半導(dǎo)體納米線的第二區(qū)域；及柵極電極，配置在可對(duì)所述IV族半導(dǎo)體基板的(111)面與所述III-V族化合物半導(dǎo)體納米線的界面、或所述III-V族化合物半導(dǎo)體納米線的第一區(qū)域與第二區(qū)域的界面產(chǎn)生效應(yīng)的位置。
文檔編號(hào)H01L21/20GK102576726SQ201080043950
公開日2012年7月11日 申請(qǐng)日期2010年9月29日 優(yōu)先權(quán)日2009年9月30日
發(fā)明者冨岡克広, 田中智隆, 福井孝志 申請(qǐng)人:國(guó)立大學(xué)法人北海道大學(xué)