專利名稱：半導體器件以及半導體器件的制造方法
技術領域：
本發(fā)明涉及一種半導體器件以及該半導體器件的制造方法。
背景技術：
隨著近年來半導體的尺寸變小，需要增大電容器每單位面積的電容。用于增大電 容器電容的方法之一是減小電容電介質(zhì)膜的厚度。然而，即使在減小電容電介質(zhì)膜的厚度 時，整個電容器電容也沒有增大，有時反而減小。例如，日本未經(jīng)審查的專利公布No. 2007-329496描述了在下電極的上部與包括 Ta2O5的電容膜之間存在的薄硅氧化物膜用作寄生電容，從而降低整個介電常數(shù)，由此在形 成薄電容膜時減小電容器電容。用于解決此問題的技術手段如下所述。根據(jù)上述的專利文 獻，在TiN下電極上方形成Ta2O5之后，在700°C至900°C的溫度下執(zhí)行熱處理，以將一部分 TiN轉(zhuǎn)化為具有高介電常數(shù)的Ti02。根據(jù)該方法，(i)電容膜可以被形成為具有高介電常數(shù) 的Ta205/Ti02的堆疊結構。熱處理(ii)改進Ta2O5的膜質(zhì)量。另外，由于其采用在多晶硅 聚集節(jié)點上方、通過包括TiN的下電極提供電容膜的TiO2的結構，以及(iii)即使在多晶硅 聚集節(jié)點被氧化時，也可以電容器電容硅氧化物膜用作寄生電容。描述了由于(i)至(iii) 而可以防止在電容膜厚度減小時電容器電容減小。另外，日本未經(jīng)審查的專利公布No. 2004-047633描述了如下的技術在經(jīng)受初步 熱處理的Ru膜(下電極)上方形成電容膜，由此抑制電容膜中的破裂。也就是說，根據(jù)上 述的專利文獻，通過初步熱處理，使Ru膜的晶粒按結晶學生長成穩(wěn)定狀態(tài)。這抑制在形成 電容膜期間進行熱處理時Ru膜晶粒的進一步晶體生長。描述了在形成電容膜期間能夠抑 制由于Ru膜的晶體生長而在電容膜中產(chǎn)生的破裂。另外，日本未經(jīng)審查的專利公布No. 2007-158222描述了以非晶狀態(tài)在下電極 (TiN)上方形成電容膜以使電容膜成為非晶狀態(tài)，由此能夠減小電容膜的泄漏電流。另外，日本未經(jīng)審查的專利公布No. 2007-329286描述了通過使用不添加有AlO的 非晶電容膜(鉿氧化物膜)來提供同時滿足較大電容和較小泄漏電流的半導體器件。該專 利文獻描述了通過遠程等離子體來氮化TiN的下電極。遠程等離子體處理趨于去除下電極 形成步驟中形成的氧化物層，由此防止由用作寄生電容的低介電系數(shù)的氧化物層造成電容 器電容的減小
發(fā)明內(nèi)容
在以上專利文獻描述的技術中，當在下電極膜的非晶質(zhì)上方沉積電容電介質(zhì)膜 時，電容電介質(zhì)膜有時繼承位于其下方的非晶質(zhì)的結晶度并且變成非晶的。然而，已發(fā)現(xiàn)，根據(jù)本發(fā)明人的研究，由于繼承下電極膜的非晶狀態(tài)的電容電介質(zhì)膜的非晶層具有低介電 常數(shù)，因此整個電容器電容減小。另外，雖然期望當電容電介質(zhì)膜的厚度減小時電容器電容 增大，但是有時當位于電容電介質(zhì)膜下方的層是非晶時，電容器電容減小。根據(jù)本發(fā)明的一個方面，提供一種具有電容器元件的半導體器件，其中，電容電介 質(zhì)膜被提供在上電極膜與下電極膜之間，并且所述下電極膜至少在與電容電介質(zhì)膜接觸的 部分，具有 多晶鈦氮化物。根據(jù)本發(fā)明的另一方面，提供一種制造形成電容器元件的半導體器件的方法，其 中，電容電介質(zhì)膜被設置在上電極膜與下電極膜之間，以及所述方法包括在襯底上方形成層間絕緣膜；通過選擇性去除，在層間絕緣膜中形成凹部；在凹部的底部上方和側壁上方，形成下電極膜；以及在下電極膜上方，按順序形成電容電介質(zhì)膜和上電極膜，其中在形成下電極膜中，多晶鈦氮化物被至少形成到下電極膜的、與電容電介質(zhì) 膜接觸的部分。在本發(fā)明中，下電極膜的表面層包括多晶鈦氮化物，并且在多晶鈦氮化物上方形 成電容電介質(zhì)膜。因此，由于電容電介質(zhì)膜繼承多晶鈦氮化物的結晶度，電容電介質(zhì)膜從下 層至上層地結晶。因此，根據(jù)本發(fā)明，與其中下層是非晶的電容電介質(zhì)膜相比較，整個電容 器電容增大。另外，雖然期望當電容電介質(zhì)膜的厚度減小時電容器電容將增大，但是當電容 電介質(zhì)膜的下層為非晶時電容器電容減小。相反，在本發(fā)明中，由于電容電介質(zhì)膜的下層包 括高介電常數(shù)的多晶，因此整個電容器電容沒有減小而是增大。本發(fā)明提供一種能夠抑制電容器電容減小的半導體器件。


圖1是示出本發(fā)明實施例中的半導體器件的制造工序步驟的橫截面圖，其中圖IA是示出本發(fā)明實施例中的半導體器件的制造工序步驟的橫截面圖；圖IB是示出繼圖IA之后的本發(fā)明實施例中的半導體器件的制造工序步驟的橫截 面圖；圖IC是示出繼圖IB之后的本發(fā)明實施例中的半導體器件的制造工序步驟的橫 截面圖；圖2A至圖2C是示出本發(fā)明實施例中的半導體器件的制造工序步驟的橫截面圖， 其中圖2A是示出本發(fā)明實施例中的半導體器件的制造工序步驟的橫截面圖；圖2B是示出繼圖2A之后的本發(fā)明實施例中的半導體器件的制造工序步驟的橫截 面圖；圖2C是示出繼圖2B之后的本發(fā)明實施例中的半導體器件的制造工序步驟的橫截 面圖；圖3是示出實施例中使用的下電極TiN的面內(nèi)XRD衍射峰的曲線圖；圖4A是示出在電容膜厚度減小時實施例的電容器電容與泄漏電流之間的關系的 曲線圖4B是示出實施例的橫截面結構的視圖；圖5A是示出在電容膜厚度減小時的現(xiàn)有技術的電容器電容與泄漏電流之間的關 系的曲線圖；圖5B是示出現(xiàn)有技術的橫截面結構的曲線圖。
具體實施例方式將參照附圖來描述本發(fā)明的優(yōu)選實施例。在整個附圖中，相同的組成元件標有相 同的附圖標記，為此，可選地省略對其的描述。第一實施例

圖IA至圖IC以及圖2A至圖2C示出在本實施例中的制造半導體器件的工序步驟 的橫截面圖。將對半導體器件使用MIM(金屬-絕緣體-金屬)結構用作DRAM電容器結構的情 況進行描述。本實施例的制造半導體器件的方法形成電容器元件，其中，電容電介質(zhì)膜112被 設置在上電極膜(上電極膜114、上電極膜116)與下電極膜110之間。制造該半導體器件 的方法包括如下步驟在襯底(硅襯底100)上方形成層間絕緣膜106的步驟、通過選擇性 去除在層間絕緣膜106中提供凹部108的步驟、在凹部108的底部上方以及側壁上方形成 下電極膜110的步驟以及在下電極膜110上方按順序形成電容電介質(zhì)膜112和上電極膜 (上電極膜114、上電極膜116)的步驟，其中，多晶鈦氮化物被至少形成到下電極膜110的、 與電容電介質(zhì)膜112接觸的部分。在本實施例中，下電極膜110的表面層包括多晶鈦氮化物，并且電容電介質(zhì)膜112 被形成在多晶鈦氮化物上方。因此，由于電容電介質(zhì)膜112繼承多晶鈦氮化物的結晶度，因 此電容電介質(zhì)膜112從下層至上層地結晶。因此，在該實施例中，與其中下層為非晶的電容 電介質(zhì)膜相比較，整個電容器電容增大。另外，雖然期望當電容電介質(zhì)膜的厚度減小時電容器電容增大，但是當電容電介 質(zhì)膜的下層為非晶時，電容器電容減小。另一方面，在本實施例中，由于電容電介質(zhì)膜112 的下層包括具有高介電常數(shù)的多晶，因此整個電容器電容沒有減小，而是增大。接著，將描述本實施例的制造半導體器件的方法。首先，在半導體襯底(硅襯底100)上方形成絕緣膜102 (第一層間絕緣膜)。然 后，在絕緣膜102中形成接觸孔。通過將金屬膜掩埋在接觸中并且進行平面化處理來形成 接觸104。在這種情況下，對硅襯底100提供諸如未示出的晶體管的半導體器件。接觸104 被連接到晶體管的擴散層。例如，使用鎢(W)作為接觸104。接著，如圖IA所示，在電介質(zhì)膜102上方形成層間絕緣膜106 (第二層間絕緣膜)。 然后，選擇性去除層間絕緣膜106，以在層間絕緣膜106中形成凹部108(孔)。例如，去除 方法包括通過使用抗蝕劑圖案作為掩模的干法蝕刻。層間絕緣膜106可以是任意膜，只要這個膜是諸如硅氧化物膜的絕緣膜即可，并 且可以是單層或多層。另外，對于層間絕緣膜106，使用具有比硅氧化物膜的比介電常數(shù) (比介電常數(shù)為4. 5)更低的比介電常數(shù)的多孔絕緣膜。例如，多孔絕緣膜包括通過使硅氧 化物膜成為多孔的而使比介電常數(shù)減小的多孔硅石材料、HSQ(氫化倍半硅氧烷)膜、或者通過將SiOCH、SiOC (例如，Black Diamond , Aurora )等制成多孔狀態(tài)而由此使比介電常 數(shù)減小而形成的材料。另外，還對于層間絕緣膜102，可以使用與用于層 間絕緣膜106的材 料相同的材料。凹部108的平面形狀被制成圓形。另一方面，凹部108的橫截面形狀被制成漸縮 的，即，梯形。如上所述，形成圓柱形形狀的凹部108。接觸104被設置在凹部108的底部。 對于層間絕緣膜106，例如使用Si02。另外，層間絕緣膜106的厚度為例如300nm至1 μ m。接著，如圖IB所示，在層間絕緣膜106上方沉積下電極膜110，以便填充凹部108 的至少底部(以便與接觸104接觸)。在本實施例中，下電極膜110被沉積在凹部108的底 部上方、側壁上方以及層間絕緣膜106的表面層上方。例如，下電極膜110的厚度為3nm至 20nmo將具體描述本實施例中的用于下電極膜110的沉積步驟。在用于下電極膜110的膜沉積步驟中，執(zhí)行例如在層間絕緣膜106上方形成下電 極膜110的沉積處理。在膜沉積處理之后，下電極膜110同時經(jīng)歷結晶化和氮化。通過處 理，沉積其中至少表面層包括多晶鈦氮化物的下電極膜110。例如，氮化包括使氮自由基接觸下電極膜110的步驟。在本實施例中，例如，在遠程等離子體ALD設備中，執(zhí)行用于下電極膜110的膜沉 積和氮化的一系列步驟。遠程等離子體ALD設備具有氣體引入口以及與其中設置襯底的處理腔室(沉積腔 室)處于不同位置的等離子體產(chǎn)生腔室(遠程等離子體單元)。遠程等離子體ALD設備通 過膜沉積腔室上游處的遠程等離子體單元將N2先等離子體化。當N2被等離子體化時，大量 產(chǎn)生不具有各向異性的自由基成分(N*)。在等離子體ALD設備中，通過石英管將自由基成 分從等離子體產(chǎn)生腔室引入到設置襯底的處理腔室。然后，通過使用自由基成分，在處理腔 室中對襯底表面執(zhí)行處理。如上所述，通過使用用于沉積下電極膜110的遠程等離子體ALD設備，可以使不具 有各向異性的自由基成分(N*)同等地接觸到側壁上方的下電極膜110，并且接觸圓柱體結 構中的凹部108的底部。也就是說，(i)使自由基成分在底部上方的下電極膜110的表面 的方向上同等地接觸，( )使自由基成分在側壁上方的下電極膜110的表面的方向上同等 地接觸，以及(iii)使自由基成分同等地接觸底部上方的下電極膜110和側壁上方的下電 極膜110。因此，側壁上方的下電極膜110的表面和底部上方的下電極膜110的表面層可以 被同等地氮化。在本實施例中，多晶鈦氮化物中的氮含量可以為40或更大(原子％ )。另外，通過使用遠程等離子體ALD設備，下電極膜110的整個表面層或者在將要接 觸電容電介質(zhì)膜的預定區(qū)域中的下電極膜110的至少表面層附近能夠被結晶。使用TDMAT(四_( 二甲基氨基)_鈦)作為用于下電極膜110的起始材料。例如， 將TDMAT作為起始材料供給到遠程等離子體ALD設備的腔室中，以在襯底上方沉積TDMAT 的熱分解產(chǎn)物。然后，如上所述，通過遠程等離子體使N2氣體等離子體化，并且N自由基在 襯底上方照射。接著，在得到所需的膜厚度之前，將諸如供給起始材料和照射N自由基的一 系列步驟循環(huán)重復多次。由此沉積的鈦氮化物結晶成多晶。例如，等離子體條件為溫度為340°C至370°C、等離子體功率為3KW至5KW以及N2的流速為lL/min至5L/min。如上所述，沉積下電極膜110，下電極膜110具有在表面層附近形成的多晶鈦氮化 物。也就是說，可以使底部上方的下電極膜110的表面層附近與側壁上方的下電極膜110 的表面層附近的膜質(zhì)量基本上相同。膜質(zhì)量可以由含氮程度或諸如晶面或平均晶體粒徑的 多晶特性來表征。接著，如圖IC所示，將下電極膜110制造成所期望的形狀。在制造過程中，例如， 執(zhí)行曝光、顯影、蝕刻和灰化。因此，層間絕緣膜106表面上方的下電極膜110被去除并且 只留在凹部108的內(nèi)部處。制造后的下電極膜110被設置成覆蓋凹部108的底部至側壁部 的上端附近。接著，如圖2A所示，在制造后的下電極膜110上方，沉積電容電介質(zhì)膜112。也就 是說，底部上方的下電極膜110的表面層附近與側壁上方的下電極膜110的表面層附近具 有相同程度的膜質(zhì)量，并且在下電極膜110的表面層上方生長電容電介質(zhì)膜112。將ALD法 用于膜沉積方法。使用&02作為電容電介質(zhì)膜112。另外，例如，電容電介質(zhì)膜112的厚度 為5nm至12nm。在將電容器電容增加到尤其更高的情況下，使電容電介質(zhì)膜112的膜厚度 為8nm或更小。在這種情況下，對襯底應用熱處理。熱處理的溫度為例如300°C至450°C。在下電極膜110的在膜厚度方向上的結構中，會足夠的是，至少在表面層附近存 在多晶鈦氮化物。也就是說，在下電極110的在膜厚度的方向上的結構中，可以完整地設置 多晶鈦氮化物，或可以交替地設置多晶層和處于其他狀態(tài)(例如，非晶)的鈦氮化物層。在 這種情況下，多晶鈦氮化物可以足以滿足上述多晶的特性，并且特性的范圍可以在預定程 度內(nèi)變化或者特性范圍可以基本上相同。下電極膜110可以是單層或多層結構，例如，包括 Ti 和 TiN0接著，將描述在接觸電容電介質(zhì)膜112的表面的方向上的下電極膜110中的結構。 如以上所述的，底部上方的下電極膜110的表面層附近和側壁上方的下電極膜110的表面 層附近的膜質(zhì)量的程度基本上相同。也就是說，如沿著底部上方的下電極膜110和側壁上 方的下電極膜110的表面的方向上所觀察到的，下電極膜110被同等地氮化并且結晶。當下電極膜110同等地氮化時，在下電極膜110表面的方向上的氮含量是40或更 大(原子％ )。另外，當下電極膜110同等地結晶時，例如，在下電極膜110表面的方向上的晶面 的主表面是相同的。隨后，如圖2B和圖2C所示，例如，通過CVD，在電容電介質(zhì)膜112上方沉積上電極 膜114和上電極膜116。鈦氮化物用于上電極膜114并且鎢用于上電極膜116。在上電極 膜114和116上方設置未示出的第三層間絕緣膜。通過上述工序，可以得到具有MIM結構的DRAM電容器的半導體器件。然后，將描述該實施例的半導體器件。該實施例的半導體器件具有電容器元件，在該電容器元件中，電容電介質(zhì)膜112 被設置在上電極膜(上電極膜114、上電極膜116)與下電極膜110之間。至少在與電容電 介質(zhì)膜112接觸的部分，下電極膜110具有多晶鈦氮化物。在本實施例中，多晶鈦氮化物可以是例如包括微晶的多晶。本實施例中的多晶結構可以通過以下特性來表征。
(1)存在晶面?？梢酝ㄟ^面內(nèi)XRD來測量特性(1)。圖3示出對在該實施例中使用的下電極包括TiN的實例執(zhí)行面內(nèi)XRD的衍射峰。如圖3所示，通過面內(nèi)XRD觀察結晶度。結果，對于晶面(1)，觀察TiN在(111)、 (220)和(200)的衍射峰。由此，確認根據(jù)該實施例在遠程等離子體ALD設備中得到TiN。 另外，已發(fā)現(xiàn)，多晶鈦氮化物的晶面具有作為主面的(200)面。另外，多晶鈦氮化物的晶面 可以具有(111)、(200)和(220)面中的任一個并且可以具有作為主面的(220)面。對于下電極膜110的表面層處的多晶鈦氮化物，用XRS測量氮的量。已發(fā)現(xiàn)，多晶 鈦氮化物的氮含量為40或更大以及50或更小(原子％ )。如上所述的下電極膜110上方生長的電容電介質(zhì)膜112趨于繼承位于其正下方的 下電極膜110的晶體信息。因此，發(fā)明人的研究發(fā)現(xiàn)，通過結晶來生長電容電介質(zhì)膜112的 初始膜(用于下層部分的電容電介質(zhì)膜112)?？梢允褂美绺呓殡姵?shù)的&02用于結晶 的電容電介質(zhì)膜112。在&02中，對于立方結構，介電常數(shù)為36. 8，以及對于四方結構，介 電常數(shù)為46.6。另外，在本實施例中的電容電介質(zhì)膜112中，可以使用高介電常數(shù)的金屬氧化物。 金屬氧化物包括&02以及HfO2和Ta2O3或者其中添加了其他成分的那些。其他元素包括例 如Ti、Al和Y以及諸如La和Er的鑭系元素。這種金屬氧化物的多晶趨于繼承位于其正下 方的多晶鈦氮化物的結晶度。電容電介質(zhì)膜112可以具有多晶金屬氧化物的單層或多層結 構。然后，將對該實施例的功能和效果進行描述。在本實施例中，下電極膜110的表面層包括非晶鈦氮化物并且在多晶鈦氮化物上 方形成電容電介質(zhì)膜112。因此，在形成電容電介質(zhì)膜112的過程中，電容電介質(zhì)膜112的 下層繼承位于其正下方的多晶鈦氮化物的結晶度。結果，電容電介質(zhì)膜112從下層至上層 地結晶。因此，在本實施例中，與其中下層處于非晶狀態(tài)的電容電介質(zhì)膜的情況相比較，整 個電容器電容增大。電容器電容理論上由通式C = ( ε/d) XS來標識，其中，C是電容器電容，ε是電 容電介質(zhì)膜的介電常數(shù)，d是電容電介質(zhì)膜的厚度并且S是電極面積。根據(jù)通式，電容器電容隨著電容電介質(zhì)膜厚度的減小而增大。然而，當電容電介質(zhì) 膜的下層是非晶質(zhì)時，由于非晶質(zhì)具有的介電常數(shù)小于晶體的介電常數(shù)，因此整個電容器 沒有增大，而是減小。相反，在本實施例中，即使當電容電介質(zhì)膜112的厚度減小使得電容電介質(zhì)膜112 的厚度為例如8nm或更小時，由于電容電介質(zhì)膜112的下層包括高介電常數(shù)的多晶，因此 整個電容器電容沒有減小而是增大。將參照圖4A、4B和圖5A、5B對此進行具體描述。圖4A示出在本實施例中當電容電介質(zhì)膜的厚度減小時的電容器電容與泄漏電流 之間的關系。圖4B示意性地示出根據(jù)本實施例的MIM電容器的橫截面結構。圖5A示出在 下電極膜是非晶質(zhì)的實例中當電容電介質(zhì)膜厚度減小時的電容器電容與泄漏電流之間的 關系。圖5B示意性示出根據(jù)下電極膜是非晶質(zhì)的實例的MIM電容器的橫截面結構。在圖5A所示的實例中，使用包括非晶TiN 300的下電極膜。在這種情況下，包括例如的電容電介質(zhì)膜具有的結晶度分布為在膜厚度的方向上、從非晶質(zhì)到晶體。也就是 說，當在下電極膜的非晶質(zhì)上方沉積電容電介質(zhì)膜時，電容電介質(zhì)膜繼承非晶質(zhì)的結晶度， 并且電容電介質(zhì)膜在與非晶的TiN 300(下電極膜)接觸的部分中變成非晶質(zhì)(&02 3 0 2)。 另一方面，由于當膜厚度增大時在電容電介質(zhì)膜的非晶質(zhì)上方繼續(xù)進行結晶，因此結晶一 直繼續(xù)到略微遠離非晶的TiN 300的部分(&02 304)處，并且電容電介質(zhì)膜在更遠的部分 (ZrO2 306)處結晶。在非晶部分中介電常數(shù)變低，以及在多晶部分中介電常數(shù)變高。因此， 如圖5B中的[1]至[4]所示，當高介電常數(shù)的多晶的上層部分的厚度(&02 306)減小時， 由于下層部分的&02 3 0 2和&02 304是非晶的并且具有低介電常數(shù)，所以電容減小(圖 5A)。相反，在本實施例中，如圖4B中所示，在包括多晶TiN 200的下電極膜上方生長從 生長(電容電介質(zhì)膜)的初始階段開始結晶的&0220 2。即使當如圖4B中的[1]至[4]所 示，&02 2 0 2的厚度減小時，由于在膜厚度方向上的質(zhì)量是相同的，因此&02 2 0 2(電容電 介質(zhì)膜)的介電常數(shù)示出常數(shù)值。因此，在電容電介質(zhì)膜的厚度減小的情況下，當膜厚度d 減小時，諸如介電常數(shù)的其他特性保持恒定。根據(jù)上述的通式，電容器電容C與d成反比 地增大(圖4A)。如上所述，在本實施例中，與其中下層具有非晶狀態(tài)的電容電介質(zhì)膜的技術中的 電容器電容相比較，整個電容器電容增大。另外，即使當電容電介質(zhì)膜的厚度減小時，由于 電容電介質(zhì)膜的下層包括高介電常數(shù)的多晶，因此整個電容器電容沒有減小而是增大。換言之，在本實施例中，通過在MIM電容器中使用結晶的下電極，電容膜的結晶度 可以增大以增大電容器電容，以及在電容膜厚度減小時，可以抑制電容的降低。另外，如上所述，在制造本實施例的半導體器件的步驟中，圓柱形結構的凹部108 的底部上方的多晶鈦氮化物和側壁上方的多晶鈦氮化物同等地氮化或結晶。電容電介質(zhì)膜 112被設置成使其接觸其中底部上方的部分和側壁上方的部分的膜質(zhì)量相同的多晶鈦氮化 物(下電極膜110)。因此，底部上方的電容電介質(zhì)膜112與側壁上方的電容電介質(zhì)膜112 之間的膜質(zhì)量(例如，介電常數(shù))也是相等的。由于如上所述地提供膜沉積特性表現(xiàn)優(yōu)良 的電容電介質(zhì)膜112，因此可以改進電容電介質(zhì)膜112的介電常數(shù)。另外，在本實施例的制 造工藝中，由于可以使底部上方的電容電介質(zhì)膜112與側壁上方的電容電介質(zhì)膜112之間 的膜質(zhì)量相等，因此可以抑制電容電介質(zhì)膜112的沉積特性變化。這能夠防止電容電介質(zhì) 膜112中的泄漏電流變化。另外，在日本未經(jīng)審查的專利公布2007-329496中所描述的技術中，由于熱處理 溫度是700°C至900°C的相對高溫，因此尤其在混合型DRAM中，會對熱處理之前形成的柵的 周邊處的結構和特性產(chǎn)生不期望的影響。作為發(fā)明人的研究結果，雖然通常形成鎳硅化物 使用的是高達約500°C的熱處理溫度，但是當施加較高溫度的熱負載時，Ni擴散會造成結 點泄漏電流增大。另外，在用于電容電介質(zhì)膜的TiO2中，盡管介電常數(shù)高，但是電容器的泄 漏電流有時也會增大。另一方面，在本實施例中，通過在MIM電容器中的結晶的下電極膜110上方形成電 容電介質(zhì)膜112，并且同時關注電容膜的初始階段中的電容膜的結晶度，電容電介質(zhì)膜112 的結晶度得以改進。這可以增大電容器電容，而不使用高溫工藝和諸如TiO2的具有大電容 器泄漏電流的材料。也就是說，在本實施例中，可以通過使用結晶的下電極而不在高溫下對電容膜進行退火，來獲得具有高介電常數(shù)的高質(zhì)量的電容膜。第二實施例將參照圖1和圖2來描述第二實施例，將其與第一實施例區(qū)分開。也就是說，在第 一實施例中，通過使用相同的設備，在下電極膜110的沉積中執(zhí)行了氮化和結晶。然而，下 電極膜的沉積以及氮化和結晶不限于上述過程，而是可以通過在第二實施例中使用單獨的 設備來執(zhí)行。首先，以與第一實施例相同的方式，提供圖IA所示的結構。接著，在圓柱形結構的 凹部108的側壁上方和底部上方沉積下電極膜110 (圖1B)。平行板型等離子體CVD用于沉 積下電極膜110。例如，使用TDMAT(四-(二甲基氨基)-鈦)作為起始材料。在該步驟中，在圓柱形結構的凹部108的底部上方，沉積結晶的下電極膜110。另 一方面，由于諸如具有各向異性的離子的等離子體極少照射在圓柱形結構的凹部108的側 壁上方，因此沉積非晶下電極膜110。隨后，執(zhí)行與第一實施例相同的遠程等離子體氮化。在通過不具有各向異性的自 由基成分進行氮化的同時，可以使圓柱形結構的凹部108的側壁上方的非晶TiN被結晶。在 該步驟中，還可以使圓柱形結構的凹部108的底部上方的結晶的下電極膜110氮化。接著，在氮化和結晶之后，制造下電極膜110(圖1C)。在制造過程中，曝光、顯影、 蝕刻和灰化被執(zhí)行。以與第一實施例相同的方式，可以在圖2A至圖2C所示的后續(xù)步驟中獲得具有MIM 結構的DRAM電容器的半導體器件。另外，在第二實施例中，可以獲得與第一實施例中的效 果相同的效果。通過在制造下電極膜110期間進行灰化處理，氧化層可以被形成到下電極膜110 的表面。相反，在第二實施例中，在制造下電極膜110之后以及在沉積電容電介質(zhì)膜112之 前，可以執(zhí)行遠程等離子體氮化。通過上述的氮化，可以用TiN替代氧化物層并且可以去除 用作寄生電容的氧化物層。另外，可以同時執(zhí)行去除氧化物層和結晶。通過并行地執(zhí)行氧 化物層的去除和結晶，還可以進一步改進電容器電容。另外，當沉積電容電介質(zhì)膜112之前 與電容電介質(zhì)膜112接觸的下電極膜110至少被結晶時，可以獲得第二實施例的效果。另外，除了遠程等離子體ALD之外，還可以通過任何其他沉積方法來沉積下電極 膜，只要結晶的下電極膜110可以被形成在圓柱形結構的側壁上方以及凹部108上方即可。 沉積方法包括例如熱ALD，但是也可以使用CVD或PVD。另外，圓柱形結構的凹部108的側 壁上方的非晶TiN可以不通過遠程等離子體氮化而是通過使用NH3等的熱處理來氮化和結 晶。熱處理的溫度為例如350°C至450°C。雖然以上已經(jīng)參照附圖描述了本發(fā)明的優(yōu)選實施例，但是這些實例是本發(fā)明的典 型實例，并且還可以采用與上述實施例不同的各種其他實施例。另外，作為用于接觸104的材料，其中Ti (上層)/TiN(下層)被層壓為阻擋金屬 膜的膜可以例如被設置為W膜下方的層。除了圓柱形之外，凹部108可以為圓形柱狀形狀。在這種情況下，凹部108的平面 形狀是圓形。另一方面，凹部108的橫截面形狀可以被形成為方形或矩形形狀。
權利要求
1.一種具有電容器元件的半導體器件，在所述電容器元件中，電容電介質(zhì)膜被設置在 上電極膜與下電極膜之間，其中至少在與所述電容電介質(zhì)膜接觸的部分，所述下電極膜具有多晶鈦氮化物。
2.根據(jù)權利要求1所述的半導體器件，其中，所述多晶鈦氮化物的氮含量為40原子％ 或更大。
3.根據(jù)權利要求1所述的半導體器件，其中，所述多晶鈦氮化物的晶面為(111)面、 (200)面以及(220)面之一。
4.根據(jù)權利要求1所述的半導體器件，其中，所述電容電介質(zhì)膜包括多晶金屬氧化物，以及其中，所述多晶金屬氧化物包括從由&02、HfO2和Ta2O3以及添加了 Ti、Al、Y或鑭系元 素的上述這些氧化物組成的組中選擇的至少一種。
5.根據(jù)權利要求1所述的半導體器件，其中，所述電容電介質(zhì)膜的厚度為8nm或更小。
6.根據(jù)權利要求1所述的半導體器件，還包括 襯底；以及層間絕緣膜，所述層間絕緣膜被設置在所述襯底上方， 其中，在所述層間絕緣膜中形成凹部，以及其中，所述下電極膜和所述電容電介質(zhì)膜被設置在所述凹部的底部上方以及側壁上方。
7.根據(jù)權利要求6所述的半導體器件，其中，在所述凹部的底部上方設置的所述下電 極膜以及在所述凹部的側壁上方設置的所述下電極膜，至少在與所述電容電介質(zhì)膜接觸的 部分，具有多晶鈦氮化物。
8.—種制造形成電容器元件的半導體器件的方法，在所述電容器元件中，電容電介質(zhì) 膜被設置在上電極膜與下電極膜之間，所述方法包括在襯底上方形成層間絕緣膜； 通過選擇性去除，在所述層間絕緣膜中形成凹部； 在所述凹部的底部上方和側壁上方，形成所述下電極膜；以及 在所述下電極膜上方，順序地形成所述電容電介質(zhì)膜和所述上電極膜， 其中，在形成所述下電極膜中，多晶鈦氮化物被至少形成到所述下電極膜的、與所述電 容電介質(zhì)膜接觸的部分。
9.根據(jù)權利要求8所述的制造半導體器件的方法，其中，在形成所述下電極膜中，在所 述凹部的底部上方形成的下電極膜中以及所述凹部的側壁上方形成的下電極膜中形成所 述多晶鈦氮化物。
10.根據(jù)權利要求8所述的制造半導體器件的方法，其中，形成所述下電極膜包括使氮 自由基與所述下電極膜接觸。
11.根據(jù)權利要求10所述的制造半導體器件的方法，其中，通過遠程等離子體方法獲 得所述氮自由基。
12.根據(jù)權利要求10所述的制造半導體器件的方法， 其中，形成所述下電極膜包括制造所述下電極膜，使得所述下電極膜僅留在所述凹部的底部上方和側壁上方；以及在制造所述下電極膜之后，使所述氮自由基接觸所述下電極膜。
全文摘要
本發(fā)明提供一種半導體器件以及半導體器件的制造方法。該半導體器件具有電容器元件，其中，電容電介質(zhì)膜被設置在上電極膜(上電極膜114、上電極膜116)與下電極膜之間，并且對于至少與電容電介質(zhì)膜接觸的部分，下電極膜具有多晶鈦氮化物。
文檔編號H01L21/316GK102148228SQ20111002101
公開日2011年8月10日 申請日期2011年1月13日 優(yōu)先權日2010年1月14日
發(fā)明者加藤芳健, 坂本美里, 山本陽一, 服卷直美 申請人:瑞薩電子株式會社