專利名稱：微小化電磁干擾防護(hù)結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電磁防護(hù)結(jié)構(gòu)，特別是涉及ー種微小化電磁干擾防護(hù)結(jié)構(gòu)及其制作方法。
背景技術(shù)：
電子元件是目前科技產(chǎn)品中不可缺少的ー種產(chǎn)品，其用途極為廣泛。例如各式家電用品、各式3C商品及各種需要通過電路加以控制的產(chǎn)品。在上述產(chǎn)品的電子元件中，都具有至少ー個(gè)電磁干擾防護(hù)結(jié)構(gòu)(EMI Shielding Structure)。電磁干擾防護(hù)結(jié)構(gòu)最主要的用途是防止該電子元件對(duì)外部環(huán)境造成干擾，或者是防止電子元件內(nèi)各單元組件互相干擾的現(xiàn)象。電磁干擾防護(hù)結(jié)構(gòu)在構(gòu)造上主要由基板単元、電子電路單元、金屬防護(hù)單元、電性連接單元組合而成。通過電磁干擾防護(hù)結(jié)構(gòu)的屏蔽效果，來加以確保電子元件能在不受 到干擾的環(huán)境下正常運(yùn)作。目前的相關(guān)技術(shù)中，在制作電磁干擾防護(hù)結(jié)構(gòu)的方面，仍然有許多有待改善的空間。例如現(xiàn)有電磁干擾防護(hù)結(jié)構(gòu)的整體結(jié)構(gòu)過于復(fù)雜、成品厚度過厚、屏蔽效果不佳或結(jié)構(gòu)表面容易氧化生銹等等。因此，急需研發(fā)ー種結(jié)構(gòu)簡(jiǎn)單、構(gòu)造輕薄微型、電磁屏蔽效果良好并且結(jié)構(gòu)表面具有防銹抗氧化能力的電磁干擾防護(hù)結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是為了克服現(xiàn)有技術(shù)中電磁干擾防護(hù)結(jié)構(gòu)的整體結(jié)構(gòu)過于復(fù)雜、成品厚度過厚、屏蔽效果不佳或結(jié)構(gòu)表面容易氧化生銹的缺陷，提供ー種結(jié)構(gòu)簡(jiǎn)單、構(gòu)造輕薄微型、電磁屏蔽效果良好并且結(jié)構(gòu)表面具有防銹抗氧化能力的微小化電磁干擾防護(hù)結(jié)構(gòu)及其制作方法。本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的—種微小化電磁干擾防護(hù)結(jié)構(gòu)，其包括一基板及多個(gè)芯片模塊。基板表面上具有多個(gè)接地部。芯片模塊設(shè)置在基板的表面上，其中每ー個(gè)芯片模塊包括至少ー芯片單元、至少ー導(dǎo)電凸塊、一封裝膠層及一電磁防護(hù)層。芯片單元設(shè)置在基板的表面上且與基板電性連接。導(dǎo)電凸塊設(shè)置在基板的表面上且鄰近芯片單元，導(dǎo)電凸塊與基板上的接地部形成電性連接。封裝膠層設(shè)置在基板上且覆蓋芯片單元的表面以及導(dǎo)電凸塊的表面。一電磁防護(hù)層覆蓋封裝膠層的表面并與導(dǎo)電凸塊電性連接，以使得電磁防護(hù)層與接地部電性連接。優(yōu)選地，該基板為印刷電路板或硅晶圓基板。優(yōu)選地，該電磁防護(hù)層包含有多個(gè)依次形成的且用于防止外部環(huán)境對(duì)于該芯片單元產(chǎn)生電磁干擾作用的金屬濺鍍層。優(yōu)選地，該些金屬濺鍍層分別為ー覆蓋該封裝膠層的表面及上述至少ー個(gè)導(dǎo)電凸塊的裸露表面的第一不銹鋼濺鍍層、一覆蓋該第一不銹鋼濺鍍層表面的第一銅濺鍍層及ー覆蓋該第一銅濺鍍層表面的第二不銹鋼濺鍍層。優(yōu)選地，該電磁防護(hù)層為一由無電解電鍍制程所制作的金屬層。
優(yōu)選地,該電磁防護(hù)層包括一第一金屬層及ー第二金屬層，該第一金屬層覆蓋該封裝膠層的上表面，該第二金屬層覆蓋該封裝膠層的側(cè)表面及上述至少ー個(gè)導(dǎo)電凸塊的裸露表面。除此之外，本發(fā)明還提供ー種微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其包括以下步驟在一基板表面上設(shè)置多個(gè)芯片単元，并且基板的表面上設(shè)置有多個(gè)接地部。形成多個(gè)設(shè)置在基板表面上且分別與接地部電性連接的導(dǎo)電凸塊，其中導(dǎo)電凸塊鄰近芯片單元。在基板上形成一封裝単元，以覆蓋芯片單元及導(dǎo)電凸塊。切割封裝単元以及每一個(gè)導(dǎo)電凸塊，以使得封裝単元被切割成多個(gè)分別覆蓋芯片単元的封裝膠層，并使得每ー個(gè)導(dǎo)電凸塊形成ー從封裝膠層的側(cè)表面裸露出來的裸露表面。將ー電磁防護(hù)單兀同時(shí)覆蓋姆ー個(gè)封裝膠層的表面以及每一個(gè)導(dǎo)電凸塊的裸露表面。最后，沿著每?jī)蓚€(gè)封裝膠層之間切割電磁防護(hù)單元，以使得電磁防護(hù)單元被切割成多個(gè)分別覆蓋封裝膠層的電磁防護(hù)層，就能得到本發(fā)明之微小化電磁干擾防護(hù)結(jié)構(gòu)。
優(yōu)選地，上述將該電磁防護(hù)單元同時(shí)覆蓋每ー個(gè)封裝膠層的表面以及每ー個(gè)導(dǎo)電凸塊的裸露表面的步驟之后，更進(jìn)一歩包括沿著每?jī)蓚€(gè)封裝膠層之間切割該電磁防護(hù)單元，以使得該電磁防護(hù)單元被切割成多個(gè)分別覆蓋該些封裝膠層的電磁防護(hù)層。優(yōu)選地，該些電磁防護(hù)層分別與該些導(dǎo)電凸塊形成電性連接，并且該些導(dǎo)電凸塊為金屬凸塊。優(yōu)選地,該些電磁防護(hù)層包括多個(gè)第一金屬層以及多個(gè)第二金屬層，該些第一金屬層分別覆蓋該些封裝膠層的上表面，該些第二金屬層分別同時(shí)覆蓋該些封裝膠層的側(cè)表面及該些導(dǎo)電凸塊的裸露表面。優(yōu)選地，該電磁防護(hù)單元的切割方式為激光切割。優(yōu)選地，每ー個(gè)電磁防護(hù)層分別包含多個(gè)依次形成的且用于防止外部環(huán)境對(duì)于該芯片單元產(chǎn)生電磁干擾作用的金屬濺鍍層。本發(fā)明還提供ー種微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特點(diǎn)在于，其包括以下步驟在一基板表面上設(shè)置多個(gè)芯片単元，并且該基板的表面上設(shè)置有多個(gè)接地部；形成多個(gè)設(shè)置在該基板表面上且分別與該些接地部電性連接的導(dǎo)電凸塊，其中該些導(dǎo)電凸塊分別鄰近該些芯片單元；在該基板上形成一封裝単元，以覆蓋該些芯片單元以及該些導(dǎo)電凸塊；切割該封裝単元以及每ー個(gè)導(dǎo)電凸塊，其中該封裝単元被切割成多個(gè)分別覆蓋該些芯片単元的封裝膠層，每?jī)蓚€(gè)封裝膠層之間形成一容置空間，且每一個(gè)導(dǎo)電凸塊被切割從而形成ー從該封裝膠層的側(cè)表面裸露出來的裸露表面；分別在該些容置空間內(nèi)形成多個(gè)導(dǎo)電層；以及將ー屏蔽層同時(shí)覆蓋每ー個(gè)導(dǎo)電層的表面以及每ー個(gè)封裝膠層的表面。優(yōu)選地，上述將該屏蔽層同時(shí)覆蓋每ー個(gè)導(dǎo)電層的表面以及每ー個(gè)封裝膠層的表面的步驟之后，更進(jìn)一歩包括切割該屏蔽層以及每ー個(gè)導(dǎo)電層，其中該屏蔽層被切割成多個(gè)第一金屬層，上述每ー個(gè)導(dǎo)電層被切割成至少兩個(gè)第二金屬層，該些第一金屬層分別覆蓋該些封裝膠層的上表面，該些第二金屬層分別同時(shí)覆蓋該些封裝膠層的側(cè)表面及該些導(dǎo)電凸塊的裸露表面。
優(yōu)選地，該些導(dǎo)電層為銀膠體。本發(fā)明的積極進(jìn)步效果在于本發(fā)明實(shí)施例所提供的微小化電磁干擾防護(hù)結(jié)構(gòu)為微型的電磁防護(hù)結(jié)構(gòu)。通過切除一部分的封裝単元、導(dǎo)電凸塊及電磁防護(hù)単元，以使得每ー芯片模塊達(dá)到微小化的設(shè)計(jì)，并且每ー芯片模塊均具有防止電磁干擾的效果。為了使本領(lǐng)域技術(shù)人員能更進(jìn)一歩地了解本發(fā)明的技術(shù)特征以及技術(shù)內(nèi)容，請(qǐng)參考以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，但是這里說明與附圖僅是用來說明本發(fā)明，而非對(duì)本發(fā)明的權(quán)利范圍作任何的限制。


圖I為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第一實(shí)施例的第一步驟的剖面示意圖。
圖2為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第一實(shí)施例的第二步驟的剖面示意圖。圖3為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第一實(shí)施例的第三步驟的剖面示意圖。圖4為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第一實(shí)施例的第四步驟的剖面示意圖。圖5為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第一實(shí)施例的第五步驟的剖面示意圖。圖6為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第一實(shí)施例的第六步驟的剖面示意圖。圖7為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第一實(shí)施例的電磁防護(hù)層的局部不意圖。圖8為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第一實(shí)施例制作方法的各個(gè)步驟流程示意圖。圖9為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第二實(shí)施例的第五步驟的剖面示意圖。圖10為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第二實(shí)施例的第六步驟的剖面示意圖。圖11為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第二實(shí)施例的第七步驟的剖面示意圖。附圖標(biāo)記說明M微小化電磁干擾防護(hù)結(jié)構(gòu)I 基板11接地部A 芯片模塊2芯片單元3導(dǎo)電凸塊31裸露表面4封裝單元4’封裝膠層5電磁防護(hù)單元5’電磁防護(hù)層51金屬濺鍍層511第一不銹鋼濺鍍層512第一銅濺鍍層
513第二不銹鋼濺鍍層52 導(dǎo)電層52’第二金屬層53 屏蔽層53’第一金屬層6容置空間
具體實(shí)施方式
下面結(jié)合附圖給出本發(fā)明較佳實(shí)施例，以詳細(xì)說明本發(fā)明的技術(shù)方案。第一實(shí)施例請(qǐng)參閱圖I至圖6所示，其分別為本發(fā)明的第一實(shí)施例的第一、ニ、三、四、五及六步驟制作方法的剖面示意圖。本發(fā)明所述的微小化電磁干擾防護(hù)結(jié)構(gòu)M的制作方法，包括以下步驟第一步驟(請(qǐng)參閱圖I)，首先，在一基板I表面上設(shè)置多個(gè)芯片単元2，并且基板I的表面上設(shè)置有多個(gè)接地部11。第二步驟(請(qǐng)參閱圖2)，形成多個(gè)設(shè)置在基板I表面上且分別與接地部11電性連接的導(dǎo)電凸塊3，其中導(dǎo)電凸塊3鄰近芯片單元2。導(dǎo)電凸塊3為ー金屬材質(zhì)的凸塊，導(dǎo)電凸塊3可以由各種導(dǎo)體金屬材質(zhì)形成。第三步驟(請(qǐng)參閱圖3)，在基板I上形成一封裝単元4，以覆蓋芯片單元2及導(dǎo)電凸塊3。也就是說，封裝単元4覆蓋基板I上的所有元件。第四步驟(請(qǐng)參閱圖4)，切割封裝単元4以及導(dǎo)電凸塊3，以使得封裝単元4被切割成多個(gè)分別覆蓋芯片単元2的封裝膠層4’(示意4中僅標(biāo)示一個(gè)芯片単元2作為代表)。通過將一部分的封裝単元4及導(dǎo)電凸塊3切除，使得封裝単元4被切割分離成多個(gè)封裝膠層4’，并使得每ー個(gè)導(dǎo)電凸塊3形成ー從封裝膠層4’的側(cè)表面裸露出來的裸露表面31。第五步驟(請(qǐng)參閱圖5)，將ー電磁防護(hù)単元5同時(shí)覆蓋每ー個(gè)封裝膠層4’的表面以及每ー個(gè)導(dǎo)電凸塊3的裸露表面31。也就是說，電磁防護(hù)單元5覆蓋基板I上的所有元件的表面。并且電磁防護(hù)単元5與導(dǎo)電凸塊3因?yàn)榻佑|而形成電性連接關(guān)系。第六步驟(請(qǐng)參閱圖6)，沿著每?jī)蓚€(gè)封裝膠層4’之間切割電磁防護(hù)單元5，以使得電磁防護(hù)單元5被切割成多個(gè)分別覆蓋封裝膠層4’的電磁防護(hù)層5’。也就是說，通過將ー部分的電磁防護(hù)單元5切除，以使得電磁防護(hù)單元5分離成多個(gè)微小部分。因此每ー個(gè)芯片單元2分別具有獨(dú)立的電磁干擾防護(hù)結(jié)構(gòu)。在第一實(shí)施例中，可選擇進(jìn)行到第五步驟結(jié)束或者進(jìn)行到第六步驟結(jié)束，不管是那ー種，均可完成本發(fā)明的微小化電磁干擾防護(hù)結(jié)構(gòu)M的制作。上述第四步驟，其中切割的動(dòng)作只針對(duì)封裝単元4以及導(dǎo)電凸塊3，并不切穿基板
I。倘若第四步驟將基板I切割分離成多個(gè)塊狀基板，將造成下ー步驟的濺鍍或無電解電鍍作業(yè)無法直接批次進(jìn)行。因?yàn)樵谇懈罘蛛x之后需要先將多個(gè)塊狀基板進(jìn)行排列方可進(jìn)入濺鍍或無電解電鍍的制程，這樣就容易形成時(shí)間及成本上的耗費(fèi)。上述第五步驟，其中電磁防護(hù)單元5包含多個(gè)用于防止芯片單元2與外部環(huán)境產(chǎn)生電磁干擾作用的金屬濺鍍層51。也就是說，本發(fā)明的微小化電磁干擾防護(hù)結(jié)構(gòu)M的金屬濺鍍層51可分別為ー覆蓋封裝膠層4’的表面及上述至少ー導(dǎo)電凸塊3的裸露表面的第一不銹鋼濺鍍層511、ー覆蓋第一不銹鋼濺鍍層511表面的第一銅濺鍍層512及ー覆蓋第一銅濺鍍層512表面的第二不銹鋼濺鍍層513 (請(qǐng)參閱圖7，其為電磁防護(hù)層5’的局部示意圖)。請(qǐng)參閱圖8所示，其為本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法的各個(gè)步驟流程示意圖。圖中的附圖標(biāo)記S801 S806分別表示本發(fā)明的第一實(shí)施例的第一步驟至第六步驟。通過圖8可以更為了解本發(fā)明的整體制作方法流程。仍然參閱圖6所示，其為本發(fā)明的微小化電磁干擾防護(hù)結(jié)構(gòu)M的第一實(shí)施例的剖面示意圖。根據(jù)本發(fā)明微小化電磁干擾防護(hù)結(jié)構(gòu)的第一實(shí)施例，本發(fā)明所述的微小化電磁 干擾防護(hù)結(jié)構(gòu)包括一基板I及多個(gè)芯片模塊A?；錓可以為一印刷電路板或娃晶圓基板，其表面上具有多個(gè)接地部11。芯片豐旲塊A設(shè)置于基板I的表面上，并且每ー個(gè)芯片模塊A包括至少ー個(gè)芯片單元2 (示意6中僅標(biāo)不一個(gè)芯片單兀2作為代表)、至少ー個(gè)導(dǎo)電凸塊3、一封裝膠層4’及ー電磁防護(hù)層5’。芯片單元2設(shè)置在基板I的表面上并且與基板I電性連接。導(dǎo)電凸塊3設(shè)置在基板I的表面上且鄰近芯片單元2，本發(fā)明第一實(shí)施例的導(dǎo)電凸塊3設(shè)置于芯片單元的鄰近兩偵U。并且不限定導(dǎo)電凸塊3的個(gè)數(shù)，導(dǎo)電凸塊3也可為ー個(gè)或三個(gè)以上。上述至少ー個(gè)導(dǎo)電凸塊3與基板I上的第一接地部11形成電性連接。封裝膠層4’設(shè)置在基板I上并且覆蓋芯片単元2以及導(dǎo)電凸塊3的表面。另外，電磁防護(hù)層5’覆蓋封裝膠層4’的表面及導(dǎo)電凸塊3的裸露表面。也就是說，電磁防護(hù)層5’覆蓋每ー個(gè)封裝膠層4’的表面及導(dǎo)電凸塊3裸露出封裝膠層4’的部分，以使得電磁防護(hù)層5’通過導(dǎo)電凸塊3與接地部11形成電性連接的關(guān)系。其中，電磁防護(hù)層5’包含有多個(gè)依次形成的且用于防止芯片單元2彼此間互相干擾的金屬濺鍍層51 (請(qǐng)參閱圖7，其為電磁防護(hù)層5’的局部示意圖)。經(jīng)由實(shí)驗(yàn)研究及實(shí)際測(cè)試發(fā)現(xiàn)，當(dāng)不銹鋼濺鍍層與銅濺鍍層依次鍍著于結(jié)構(gòu)體表面吋，電磁屏蔽效果及防止表面發(fā)生氧化作用的效果為最佳。但電磁防護(hù)層5’的結(jié)構(gòu)并不局限于此，還可以采用其他具有良好的電傳導(dǎo)性質(zhì)及抗氧化性質(zhì)的金屬材料。上述金屬濺鍍層51是經(jīng)由不斷研究測(cè)試所發(fā)展而出較佳的濺鍍層配置方式，可以達(dá)到良好的電磁屏蔽作用及鍍層表面的防止氧化的效果。其中由上述濺鍍制程所制作的電磁防護(hù)層51還可為一由無電解電鍍制程所制作的金屬層。第二實(shí)施例請(qǐng)參閱圖I至圖4以及圖9至圖11所示，其分別為本發(fā)明的第二實(shí)施例的第一、ニ、三、四、五、六及七步驟制作方法的剖面示意圖。第二實(shí)施例的前四個(gè)步驟與第一實(shí)施例相同，其步驟流程及組件符號(hào)可參考上述第一實(shí)施例的說明。本發(fā)明所述的微小化電磁干擾防護(hù)結(jié)構(gòu)M第二實(shí)施例的制作方法，其包括以下步驟根據(jù)圖I至圖4所示，由第一步驟至第四步驟可得到一表面具有導(dǎo)電凸塊3的基板1，并且每ー個(gè)導(dǎo)電凸塊3具有ー從封裝膠層4’的側(cè)表面裸露出來的裸露表面31。其中，每?jī)蓚€(gè)封裝膠層4’之間形成一容置空間6。因此本發(fā)明的第二實(shí)施例中，容置空間6的數(shù)量為復(fù)數(shù)個(gè)。接著第五步驟(請(qǐng)參閱圖9)，分別在該些容置空間6內(nèi)形成多個(gè)導(dǎo)電層52。也就是說，導(dǎo)電層52設(shè)置在每?jī)蓚€(gè)封裝膠層4’之間。并且導(dǎo)電層52分別與導(dǎo)電凸塊3的裸露表面31及接地部11相互接觸，而相互形成電性連接的關(guān)系。其中，導(dǎo)電層52可由銀膠或各種導(dǎo)電膠體材料形成。第六步驟(請(qǐng)參閱圖10)，將ー屏蔽層53同時(shí)覆蓋每ー個(gè)導(dǎo)電層52的表面及每ー個(gè)封裝膠層4’的表面。也就是說，屏蔽層53與導(dǎo)電層52因?yàn)榻佑|而形成電性連接。因此，屏蔽層53與接地部11通過導(dǎo)電層52而形成電性連接關(guān)系。第七步驟(請(qǐng)參閱圖11)，切割屏蔽層53及每ー個(gè)導(dǎo)電層52。其中屏蔽層53被切割成多個(gè)第一金屬層53’，姆ー個(gè)導(dǎo)電層52被切割成至少兩個(gè)第二金屬層52’。第一金屬層53’分別覆蓋封裝膠層4’的上表面，第二金屬層52’分別同時(shí)覆蓋封裝膠層4’的側(cè)表面及導(dǎo)電凸塊3的裸露表面31。也就是說，每ー個(gè)導(dǎo)電層52分別被切割成兩個(gè)各自獨(dú)立 的個(gè)體。通過將一部分的屏蔽層53及導(dǎo)電層52切除，從而形成多個(gè)電磁防護(hù)層5’，其中每一個(gè)電磁防護(hù)層5’分別是由第一金屬層53’及第ニ金屬層52’所構(gòu)成的。在第二實(shí)施例中，可選擇進(jìn)行到第六步驟結(jié)束或者進(jìn)行到第七步驟結(jié)束，不管是那ー種，都可完成本發(fā)明的微小化電磁干擾防護(hù)結(jié)構(gòu)M的制作。本發(fā)明的第二實(shí)施例通過第二金屬層52’覆蓋封裝膠層4’的側(cè)表面，并且配合第一金屬層53’覆蓋封裝膠層4’的上表面，進(jìn)而實(shí)現(xiàn)電磁屏蔽的功效，防止電子元件對(duì)外部環(huán)境造成干擾，或電子元件內(nèi)各單元組件互相干擾的現(xiàn)象。根據(jù)本發(fā)明的實(shí)施例，上述的微小化電磁干擾防護(hù)結(jié)構(gòu)通過切除一部分的封裝單元、導(dǎo)電凸塊及電磁防護(hù)単元，以使得每ー芯片模塊達(dá)到微小化的設(shè)計(jì)，并且每ー芯片模塊均具有防止電磁干擾的效果。以上所述僅為本發(fā)明的實(shí)施例，其并非是對(duì)本發(fā)明的專利范圍的限制。雖然以上描述了本發(fā)明的具體實(shí)施方式
，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這些僅是舉例說明，本發(fā)明的保護(hù)范圍是由所附權(quán)利要求書限定的。本領(lǐng)域的技術(shù)人員在不背離本發(fā)明的原理和實(shí)質(zhì)的前提下，可以對(duì)這些實(shí)施方式做出多種變更或修改，但這些變更和修改均落入本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.ー種微小化電磁干擾防護(hù)結(jié)構(gòu)，其特征在于，其包括 一基板，該基板的表面上具有多個(gè)接地部；以及 多個(gè)設(shè)置在該基板表面上的芯片模塊，其中每ー個(gè)芯片模塊包括 至少ー個(gè)芯片單元，該至少一個(gè)芯片單元設(shè)置在該基板的表面上且電性連接于該基板； 至少ー個(gè)導(dǎo)電凸塊，該至少ー個(gè)導(dǎo)電凸塊設(shè)置在該基板的表面上且鄰近上述至少ー個(gè)芯片單元，上述至少ー個(gè)導(dǎo)電凸塊與該基板上的接地部形成電性連接； 一封裝膠層，該封裝膠層設(shè)置在該基板上且覆蓋該芯片単元及上述至少ー導(dǎo)電凸塊的表面；以及 ー電磁防護(hù)層，該電磁防護(hù)層覆蓋該封裝膠層的表面并與上述至少ー個(gè)導(dǎo)電凸塊的裸露表面電性連接，以使得該電磁防護(hù)層電性連接于該基板上的接地部。
2.如權(quán)利要求I所述的微小化電磁干擾防護(hù)結(jié)構(gòu)，其特征在于，該基板為印刷電路板或娃晶圓基板。
3.如權(quán)利要求I所述的微小化電磁干擾防護(hù)結(jié)構(gòu)，其特征在于，該電磁防護(hù)層包含有多個(gè)依次形成的且用于防止外部環(huán)境對(duì)于該芯片單元產(chǎn)生電磁干擾作用的金屬濺鍍層。
4.如權(quán)利要求3所述的微小化電磁干擾防護(hù)結(jié)構(gòu)，其特征在于，該些金屬濺鍍層分別為ー覆蓋該封裝膠層的表面及上述至少ー個(gè)導(dǎo)電凸塊的裸露表面的第一不銹鋼濺鍍層、一覆蓋該第一不銹鋼濺鍍層表面的第一銅濺鍍層及ー覆蓋該第一銅濺鍍層表面的第二不銹鋼濺鍍層。
5.如權(quán)利要求3所述的微小化電磁干擾防護(hù)結(jié)構(gòu),其特征在于,該電磁防護(hù)層為一由無電解電鍍制程所制作的金屬層。
6.如權(quán)利要求I所述的微小化電磁干擾防護(hù)結(jié)構(gòu)，其特征在于，該電磁防護(hù)層包括一第一金屬層及ー第二金屬層，該第一金屬層覆蓋該封裝膠層的上表面，該第二金屬層覆蓋該封裝膠層的側(cè)表面及上述至少ー個(gè)導(dǎo)電凸塊的裸露表面。
7.ー種微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特征在于，其包括以下步驟 在一基板表面上設(shè)置多個(gè)芯片単元，并且該基板的表面上設(shè)置有多個(gè)接地部； 形成多個(gè)設(shè)置在該基板表面上且分別與該些接地部電性連接的導(dǎo)電凸塊，其中該些導(dǎo)電凸塊分別鄰近該些芯片單元； 在該基板上形成一封裝単元，以覆蓋該些芯片單元以及該些導(dǎo)電凸塊； 切割該封裝単元以及每ー個(gè)導(dǎo)電凸塊，以使得該封裝単元被切割成多個(gè)分別覆蓋該些芯片單元的封裝膠層，并使得每ー個(gè)導(dǎo)電凸塊形成ー從該封裝膠層的側(cè)表面裸露出來的裸露表面；以及 將ー電磁防護(hù)單兀同時(shí)覆蓋姆ー個(gè)封裝膠層的表面以及姆一個(gè)導(dǎo)電凸塊的裸露表面。
8.如權(quán)利要求7所述的微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特征在于，上述將該電磁防護(hù)單元同時(shí)覆蓋每ー個(gè)封裝膠層的表面以及每一個(gè)導(dǎo)電凸塊的裸露表面的步驟之后，更進(jìn)一歩包括沿著每?jī)蓚€(gè)封裝膠層之間切割該電磁防護(hù)單元，以使得該電磁防護(hù)單元被切割成多個(gè)分別覆蓋該些封裝膠層的電磁防護(hù)層。
9.如權(quán)利要求7所述的微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特征在于，該些電磁防護(hù)層分別與該些導(dǎo)電凸塊形成電性連接，并且該些導(dǎo)電凸塊為金屬凸塊。
10.如權(quán)利要求7所述的微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特征在于，該些電磁防護(hù)層包括多個(gè)第一金屬層以及多個(gè)第二金屬層，該些第一金屬層分別覆蓋該些封裝膠層的上表面，該些第二金屬層分別同時(shí)覆蓋該些封裝膠層的側(cè)表面及該些導(dǎo)電凸塊的裸露表面。
11.如權(quán)利要求7所述的微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特征在于，該電磁防護(hù)單元的切割方式為激光切割。
12.如權(quán)利要求7所述的微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特征在于，每ー個(gè)電磁防護(hù)層分別包含多個(gè)依次形成的且用于防止外部環(huán)境對(duì)于該芯片單元產(chǎn)生電磁干擾作用的金屬濺鍍層。
13.—種微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特征在于，其包括以下步驟 在一基板表面上設(shè)置多個(gè)芯片単元，并且該基板的表面上設(shè)置有多個(gè)接地部； 形成多個(gè)設(shè)置在該基板表面上且分別與該些接地部電性連接的導(dǎo)電凸塊，其中該些導(dǎo)電凸塊分別鄰近該些芯片單元； 在該基板上形成一封裝単元，以覆蓋該些芯片單元以及該些導(dǎo)電凸塊； 切割該封裝単元以及每ー個(gè)導(dǎo)電凸塊，其中該封裝単元被切割成多個(gè)分別覆蓋該些芯片單元的封裝膠層，每?jī)蓚€(gè)封裝膠層之間形成一容置空間，且每一個(gè)導(dǎo)電凸塊被切割從而形成ー從該封裝膠層的側(cè)表面裸露出來的裸露表面； 分別在該些容置空間內(nèi)形成多個(gè)導(dǎo)電層；以及 將ー屏蔽層同時(shí)覆蓋每ー個(gè)導(dǎo)電層的表面以及每ー個(gè)封裝膠層的表面。
14.如權(quán)利要求13所述的微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特征在于，上述將該屏蔽層同時(shí)覆蓋每ー個(gè)導(dǎo)電層的表面以及每一個(gè)封裝膠層的表面的步驟之后，更進(jìn)一歩包括切割該屏蔽層以及每ー個(gè)導(dǎo)電層，其中該屏蔽層被切割成多個(gè)第一金屬層，上述每一個(gè)導(dǎo)電層被切割成至少兩個(gè)第二金屬層，該些第一金屬層分別覆蓋該些封裝膠層的上表面，該些第二金屬層分別同時(shí)覆蓋該些封裝膠層的側(cè)表面及該些導(dǎo)電凸塊的裸露表面。
15.如權(quán)利要求13所述的微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法，其特征在于，該些導(dǎo)電層為銀膠體。
全文摘要
本發(fā)明公開了一種微小化電磁干擾防護(hù)結(jié)構(gòu)，其包括一基板及多個(gè)芯片模塊?；灞砻嫔暇哂卸鄠€(gè)接地部。芯片模塊設(shè)置在基板的表面上，其中每一個(gè)芯片模塊包括至少一芯片單元，其設(shè)置在基板的表面上且電性連接于基板。至少一導(dǎo)電凸塊設(shè)置在基板的表面上且鄰近芯片單元，導(dǎo)電凸塊與基板上的接地部形成電性連接。一封裝膠層設(shè)置于基板上且覆蓋芯片單元的表面及導(dǎo)電凸塊的表面。一電磁防護(hù)層覆蓋封裝膠層的表面并與導(dǎo)電凸塊的裸露表面電性連接，以使得電磁防護(hù)層電性連接于接地部。本發(fā)明還公開了一種微小化電磁干擾防護(hù)結(jié)構(gòu)的制作方法。本發(fā)明使得每一個(gè)芯片模塊均具有防止電磁干擾的屏蔽效果。
文檔編號(hào)H01L21/50GK102695407SQ20111007134
公開日2012年9月26日 申請(qǐng)日期2011年3月23日 優(yōu)先權(quán)日2011年3月23日
發(fā)明者吳明哲 申請(qǐng)人:環(huán)旭電子股份有限公司, 環(huán)鴻科技股份有限公司