国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      薄膜晶體管和具有該薄膜晶體管的顯示裝置的制作方法

      文檔序號:6998947閱讀:106來源:國知局
      專利名稱:薄膜晶體管和具有該薄膜晶體管的顯示裝置的制作方法
      技術領域
      描述的技術總體涉及一種薄膜晶體管和一種包括該薄膜晶體管的顯示裝置,更具體地講,涉及這樣一種薄膜晶體管,在該薄膜晶體管中,因為閾值電壓的變化量小,所以可靠性優(yōu)異。
      背景技術
      薄膜晶體管通常設置有半導體層、柵電極、源電極和漏電極,半導體層設置有源區(qū)、漏區(qū)及設置在源區(qū)和漏區(qū)之間的溝道區(qū)。此外,半導體層可以包括多晶硅或非晶硅,由于多晶硅的電子遷移率高于非晶硅的電子遷移率,所以目前主要采用多晶硅。多晶硅薄膜晶體管分為柵電極設置在半導體層的溝道區(qū)上的頂柵型和柵電極設置在半導體層下方的底柵型。底柵型薄膜晶體管的優(yōu)點在于制造工藝簡單并且柵極絕緣層和溝道區(qū)之間的界面沒被暴露,但是在元件的結構方面,由于柵電極、柵極絕緣層和源/漏電極的層狀結構而在元件中存在MIM (金屬-絕緣體-金屬)結構,并且這部分由于電荷根據(jù)柵極電壓的施加被捕獲到絕緣體中而具有可靠性問題。在該背景技術部分公開的上述信息僅是為了增強對描述的技術的背景的理解,因此它可能包含沒有形成在該國已被本領域普通技術人員所知曉的現(xiàn)有技術的信息。

      發(fā)明內容
      描述的技術致力于提供一種薄膜晶體管,在該薄膜晶體管中,因為在元件中不包括MIM (金屬-絕緣體-金屬)結構,所以可靠性優(yōu)異。因此,當前實施例的另一目的是提供一種閾值電壓的變化量小的薄膜晶體管。示例性實施例提供了一種薄膜晶體管,所述薄膜晶體管包括柵電極、半導體層和源/漏電極,其中,源/漏電極設置在形成有半導體層的區(qū)域的范圍中。另一實施例提供了一種薄膜晶體管,所述薄膜晶體管包括基底;柵電極,所述柵電極設置在基底的上部上;柵極絕緣層,所述柵極絕緣層設置在柵電極上;半導體層,所述半導體層設置在柵極絕緣層上;源/漏區(qū),所述源/漏區(qū)設置在半導體層的上部的預定區(qū)域中;源/漏電極,所述源/漏電極電連接到源/漏區(qū),其中,半導體層插入到柵電極和源/漏電極之間的所有區(qū)域中。另一實施例提供了一種薄膜晶體管,所述薄膜晶體管包括基底;源/漏電極,所述源/漏電極設置在基底的上部上;源/漏區(qū),所述源/漏區(qū)設置在源/漏電極上;半導體層,所述半導體層設置在源/漏區(qū)的上部上;柵極絕緣層,所述柵極絕緣層設置在包括半導體層的基底的前表面上;柵電極,所述柵電極設置在柵極絕緣層上,其中,半導體層插入到柵電極和源/漏電極之間的所有區(qū)域中。又一實施例提供了一種包括薄膜晶體管的顯示裝置。因此,當前實施例可以提供這樣的薄膜晶體管,在該薄膜晶體管中,因為在元件中不包括MIM (金屬-絕緣體-金屬)結構,所以可靠性優(yōu)異。此外,當前實施例可以提供一種閾值電壓的變化量小的薄膜晶體管。


      圖IA是示出了具有普通結構的底柵型薄膜晶體管的平面圖;圖IB是沿著圖IA中的A-A線截取的剖視圖;圖IC是沿著圖IA中的B-B線截取的剖視圖;圖2A是示出了根據(jù)第一示例性實施例的底柵型薄膜晶體管的平面圖;圖2B是沿著圖2A中的A-A線截取的剖視圖;圖2C是沿著圖2A中的B-B線截取的剖視圖;圖3是包括根據(jù)第一示例性實施例的底柵型薄膜晶體管的有機發(fā)光二極管 (OLED)顯示器的剖視圖;圖4是根據(jù)第一示例性實施例的底柵型薄膜晶體管的示例性變型;圖5A是示出了根據(jù)第二示例性實施例的底柵型薄膜晶體管的剖視圖;圖5B是包括根據(jù)第二示例性實施例的底柵型薄膜晶體管的有機發(fā)光二極管 (OLED)顯示器的剖視圖;圖6A是示出了根據(jù)第三示例性實施例的底柵型薄膜晶體管的平面圖;圖6B是沿著圖6A中的C-C線截取的剖視圖;圖7是示出了根據(jù)第四示例性實施例的交錯型薄膜晶體管的剖視圖;圖8是示出了閾值電壓(Vth)根據(jù)源/漏電流(Ids)的變化而變化的曲線圖;圖9是示出了閾值電壓(Vth)根據(jù)時間(S)的變化的曲線圖。
      具體實施例方式在下文中將參照附圖更充分地描述當前實施例的目的、技術構成和效果,在附圖中示出了示例性實施例。此外,在附圖中,為了易于描述,會夸大層、區(qū)域等的長度和厚度。 在整個說明書中相同的標號指示相同的元件。圖IA是示出了具有普通結構的底柵型薄膜晶體管的平面圖,圖IB是沿著圖IA中的A-A線截取的剖視圖,圖IC是沿著圖IA中的B-B線截取的剖視圖。 參照圖IA至圖1C,在緩沖層22形成在諸如玻璃或塑料的絕緣基底21上并且在該基底的前表面上形成金屬材料之后,將該金屬材料圖案化以形成柵電極23。在基底的前表面上形成包括氧化硅膜或氮化硅膜的單層或多層的柵極絕緣層M。在非晶硅層沉積在基底的前表面上之后,將非晶硅層圖案化以形成非晶硅層圖案 25。在絕緣膜形成在基底的前表面上之后,將絕緣膜圖案化以形成從非晶硅層圖案到溝道區(qū)的上部的蝕刻停止件26。在被注入高濃度雜質的非晶硅層形成在基底的前表面上之后,利用光致抗蝕劑圖案和蝕刻停止件將該非晶硅層圖案化,從而通過形成被注入高濃度雜質的非晶硅層圖案27 來限定源/漏區(qū)。在導電金屬被沉積在基底的前表面上之后,利用光致抗蝕劑圖案和蝕刻停止件將導電金屬圖案化,從而通過形成源/漏電極觀來完成底柵型薄膜晶體管。然而,具有如圖IB中的Rl區(qū)域和圖IC中的R2區(qū)域所示的普通結構的底柵型薄膜晶體管因為在元件中存在由柵電極23、柵極絕緣層M和源/漏電極觀的層狀結構構成的MIM(金屬-絕緣體-金屬)結構,并且在向這部分施加柵極電壓的情況下在柵極絕緣層中發(fā)生電荷捕獲等,所以在可靠性方面存在著問題。圖2A是示出了根據(jù)第一示例性實施例的底柵型薄膜晶體管的平面圖,圖2B是沿著圖2A中的A-A線截取的剖視圖,圖2C是沿著圖2A中的B-B線截取的剖視圖。參照圖2A至圖2C,在緩沖層122形成在諸如玻璃或塑料的透明絕緣基底121上并且在緩沖層上形成柵電極形成材料之后,將柵電極形成材料圖案化以形成柵電極123。緩沖層起到防止在下面的基底中產生的雜質的濕氣擴散的作用。在形成有柵電極123的基底上形成包括氧化硅膜或氮化硅膜的單層或多層的柵極絕緣層124,在柵極絕緣層上形成非晶硅層(未示出)??梢岳没瘜W氣相沉積或物理氣相沉積來形成非晶硅層。此外,當形成非晶硅層時或者在形成非晶硅層之后,執(zhí)行脫氫處理工藝或者可以執(zhí)行降低氫的濃度的工藝。通過使非晶硅層晶化來形成多晶硅層(未示出),并且通過將多晶硅層圖案化來形成半導體層125。作為通過使用多晶硅來使非晶硅晶化的方法,有固化晶化、準分子激光晶化、金屬誘導晶化和金屬誘導橫向晶化,固相晶化是在大約700°C或更低的溫度下使非晶硅層退火達數(shù)個小時至數(shù)十小時的方法,其中,700°C或更低的溫度是玻璃的變形溫度,所述玻璃是形成使用薄膜晶體管的顯示元件的基底的材料;準分子激光晶化是通過將準分子激光射入到硅層來局部加熱硅層并使硅層在非常短的時間內在高溫下晶化的方法;金屬誘導晶化是利用這樣一種現(xiàn)象的方法,即,通過使諸如鎳、鈀、金、鋁等的金屬接觸非晶硅層或將上述金屬注入到非晶硅層而使金屬誘導非晶硅的相變的現(xiàn)象;金屬誘導橫向晶化是利用金屬與硅相互反應并且在將生成的硅化物連續(xù)地傳輸?shù)絺炔康耐瑫r連續(xù)地誘導硅的晶化的方法來使硅層晶化的方法。然而,在本實施例中,晶化方法不受限制。在本實施例中,當通過將多晶硅層圖案化來形成半導體層125時,半導體層125的長度L2比通過后面的工藝形成的源電極到漏電極的范圍內的長度L1長,并且半導體層125 的寬度W2比源電極或漏電極的寬度W1大。在包括半導體層的基底的前表面上形成諸如氧化硅膜或氮化硅膜的絕緣膜并將該絕緣膜圖案化,以形成蝕刻停止件126。通過溝道區(qū)來限定位于形成有蝕刻停止件126的區(qū)域的下部處的半導體層125。在包括蝕刻停止件126的基底上形成被注入高濃度雜質的硅層并將該硅層圖案化以限定源/漏區(qū)127,形成源/漏電極形成材料并將其圖案化以形成源/漏電極128。然而,即使在附圖中沒有示出,但是在順序地形成被注入高濃度雜質的硅層及源/漏電極形成材料之后,可以通過同時蝕刻被注入高濃度雜質的硅層及源/漏電極形成材料來同時形成源/漏區(qū)和源/漏電極。當蝕刻被注入高濃度雜質的硅層或源/漏電極形成材料時,蝕刻停止件用來防止半導體層(具體地講,溝道區(qū))被蝕刻或受損。如上所述,通過利用蝕刻停止件蝕刻源/ 漏電極形成材料和被注入高濃度雜質的硅層來形成源/漏電極和源/漏區(qū)的工藝稱作E/S (蝕刻停止件)蝕刻工藝。因此,可以制造出根據(jù)第一示例性實施例的底柵型薄膜晶體管。如上所述,半導體層125的長度L2比源電極到漏電極的范圍內的長度L1長,半導體層125的寬度W2比源電極或漏電極的寬度W1大。在當前實施例中,源電極到漏電極的范圍內的長度L1是指源電極的端部到漏電極的端部的范圍內的長度中的最長長度。在當前實施例中,由于半導體層的長度大于源電極的端部到漏電極的端部的范圍內的長度中的最長長度并且半導體層的寬度大于源/漏電極的寬度,所以源/漏電極形成在其上形成有半導體層的區(qū)域的范圍內。在具有普通結構的底柵型薄膜晶體管中,由于半導體層的寬度小于源電極或漏電極的寬度并且半導體層的長度小于從源電極到漏電極的長度,所以如圖IB中的Rl區(qū)域和圖IC中的R2區(qū)域所示,在源電極或漏電極的下部形成了不存在半導體層的區(qū)域,在該區(qū)域中,在元件中存在由柵電極、柵極絕緣層和源/漏電極的層狀結構形成的MIM(金屬-絕緣體-金屬)結構,從而在向這部分施加柵極電壓的情況下,在柵極絕緣層中發(fā)生電荷捕獲等,由此造成可靠性方面的問題。然而,在當前實施例中,由于源/漏電極形成在形成有半導體層的區(qū)域的范圍內, 所以如圖2B中的R3區(qū)域和圖2C中的R4區(qū)域所示,結構是半導體層125插入到柵電極123 和源/漏電極1 之間的所有區(qū)域中,從而在元件中不存在像普通結構一樣的由柵電極、柵極絕緣層和源/漏電極的層狀結構形成的MIM(金屬-絕緣體-金屬)結構。同時,圖4是根據(jù)第一示例性實施例的底柵型薄膜晶體管的示例性變型。如圖4所示,可通過形成蝕刻停止件1 來形成偏移區(qū)域(offset region),使得蝕刻停止件的長度大于柵電極123'的長度。偏移區(qū)域是指柵電極的端部到位于源/漏電極的下部的源/漏區(qū)與半導體層接觸的區(qū)域的范圍內的區(qū)域?;緛碇v,偏移區(qū)域沒有被摻雜,并且可以包括LDD(輕摻雜漏極)區(qū)或LDS(輕摻雜源極)區(qū)。由于在本領域這點是清楚的,所以將省略對它的詳細描述。圖3是包括根據(jù)第一示例性實施例的底柵型薄膜晶體管的有機發(fā)光二極管 (OLED)顯示器的剖視圖。參照圖3,在包括根據(jù)第一示例性實施例的薄膜晶體管的基底121的前表面上形成絕緣膜130??衫米鳛闊o機膜的氧化硅膜、氮化硅膜和玻璃上旋涂的膜中的任何一種來形成絕緣膜130,或者可以利用作為有機膜的聚酰亞胺、苯并環(huán)丁烯系列樹脂和丙烯酸酯中的任何一種來形成絕緣膜130。此外,可以利用無機膜和有機膜的層狀結構來形成絕緣膜 130。通過蝕刻絕緣膜130來形成暴露源電極或漏電極128的通孔。通過該通孔形成連接到源電極和漏電極中的任何一個的第一電極140??蓪⒌谝浑姌O140形成為陽極或陰極。在第一電極140是陽極的情況下,陽極可以包括由ITO(氧化銦錫)、IZO(氧化銦鋅) 和ITZO(氧化銦錫鋅)中的任何一種制成的透明導電層,在第一電極140是陰極的情況下, 可以利用Mg、Ca、Al、Ag、Ba或它們的合金來形成陰極。隨后,在第一電極140上形成具有暴露第一電極的一部分的開口的像素限定膜 150,并且在暴露的第一電極上形成包括發(fā)射層的有機膜層160。有機膜層160還可以包括從由空穴注入層(HIL)、空穴傳輸層(HTL)、空穴抑制層、電子抑制層、電子注入層(EIL)和電子傳輸層(ETL)組成的組中選擇的一個或多個層。在有機膜層上形成第二電極170。第二電極170可以為陽極或陰極,在第二電極170是陽極的情況下,陽極可以包括由ΙΤ0、ΙΖ0 和ITZO中的任何一種制成的透明導電層,在第二電極170是陰極的情況下,可以利用Mg、 Ca、Al、Ag、Ba或它們的合金來形成陰極。因此,完成了有機發(fā)光二極管(OLED)顯示器。圖5A是根據(jù)第二示例性實施例的底柵型薄膜晶體管的剖視圖,圖5B是包括根據(jù)第二示例性實施例的底柵型薄膜晶體管的有機發(fā)光二極管(OLED)顯示器的剖視圖。除了以下的描述之外,根據(jù)第二示例性實施例的底柵型薄膜晶體管和有機發(fā)光二極管(OLED)顯示器可以與第一示例性實施例相同。參照圖5A,在緩沖層222形成在諸如玻璃或塑料的透明絕緣基底221上并且在緩沖層上形成柵電極形成材料之后,將柵電極形成材料圖案化以形成柵電極223。接下來,在形成有柵電極223的基底上形成包括氧化硅膜或氮化硅膜的單層或多層的柵極絕緣層224。此后,在非晶硅層(未示出)形成在柵極絕緣層上之后,通過使非晶硅層晶化來形成多晶硅層(未示出),并且通過將多晶硅層圖案化來形成半導體層225。在第二示例性實施例中,與第一示例性實施例一樣,當通過圖案化多晶硅層來形成半導體層225時,半導體層225的長度比通過后面的工藝形成的源電極到漏電極的范圍內的長度長,并且半導體層225的寬度比源電極或漏電極的寬度大。接下來,在基底上,形成被注入高濃度雜質的硅層并將該硅層圖案化來限定源/ 漏區(qū)227,然后形成源/漏電極形成材料并將該源/漏電極形成材料圖案化來形成源/漏電極228。然而,即使在附圖中沒有示出,但是在順序地形成被注入高濃度雜質的硅層和源/ 漏電極形成材料之后,可以通過同時蝕刻被注入高濃度雜質的硅層和源/漏電極形成材料來同時形成源/漏區(qū)和源/漏電極。當形成源/漏區(qū)和源/漏電極時,除了蝕刻被注入高濃度雜質的硅層和源/漏電極形成材料之外,還通過進一步蝕刻半導體層的一部分來限定溝道區(qū),并且如上所述,通過蝕刻半導體層的一部分、被注入高濃度雜質的硅層和源/漏電極形成材料以去除它們來形成每個區(qū)域的工藝稱作E/B(回蝕)蝕刻工藝。因此,可以制造出根據(jù)第二示例性實施例的底柵型薄膜晶體管。參照圖5B,在包括根據(jù)第二示例性實施例的薄膜晶體管的基底221的前表面上形成絕緣膜230。通過蝕刻絕緣膜230來形成暴露源電極或漏電極228的通孔,并且形成通過通孔連接到源電極和漏電極中的任何一個的第一電極240。在第一電極240上形成具有暴露第一電極的一部分的開口的像素限定膜250,并且在暴露的第一電極上形成包括發(fā)射層的有機膜層沈0。隨后,通過在有機膜層上形成第二電極270來完成有機發(fā)光二極管(OLED)顯示器。圖6A是示出了根據(jù)第三示例性實施例的底柵型薄膜晶體管的平面圖,圖6B是沿著圖6A中的C-C線截取的剖視圖。除了以下的描述之外,根據(jù)第三示例性實施例的底柵型薄膜晶體管和有機發(fā)光二極管(OLED)顯示器可以與第一示例性實施例相同。參照圖6A和圖6B,在緩沖層322形成在諸如玻璃或塑料的透明絕緣基底321上并
      8且在緩沖層上形成柵電極形成材料之后,將柵電極形成材料圖案化以形成柵電極323。在形成有柵電極323的基底上形成包括氧化硅膜或氮化硅膜的單層或多層的柵極絕緣層324,在柵極絕緣層上形成非晶硅層(未示出)。通過使非晶硅層晶化來形成多晶硅層(未示出),并且通過將多晶硅層圖案化來形成半導體層325。在包括半導體層的基底的前表面上形成諸如氧化硅膜或氮化硅膜的絕緣膜并且將該絕緣膜圖案化,以形成蝕刻停止件326。通過形成有蝕刻停止件326的區(qū)域的下部處的半導體層325來限定溝道區(qū)。隨后,在包括蝕刻停止件326的基底上,形成被注入高濃度雜質的硅層并將該硅層圖案化來限定源/漏區(qū)327,并且形成源/漏電極形成材料并將該源/漏電極形成材料圖案化來形成源電極328a和漏電極328b。如圖6A所示,構成源電極328a和漏電極328b,從而在半導體層的中心區(qū)域中設置源電極并且漏電極在半導體層的外部區(qū)域中以U字形式圍繞源電極,從而改進了溝道區(qū)的寬度。在第三示例性實施例中,由于漏電極圍繞源電極,所以源電極設置在漏電極中,并且源電極形成在形成有半導體層的區(qū)域的范圍內。因此,在第三示例性實施例中,漏電極和半導體層之間的位置關系是重要的,半導體層325的長度L2比漏電極的長度L1長,并且半導體層325的寬度W2比漏電極的寬度W1 大。在當前實施例中,漏電極的長度L1是指漏電極的一端到漏電極的另一端的范圍內的長度中的最長長度,漏電極的寬度W1是指漏電極的一端到漏電極的另一端的范圍內的寬度中的最大寬度。在第三示例性實施例中,由于源電極設置在漏電極中并且半導體層的長度比漏電極的長度大且半導體層的寬度比漏電極的寬度大,所以源/漏電極形成在形成有半導體層的區(qū)域的范圍內,使得結構是半導體層325插入到柵電極323與源電極328a和漏電極328b 之間的所有區(qū)域中。圖7是示出了根據(jù)第四示例性實施例的交錯型薄膜晶體管的剖視圖。除了以下的描述之外,根據(jù)第四示例性實施例的薄膜晶體管可以與第一示例性實施例相同。參照圖7,在緩沖層410形成在諸如玻璃或塑料的透明絕緣基底400上并且在緩沖層上形成源/漏電極形成材料之后,將源/漏電極形成材料圖案化來形成源/漏電極420。在源/漏電極420上形成包括被注入高濃度雜質的硅的源/漏區(qū)430,并且在包括源/漏區(qū)的基底上形成非晶硅層(未示出)。通過使非晶硅層晶化來形成多晶硅層(未示出),通過圖案化多晶硅層來形成半導體層440。源/漏電極形成在形成有半導體層的區(qū)域的范圍內。因此,結構是半導體層插入到如隨后描述的柵電極和源/漏電極之間的所有區(qū)域中。在包括半導體層的基底的前表面上形成柵極絕緣層450,并且在柵極絕緣層450 上形成柵電極460。因而,可以制造出根據(jù)第四示例性實施例的交錯型薄膜晶體管。在下文中,將描述根據(jù)當前實施例的底柵型薄膜晶體管的可靠性的改善。
      圖8是示出了閾值電壓(Vth)根據(jù)源/漏電流(Ids)的變化而變化的曲線圖。圖8示出了在施加IOV的源漏電壓(Vds),設置源/漏電流(Ids)為0. 5μΑ、1μΑ、 2 μ Α、5 μ A和10 μ A并且施加柵極電壓(Vg)達1小時之后測量閾值電壓的變化(Δ Vth)的曲線圖,X表示具有普通結構的底柵型薄膜晶體管的特性,Y表示根據(jù)當前實施例的底柵型薄膜晶體管的特性。參照圖8,在具有普通結構的底柵型薄膜晶體管的情況下,閾值電壓在源/漏電流為初始量(hi)時為大約1.65V,并且在源/漏電流為1(^六時為大約1. 11V,這表明閾值電壓的變化量(AVth)對應于大約-0. 54V0然而,在根據(jù)當前實施例的底柵型薄膜晶體管的情況下,閾值電壓在源/漏電流為初始量(Ini)時為大約0.47V,并且在源/漏電流為10 μ A 時為大約0. 52V,這表明閾值電壓的變化量(AVth)對應于大約0. 05V,從而在根據(jù)當前實施例的底柵型薄膜晶體管的情況下,由于閾值電壓的變化根據(jù)源/漏電流的變化幾乎沒所以顯著地改善了可靠性。圖9是示出了閾值電壓(Vth)根據(jù)時間(S)的變化的曲線圖。圖9是測量閾值電壓根據(jù)時間的變化的曲線圖,其中,僅施加20V的柵極電壓 (Vg),X表示具有普通結構的底柵型薄膜晶體管的特性,Y表示根據(jù)當前實施例的底柵型薄膜晶體管的特性。參照圖9,在具有普通結構的底柵型薄膜晶體管的情況下,閾值電壓在初始狀態(tài) (0)時為大約0. 19V,并且在10 X IO3 (S)時為大約-1. 11V,這表明閾值電壓的變化量(AVth) 對應于大約-1. 3V。然而,在根據(jù)當前實施例的底柵型薄膜晶體管的情況下,閾值電壓在初始狀態(tài)(0)時為大約0.49V,并且在IOXlO3(S)時為大約0.05V,這表明閾值電壓的變化量 (AVth)對應于大約-0. 44V,從而在根據(jù)當前實施例的底柵型薄膜晶體管的情況下,由于閾值電壓的根據(jù)時間的變化是普通結構的底柵型薄膜晶體管的情況的三分之一,從而改善了可靠性。雖然已經結合目前被認為是實際的示例性實施例描述了本公開,但是應該理解的是,實施例不限于公開的實施例,而是相反,實施例意圖覆蓋包括在權利要求書的精神和范圍內的各種修改和等同布置。
      權利要求
      1.一種薄膜晶體管,所述薄膜晶體管包括柵電極、半導體層和源/漏電極,其中,源/漏電極設置在形成有半導體層的區(qū)域中。
      2.如權利要求1所述的薄膜晶體管,其中,半導體層包含多晶硅。
      3.如權利要求1所述的薄膜晶體管,所述薄膜晶體管還包括源/漏區(qū),所述源/漏區(qū)形成在半導體層的上部的預定區(qū)域中,其中,源/漏區(qū)是已被注入高濃度雜質的硅。
      4.如權利要求1所述的薄膜晶體管,所述薄膜晶體管還包括源/漏區(qū),所述源/漏區(qū)形成在半導體層的下部的預定區(qū)域中,其中,源/漏區(qū)是已被注入高濃度雜質的硅。
      5.如權利要求1所述的薄膜晶體管,所述薄膜晶體管還包括蝕刻防止層,所述蝕刻防止層形成在半導體層的預定區(qū)域中并限定溝道區(qū)。
      6.一種顯示裝置,所述顯示裝置包括如權利要求1至5中的任意一項權利要求所述的薄膜晶體管。
      7.一種薄膜晶體管,所述薄膜晶體管包括 基底;柵電極,所述柵電極設置在基底的上部上;柵極絕緣層,所述柵極絕緣層設置在柵電極上;半導體層,所述半導體層設置在柵極絕緣層上;源/漏區(qū),所述源/漏區(qū)設置在半導體層的上部的預定區(qū)域中;源/漏電極,所述源/漏電極電連接到源/漏區(qū),其中,半導體層插入到柵電極和源/漏電極之間的所有區(qū)域中。
      8.如權利要求7所述的薄膜晶體管,其中 半導體層的長度比從源電極到漏電極的長度長。
      9.如權利要求8所述的薄膜晶體管,其中從源電極到漏電極的長度是從源電極的端部到漏電極的端部的長度中的最長長度。
      10.如權利要求7所述的薄膜晶體管,其中 半導體層的寬度比源電極或漏電極的寬度大。
      11.如權利要求7所述的薄膜晶體管,其中源電極設置在半導體層的中心區(qū)域中,呈U形的漏電極在半導體層的外部區(qū)域中圍繞源電極。
      12.如權利要求11所述的薄膜晶體管,其中 半導體層的長度比漏電極的長度長,并且半導體層的寬度比漏電極的寬度大。
      13.如權利要求12所述的薄膜晶體管,其中漏電極的長度是從漏電極的一端到漏電極的另一端的長度中的最長長度,漏電極的寬度是從漏電極的一端到漏電極的另一端的寬度中的最長寬度。
      14.一種顯示裝置,所述顯示裝置包括如權利要求7至13中的任意一項權利要求所述的薄膜晶體管。
      15.一種薄膜晶體管,所述薄膜晶體管包括 基底;源/漏電極,所述源/漏電極設置在基底的上部上;源/漏區(qū),所述源/漏區(qū)設置在源/漏電極上;半導體層,所述半導體層設置在源/漏區(qū)的上部上;柵極絕緣層,所述柵極絕緣層設置在包括半導體層的基底的前表面上;柵電極,所述柵電極設置在柵極絕緣層上,其中,半導體層插入到柵電極和源/漏電極之間的所有區(qū)域中。
      16.如權利要求15所述的薄膜晶體管,其中 源/漏電極設置在形成有半導體層的區(qū)域上。
      17.一種顯示裝置,所述顯示裝置包括如權利要求15至16中的任意一項權利要求所述的薄膜晶體管。
      全文摘要
      描述的技術總體涉及一種薄膜晶體管和一種包括該薄膜晶體管的顯示裝置,該薄膜晶體管包括柵電極、半導體層和源/漏電極,其中,源/漏電極設置在形成有半導體層的區(qū)域的范圍內。因此,當前實施例可以提供這樣一種薄膜晶體管,在該薄膜晶體管中,因為閾值電壓的變化量小,所以可靠性優(yōu)異。
      文檔編號H01L29/786GK102214677SQ201110094630
      公開日2011年10月12日 申請日期2011年4月7日 優(yōu)先權日2010年4月12日
      發(fā)明者崔埈厚, 崔寶京, 文相皓, 曹圭湜, 樸容煥, 李侖揆, 李源規(guī), 梁泰勛, 申旼澈, 秋秉權 申請人:三星移動顯示器株式會社
      網友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1