專利名稱：一種用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微電子技術(shù)領(lǐng)域，尤其涉及一種用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法。
背景技術(shù)：
隨著納米加工技術(shù)的迅速發(fā)展，晶體管的特征尺寸已進入納米級。通過等比例縮小的方法提高當前主流硅CMOS器件的性能受到越來越多物理、工藝的限制。為了使集成電路技術(shù)能延續(xù)摩爾定律所揭示的發(fā)展速度，必須開發(fā)與硅工藝兼容的新材料、新結(jié)構(gòu)和新性質(zhì)。近年來，應變硅技術(shù)由于在提高CMOS器件性能方面的卓越表現(xiàn)而備受關(guān)注。目前，業(yè)界存在3代應力硅集成技術(shù)，即第一代單刻蝕阻擋層技術(shù)的應變硅工藝集成技術(shù)、第二代雙刻蝕阻擋層技術(shù)的應變硅工藝集成技術(shù)、第三代鍺/硅源/漏嵌入式應變硅工藝集成技術(shù)。目前，第一代技術(shù)已普遍應用于65nm-45nm工藝生產(chǎn)中，但由于此項技術(shù)僅能增強單一一種器件無法整體提高CMOS的全面性能故可延展性不強。第二代技術(shù)，即雙刻蝕阻擋層技術(shù)的應變硅工藝集成技術(shù)，通過在溝道中引入適當?shù)膲簯蛷垜δ芊謩e提高PMOS 的空穴遷移率和NMOS的電子遷移率，由于能夠分別對NMOS和PMOS進行單獨優(yōu)化，可以進一步提升器件的性能，所以此種方式能夠延伸至40nm以下。但是，由于壓應力和張應力薄膜無法一次性完成淀積，因此導致需要兩次單獨的薄膜淀積，進而產(chǎn)生了兩種薄膜交疊區(qū)域的產(chǎn)生。交疊區(qū)域的刻蝕阻擋層比單一區(qū)域的刻蝕阻擋層厚，非常不利于后續(xù)的接觸孔刻蝕，極易導致接觸孔刻蝕不通的情況產(chǎn)生，將直接影響產(chǎn)品合格率。

發(fā)明內(nèi)容
本發(fā)明提供一種用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，通過將雙刻蝕阻擋層兩層薄膜交界重疊區(qū)域的接觸孔刻蝕與單一層刻蝕阻擋層薄膜區(qū)域的接觸孔刻蝕分離單獨操作，有效地避免不同區(qū)域的刻蝕差異問題，防止雙刻蝕阻擋層兩層薄膜在交界區(qū)域重疊極易導致后續(xù)接觸孔刻蝕不通的問題。為了實現(xiàn)上述目的，本發(fā)明采取的技術(shù)方案為
一種用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其中，在一半導體器件所包含的 NMOS晶體管柵電極外、側(cè)墻隔離層之上及其器件離子注入?yún)^(qū)域上覆蓋一層第一應力膜，在半導體器件所包含的PMOS晶體管柵電極外、側(cè)墻隔離層之上及其器件離子注入?yún)^(qū)域上覆蓋一層第二應力膜，其中所述第一應力膜和所述第二應力膜有交界的重疊區(qū)域；在覆蓋重疊區(qū)域的絕緣氧化層薄膜及所述重疊區(qū)域進行刻蝕，形成貫穿絕緣氧化層薄膜及重疊區(qū)域的第一類通孔；之后，刻蝕覆蓋PMOS器件、NMOS器件有源區(qū)之上的第一應力膜、第二應力膜及絕緣氧化層薄膜，并同時蝕刻覆蓋NMOS晶體管柵電極的第一應力膜和覆蓋PMOS晶體管柵電極的第二應力膜及絕緣氧化層薄膜，形成分別接觸NMOS晶體管柵電極、PMOS晶體管柵電極、PMOS器件有源區(qū)、NMOS器件有源區(qū)第二類通孔。本發(fā)明的進一步實施例中，所述第一應力膜為覆蓋NMOS晶體管柵電極外、側(cè)墻隔離層及其器件離子注入?yún)^(qū)域上的張應力膜。本發(fā)明的進一步實施例中，所述第二應力膜為覆蓋PMOS晶體管柵電極外、側(cè)墻隔離層及其器件離子注入?yún)^(qū)域上的壓應力膜。本發(fā)明的進一步實施例中，在覆蓋所述第一應力膜、所述第二應力膜絕緣氧化層薄膜及絕緣氧化層薄膜上進行光刻。本發(fā)明的進一步實施例中，之后，在覆蓋所述第一應力膜、所述第二應力膜絕緣氧化層薄膜及絕緣氧化層薄膜上進行刻蝕。本發(fā)明的進一步實施例中，最后，將刻蝕形成的第二類通孔進行清洗。本發(fā)明的進一步實施例中，將所述第二類通孔進行第二次的光刻、刻蝕和清洗。本發(fā)明的進一步實施例中，在覆蓋所述第一應力膜和所述第二應力膜有交界的重疊區(qū)域上進行淀積。本發(fā)明的進一步實施例中，在覆蓋所述第一應力膜和所述第二應力膜有交界的重疊區(qū)域絕緣氧化層薄膜及其絕緣氧化層薄膜上進行光刻。本發(fā)明的進一步實施例中，之后，在覆蓋所述第一應力膜和所述第二應力膜有交界的重疊區(qū)域絕緣氧化層薄膜及其絕緣氧化層薄膜上進行刻蝕。本發(fā)明的進一步實施例中，最后，將刻蝕形成的第一類通孔進行清洗。本發(fā)明的進一步實施例中，將所述第一類通孔進行第二次的光刻、刻蝕和清洗。本發(fā)明由于采用了上述技術(shù)，使之具有的積極效果是
(1)通過將雙刻蝕阻擋層兩層薄膜交界重疊區(qū)域的接觸孔刻蝕與單一層刻蝕阻擋層薄膜區(qū)域的接觸孔刻蝕分離單獨操作，避免不同區(qū)域的刻蝕差異問題。(2)同時，防止了雙刻蝕阻擋層兩層薄膜在交界區(qū)域重疊極易導致后續(xù)接觸孔刻蝕不通的問題。


圖1是雙刻蝕阻擋層淀積后的應變硅器件剖面圖2是雙刻蝕阻擋層兩層薄膜交界重疊區(qū)域的接觸孔刻蝕后的剖面圖； 圖3是雙刻蝕阻擋層單層薄膜區(qū)域的接觸孔刻蝕后的剖面圖。
具體實施例方式以下結(jié)合附圖給出本發(fā)明一種用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法的具體實施方式
。圖1為雙刻蝕阻擋層淀積后的應變硅器件剖面圖，圖2為雙刻蝕阻擋層兩層薄膜交界重疊區(qū)域的接觸孔刻蝕后的剖面圖，圖3為雙刻蝕阻擋層單層薄膜區(qū)域的接觸孔刻蝕后的剖面圖，請參見圖1、圖2和圖3所示。本發(fā)明的一種用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，包括有一具有NMOS的晶體管柵電極2，在一半導體器件包含的NMOS晶體管柵電極2外、側(cè)墻隔離層5之上以及器件離子注入?yún)^(qū)域1上覆蓋一層第一應力膜7 ；包括有一具有PMOS的晶體管柵電極2，同樣，在一半導體器件包含PMOS晶體管柵電極2外、側(cè)墻隔離層5之上以及器件離子注入?yún)^(qū)域1上覆蓋一層第二應力膜6。其中，第一應力膜7和第二應力膜6有交界的重疊區(qū)域。在覆蓋第一應力膜7和第二應力膜6重疊區(qū)域的絕緣氧化層薄膜8和該重疊區(qū)域上進行刻蝕，形成為貫穿絕緣氧化層薄膜8和第一應力膜7第二應力膜6重疊區(qū)域的第一類通孔9。之后，對覆蓋有PMOS器件、NMOS器件有源區(qū)之上的第一應力膜7、第二應力膜6的絕緣氧化層薄膜8進行刻蝕，并同時對覆蓋NMOS晶體管柵電極2 的第一應力膜7和覆蓋PMOS晶體管柵電極2的第二應力膜6及絕緣氧化層薄膜8上進行刻蝕，形成分別接觸NMOS晶體管柵電極2、PMOS晶體管柵電極2、PMOS器件有源區(qū)和NMOS 器件有源區(qū)的第二類通孔10。還包括有器件絕緣區(qū)域1，器件絕緣區(qū)域1設置在硅片襯底 4和器件離子注入?yún)^(qū)域3內(nèi)，起隔絕作用。本發(fā)明在上述基礎上還具有如下實施方式
請繼續(xù)參見圖1、圖2和圖3所示。第一應力膜7具體為覆蓋在NMOS晶體管柵電極2 外、側(cè)墻隔離層5之上以及器件離子注入?yún)^(qū)域1的張應力膜。而第二應力膜6具體為覆蓋在PMOS晶體管柵電極2外、側(cè)墻隔離層5之上以及器件離子注入?yún)^(qū)域1的壓應力膜。進一步的實施方式為下
在覆蓋NMOS晶體管柵電極2的第一應力膜7和覆蓋PMOS晶體管柵電極2的第二應力膜6及其絕緣氧化層薄膜8上進行光刻，使得接觸孔底部開口，將該開口處進行第二步的刻蝕，使其形成為貫穿絕緣氧化層薄膜8、第一應力膜7和第二應力膜6的第二類通孔10，然后將第二類通孔10進行清洗。經(jīng)過光刻、刻蝕絕緣氧化層薄膜8，接觸孔絕緣氧化層薄膜8 的上表面對應接觸孔頂部開口的區(qū)域露出。在完成該工序后，再對第二類通孔10進行第二次的光刻、刻蝕和清洗，以完成雙刻蝕阻擋層單層薄膜區(qū)域的接觸孔。進一步的，在覆蓋PMOS器件、NMOS器件有源區(qū)之上的第一應力膜7和第二應力膜6以及絕緣氧化層薄膜8上進行光刻，使得接觸孔底部開口，將該開口處進行第二步的刻蝕，使其形成為貫穿絕緣氧化層薄膜8、第一應力膜7和第二應力膜6的第二類通孔10，然后將第二類通孔10進行清洗。經(jīng)過光刻、刻蝕絕緣氧化層薄膜8，接觸孔絕緣氧化層薄膜8 的上表面對應接觸孔頂部開口的區(qū)域露出。在完成該工序后，再對第二類通孔10進行第二次的光刻、刻蝕和清洗，以完成雙刻蝕阻擋層單層薄膜區(qū)域的接觸孔。更進一步的，請繼續(xù)參見圖1、圖2和圖3所示。在覆蓋第一應力膜7和第二應力膜6有交界的重疊區(qū)域上進行淀積，然后，對覆蓋第一應力膜7和第二應力膜6有交界的重疊區(qū)域以及絕緣氧化層薄膜8上進行光刻，使得接觸孔底部開口，將該開口處進行第二步的刻蝕，使其形成為貫穿絕緣氧化層薄膜8、第一應力膜7和第二應力膜6的第一類通孔9， 然后將第一類通孔9進行清洗。經(jīng)過光刻、刻蝕絕緣氧化層薄膜8，接觸孔絕緣氧化層薄膜 8的上表面對應接觸孔頂部開口的區(qū)域露出。在完成該工序后，再對第一類通孔9進行第二次的光刻、刻蝕和清洗，以完成雙刻蝕阻擋層雙層薄膜區(qū)域的接觸孔。綜上所述，使用本發(fā)明一種用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，通過將雙刻蝕阻擋層兩層薄膜交界重疊區(qū)域的接觸孔刻蝕與單一層刻蝕阻擋層薄膜區(qū)域的接觸孔刻蝕分離單獨操作，避免不同區(qū)域的刻蝕差異問題，同時，防止了雙刻蝕阻擋層兩層薄膜在交界區(qū)域重疊極易導致后續(xù)接觸孔刻蝕不通的問題。以上對本發(fā)明的具體實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細描述的方法和處理過程應該理解為用本領(lǐng)域中的普通方式予以實施；本領(lǐng)域技術(shù)人員可以在權(quán)利要求的范圍內(nèi)做出各種變形或修改，這并不影響本發(fā)明的實質(zhì)內(nèi)容。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于，在一半導體器件所包含的NMOS晶體管柵電極外、側(cè)墻隔離層之上及其器件離子注入?yún)^(qū)域上覆蓋一層第一應力膜，在半導體器件所包含的PMOS晶體管柵電極外、側(cè)墻隔離層之上及其器件離子注入?yún)^(qū)域上覆蓋一層第二應力膜，其中所述第一應力膜和所述第二應力膜有交界的重疊區(qū)域; 在覆蓋重疊區(qū)域的絕緣氧化層薄膜及所述重疊區(qū)域進行刻蝕，形成貫穿絕緣氧化層薄膜及重疊區(qū)域的第一類通孔；之后，刻蝕覆蓋PMOS器件、NMOS器件有源區(qū)之上的第一應力膜、 第二應力膜及絕緣氧化層薄膜，并同時蝕刻覆蓋NMOS晶體管柵電極的第一應力膜和覆蓋 PMOS晶體管柵電極的第二應力膜及絕緣氧化層薄膜，形成分別接觸NMOS晶體管柵電極、 PMOS晶體管柵電極、PMOS器件有源區(qū)、NMOS器件有源區(qū)第二類通孔。
2.根據(jù)權(quán)利要求1所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于， 所述第一應力膜為覆蓋NMOS晶體管柵電極外、側(cè)墻隔離層及其器件離子注入?yún)^(qū)域上的張應力膜。
3.根據(jù)權(quán)利要求1所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于， 所述第二應力膜為覆蓋PMOS晶體管柵電極外、側(cè)墻隔離層及其器件離子注入?yún)^(qū)域上的壓應力膜。
4.根據(jù)權(quán)利要求1所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于， 在覆蓋所述第一應力膜、所述第二應力膜絕緣氧化層薄膜及絕緣氧化層薄膜上進行光刻。
5.根據(jù)權(quán)利要求4所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于， 之后，在覆蓋所述第一應力膜、所述第二應力膜絕緣氧化層薄膜及絕緣氧化層薄膜上進行刻蝕。
6.根據(jù)權(quán)利要求5所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于， 最后，將刻蝕形成的第二類通孔進行清洗。
7.根據(jù)權(quán)利要求6所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于， 將所述第二類通孔進行第二次的光刻、刻蝕和清洗。
8.根據(jù)權(quán)利要求1所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于， 在覆蓋所述第一應力膜和所述第二應力膜有交界的重疊區(qū)域上進行淀積。
9.根據(jù)權(quán)利要求8所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于， 在覆蓋所述第一應力膜和所述第二應力膜有交界的重疊區(qū)域絕緣氧化層薄膜及其絕緣氧化層薄膜上進行光刻。
10.根據(jù)權(quán)利要求9所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于， 之后，在覆蓋所述第一應力膜和所述第二應力膜有交界的重疊區(qū)域絕緣氧化層薄膜及其絕緣氧化層薄膜上進行刻蝕。
11.根據(jù)權(quán)利要求10所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于，最后，將刻蝕形成的第一類通孔進行清洗。
12.根據(jù)權(quán)利要求11所述用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于，將所述第一類通孔進行第二次的光刻、刻蝕和清洗。
全文摘要
本發(fā)明公開一種用于雙刻蝕阻擋層技術(shù)的應變硅工藝集成方法，其特征在于，在一半導體器件所包含的NMOS晶體管柵電極外及其器件離子注入?yún)^(qū)域上覆蓋一層第一應力膜，在半導體器件所包含的PMOS晶體管柵電極外及其器件離子注入?yún)^(qū)域上覆蓋一層第二應力膜，在覆蓋重疊區(qū)域的絕緣氧化層薄膜進行刻蝕，形成第一類通孔，在覆蓋第一應力膜、第二應力膜的絕緣氧化層薄膜上進行刻蝕，形成第二類通孔。本發(fā)明通過將雙刻蝕阻擋層兩層薄膜交界重疊區(qū)域的接觸孔刻蝕與單一層刻蝕阻擋層薄膜區(qū)域的接觸孔刻蝕分離單獨操作，避免不同區(qū)域的刻蝕差異問題，同時，防止了雙刻蝕阻擋層兩層薄膜在交界區(qū)域重疊極易導致后續(xù)接觸孔刻蝕不通的問題。
文檔編號H01L21/762GK102420165SQ20111009926
公開日2012年4月18日 申請日期2011年4月20日 優(yōu)先權(quán)日2011年4月20日
發(fā)明者張旭昇, 朱駿 申請人:上海華力微電子有限公司