專利名稱：陣列基板及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管液晶顯示(Thin Film Transistor Liquid CrystalDisplay, TFT-IXD)技術(shù)領(lǐng)域，尤其涉及一種窄邊框陣列基板及包括該陣列基板的顯示裝置。
背景技術(shù)：
TFT-LCD具有體積小、功耗低、無輻射等特點(diǎn)，在當(dāng)前的平板顯示器市場占據(jù)了主導(dǎo)地位。一般而言，TFT-IXD基板上的有源像素區(qū)域(顯示區(qū))包含多個(gè)有源像素單元，每 個(gè)像素單元為兩條柵線和兩條數(shù)據(jù)線交叉所形成的矩形區(qū)域，其內(nèi)設(shè)置TFT以及一像素電極，每個(gè)TFT的柵極及源極均分別與柵線及數(shù)據(jù)線相連，所有柵線均與柵極驅(qū)動器相連，數(shù)據(jù)線與源極驅(qū)動器相連，以為TFT的柵極及源極提供驅(qū)動信號。由于源極驅(qū)動IC芯片的成本比柵極驅(qū)動IC芯片的成本要高，所以，傳統(tǒng)的布線技術(shù)(驅(qū)動IC芯片的數(shù)目與引線數(shù)目對應(yīng))使得LCD的制造成本較高。為了克服這一缺陷，出現(xiàn)了雙柵極(Dual Gate)技術(shù)，即通過增加一倍柵極引線(與柵極驅(qū)動IC芯片數(shù)目對應(yīng))的方法來實(shí)現(xiàn)數(shù)據(jù)線(與源極驅(qū)動IC芯片數(shù)目對應(yīng))減半的效果，從而可以減少數(shù)據(jù)線，以降低整個(gè)IXD的制造成本。如圖I所示，采用了 Dual Gate技術(shù)的陣列基板上包括互相平行的第一柵線Gl、G3、G5以及互相平行的第二柵線G2、G4、G6，數(shù)據(jù)線與第一柵線以及第二柵線均絕緣垂直相交，相鄰的兩條數(shù)據(jù)線之間包含兩列像素單元，兩列像素單元的TFT分別與第一柵線以及第二柵線相連，例如像素電極IOA所在的像素單元的TFT 12A與第一柵線Gl相連，像素電極IOB所在的像素單元的TFT 12B與第二柵線G2相連，第一柵線G1、G3、G5從基板左側(cè)引出，第二柵線G2、G4、G5從與基板右側(cè)引出，并分別連接至相應(yīng)的柵極驅(qū)動器A以及柵極驅(qū)動器B，數(shù)據(jù)線從與兩個(gè)柵極驅(qū)動器相鄰的一側(cè)引出，并連接至源極驅(qū)動器，由時(shí)序控制器(T-con)控制柵極驅(qū)動器以及源極驅(qū)動器輸送信號至相應(yīng)的像素電極。對于傳統(tǒng)的單柵線像素結(jié)構(gòu)數(shù)據(jù)線對于像素電極的耦合電容與數(shù)據(jù)線和像素電極之間的間距成反比，如果在理想情況下，對位精度很好，像素單元距離其相鄰的數(shù)據(jù)線的距離相等，則每個(gè)像素單元的耦合電容相等。由于實(shí)際工藝中像素電極層與數(shù)據(jù)線層對位存在偏差，間距減小則耦合電容增大；間距增大則耦合電容減小，但是因?yàn)槊總€(gè)像素單元兩側(cè)都有數(shù)據(jù)線，對位偏移的時(shí)候，一根數(shù)據(jù)線的耦合電容增大，而另一根數(shù)據(jù)線的耦合電容式相應(yīng)的減小的，兩者疊加后不平衡影響則會相抵消，并且每個(gè)像素單元都是同樣的偏移。然而，對于Dual Gate像素結(jié)構(gòu)，如圖2(a)所示，數(shù)據(jù)線對每個(gè)電極的耦合電容只有一個(gè)，以像素電極IOA對應(yīng)Cpdl，以像素電極IOB對應(yīng)Cpd2，像素電極IOA與其相鄰的數(shù)據(jù)線的間距為dl，像素電極IOB與其相鄰的數(shù)據(jù)線的間距為d2。如圖2(b)所示，在實(shí)際工藝中，當(dāng)像素電極層與數(shù)據(jù)線層的對位存在偏差的時(shí)候，偏差導(dǎo)致dl減小Cpdl增大，則數(shù)據(jù)線對像素電極IOA影響增大，d2增大Cpd2減小，則數(shù)據(jù)線對像素電極IOB的影響減小，因此，相鄰兩個(gè)像素電極受到的數(shù)據(jù)線的影響不平衡，從而影響LCD的顯示效果。類似地，在數(shù)據(jù)線和像素單元不是一一間隔排列的情況下，相鄰兩個(gè)像素電極受到的數(shù)據(jù)線的影響不平衡，由于實(shí)際工藝中像素電極層與數(shù)據(jù)線層對位存在偏差就會影響IXD的顯示效果。在傳統(tǒng)的TFT-IXD基板上，柵極均采用側(cè)引線方式，TFT-IXD有源像素區(qū)域的相對的兩側(cè)存在柵極引線，從而將柵極驅(qū)動器輸出的掃描信號傳輸?shù)较袼貐^(qū)域的掃描線，以控制各個(gè)像素單元。然而，每一根柵極引線需占用一定的面積，因此需要預(yù)留足夠的外圍布線區(qū)域(fan-out)以排布所有的柵極引線，fan-out的大小決定了 TFT-IXD基板邊框的寬窄，而fan-out區(qū)域的大小取決于柵極引線的數(shù)量，即由TFT-LCD的分辨率決定了邊框尺寸。為減少TFT-IXD邊框尺寸，現(xiàn)有技術(shù)中存在一種外圍雙層布線(Dual fan-out)的設(shè)計(jì)，fan-out采用兩種金屬在不同層布線，一般選用柵(Gate)層金屬和源漏(SD)層金屬分別在Gate層和SD層布線，這樣每一層的引線數(shù)目減半，則布線區(qū)域所占面積相應(yīng)減小，可以使得邊框尺寸減薄。隨著LCD分辨率越來越大，邊框尺寸也會越來越大，即使采用Dualfan-out區(qū)域的設(shè)計(jì)方式可以減小邊框尺寸，仍會受到LCD分辨率的限制，有礙于大尺寸、薄邊框IXD的發(fā)展。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是提供一種既能夠降低數(shù)據(jù)線成本又能提高顯示效果的窄邊框陣列基板及包括該陣列基板的顯示裝置。(二)技術(shù)方案為解決上述問題，本發(fā)明提供了一種陣列基板，該陣列基板包括有源像素區(qū)域以及端子區(qū)域，所述有源像素區(qū)域內(nèi)包括像素單元、柵線、數(shù)據(jù)線、以及柵極引線，相鄰的兩條所述數(shù)據(jù)線之間設(shè)置兩列像素單元，所述柵極引線設(shè)置在所述兩列像素單元之間，所述柵極引線與所述柵線對應(yīng)相連。優(yōu)選地，所述柵線的數(shù)量為像素單元的行數(shù)的兩倍，在兩行所述像素單元之間設(shè)置兩條柵線。優(yōu)選地，所述端子區(qū)域位于有源像素區(qū)域的一側(cè)或者相對的兩側(cè)，所述端子區(qū)域內(nèi)設(shè)置有源極驅(qū)動器以及柵極驅(qū)動器，所述數(shù)據(jù)線均連接至所述源極驅(qū)動器，所述柵極引線均連接至柵極驅(qū)動器。優(yōu)選地，所述端子區(qū)域位于有源像素區(qū)域的一側(cè)或者相對的兩側(cè)，所述端子區(qū)域內(nèi)設(shè)置有源柵極集成驅(qū)動器，所述數(shù)據(jù)線以及所述柵極引線均連接至所述源柵極集成驅(qū)動器。優(yōu)選地，所述柵極引線與 所述數(shù)據(jù)線位于同一層，所述柵極引線與所述數(shù)據(jù)線平行，所述柵極弓I線通過過孔與所述柵線電連接。優(yōu)選地，所述兩列像素單元之間設(shè)置一條和/或兩條所述柵極引線。優(yōu)選地，該陣列基板還包括假線，所述假線設(shè)置于所述兩列像素單元之間，所述假線為與所述柵線不連接的引線。優(yōu)選地，所述兩列像素單元之間設(shè)置一條和/或兩條所述假線。
優(yōu)選地，所述柵線為640根，所述數(shù)據(jù)線為360根，所述柵極引線為640根，每任意320組所述兩列像素單元之間設(shè)置兩條所述柵極引線。優(yōu)選地，剩余的40組所述兩列像素單元之間設(shè)置兩條所述假線。本發(fā)明還提供了一種顯示裝置，包括上述的陣列基板。(三)有益效果本發(fā)明的陣列基板及包括該陣列基板的顯示裝置將柵極引線做在有源像素區(qū)域，可平衡數(shù)據(jù)線對像素的不平衡影響，同時(shí)縮窄邊框。


圖I為采用傳統(tǒng)的Dual Gate技術(shù)的陣列基板示意圖；圖2 (a)-圖2 (b)分別為采用傳統(tǒng)的Dual Gate技術(shù)的陣列基板理想像素結(jié)構(gòu)示意圖以及實(shí)際像素結(jié)構(gòu)示意圖；圖3為依照本發(fā)明一種實(shí)施方式的陣列基板示意圖。
具體實(shí)施例方式本發(fā)明提出的陣列基板及顯示裝置，結(jié)合附圖及實(shí)施例詳細(xì)說明如下。本發(fā)明的核心思想為在數(shù)據(jù)線和像素單元不是一一間隔排列的情況下，將柵極引線做在有源像素區(qū)域。更進(jìn)一步的，將柵極引線設(shè)置在沒有設(shè)置數(shù)據(jù)線的兩列像素單元之間，以平衡數(shù)據(jù)線對像素的不平衡影響，同時(shí)縮窄邊框。以采用了傳統(tǒng)的Dual Gate技術(shù)的陣列基板為例，但不限于此。采用傳統(tǒng)的DualGate技術(shù)陣列基板的數(shù)據(jù)線和像素單元不是一一間隔排列的，柵線的數(shù)量為像素單元的行數(shù)的兩倍，每兩行像素單元之間設(shè)置兩條柵線，兩根相鄰的數(shù)據(jù)線之間設(shè)置有兩列像素單元。按照本發(fā)明，將柵極引線做在沒有設(shè)置數(shù)據(jù)線的兩列像素單元之間，可以解決DualGate中的數(shù)據(jù)線對像素的不平衡影響，同時(shí)縮窄邊框。如圖2 (a)_圖2(b)所示，數(shù)據(jù)線對像素電極的耦合電容為Cpdl，Cpd2，以像素電極IOA對應(yīng)Cpdl，以像素電極IOB對應(yīng)Cpd2。像素電極IOA與其相鄰的數(shù)據(jù)線的間距為dl，像素電極IOB與其相鄰的數(shù)據(jù)線的間距為d2。當(dāng)將柵極引線做在IOA和IOB之間，如果在實(shí)際工藝中，當(dāng)像素電極層與數(shù)據(jù)線層的對位存在偏差導(dǎo)致Cpdl增大和Cpd2減小時(shí)，因?yàn)闁艠O引線做在IOA和IOB之間，偏差導(dǎo)致柵極引線對像素電極IOA的耦合電容減小，對像素電極IOB的耦合電容增大，因此綜合起來，相鄰兩個(gè)像素電極受到的耦合電容的影響平衡了，因此LCD的顯不效果提聞。同理，設(shè)置Dummy線(假線)在IOA和IOB之間，和/或?qū)艠O引線設(shè)置在有源像素區(qū)域的其他位置，也可以達(dá)到解決Dual Gate中的數(shù)據(jù)線對像素的不平衡影響，同時(shí)縮窄邊框的效果。這樣，既可解決Dual Gate中的數(shù)據(jù)線對像素的不平衡影響，也可避免柵極引線與數(shù)據(jù)線并行排列造成的相互干擾，以提高顯示效果。如圖3所示，依照本發(fā)明一種實(shí)施方式的超窄邊框陣列基板I包括有源像素區(qū)域100以及端子區(qū)域200，有源像素區(qū)域?yàn)橛行э@示區(qū)域，端子區(qū)域?yàn)榉秋@示區(qū)域。有源像素區(qū)域100為矩形區(qū)域，端子區(qū)域200可位于有源區(qū)域100的一側(cè)或相對的兩側(cè)。這樣就可、以實(shí)現(xiàn)窄邊框的效果。有源像素區(qū)域100內(nèi)包括像素單元、柵線、數(shù)據(jù)線、以及柵極引線，柵線包括互相平行的多條第一柵線以及互相平行的多條第二柵線，第一柵線如圖中G1、G3、G5，第二柵線如圖中G2、G4、G6 ;第一柵線與第二柵線間隔設(shè)置，如圖中所示，由上至下依次為第一柵線G1、第二柵線G2、第一柵線G3、第二柵線G4、第一柵線G5以及第二柵線G6 ;互相平行的多條數(shù)據(jù)線與第一柵線以及第二柵線絕緣垂直相交；相鄰的兩條數(shù)據(jù)線之間包含兩列像素單元，兩列像素單元分別與第一柵線以及第二柵線相連，柵極引線與柵線對應(yīng)相連。在如圖3所示的實(shí)施方式中，柵極引線設(shè)置于兩列像素單元之間，且每兩個(gè)像素單元之間可設(shè)置一條和/或兩條柵極引線(不限于此)。換句話說，每兩列相鄰的像素單元之間有一條數(shù)據(jù)線，以其間有一條數(shù)據(jù)線的兩列像素單元以及該數(shù)據(jù)線為一個(gè)組，每兩個(gè)相鄰的組之間有一條和/或兩條柵極引線，且 每個(gè)組中，兩列像素單元的TFT的柵極分別連接至第一柵線以及第二柵線。如圖3中所示，像素單元IOA所在列與像素單元IOB所在列之間設(shè)置一條數(shù)據(jù)線，且TFT 12A的柵極與第一柵線Gl相連，TFT 12B的柵極與第二柵線G2相連。每條柵極引線可分別通過過孔(GI孔)與一條柵線電連接。柵極引線的數(shù)量與柵線的數(shù)量是相同的。但是，由于柵極引線設(shè)置方式的不同(兩個(gè)組之間設(shè)置有一條和/或兩條柵極弓丨線)，有可能在柵極弓I線排布完以后，有的像素單元之間并沒有數(shù)據(jù)線也沒有柵極引線的情況，這樣，將仍存在數(shù)據(jù)線對像素的不平衡影響，為了避免這種影響，可設(shè)置Dummy線。優(yōu)選地在未設(shè)置柵極引線的區(qū)域，對應(yīng)柵極引線的設(shè)置方式設(shè)置該Du_y線，即該Du_y線為僅設(shè)置方式與柵極引線相同，但實(shí)質(zhì)上并不與柵線電連接的引線，其可懸空設(shè)置也可接入1/2V的電壓，Dummy線的設(shè)置可平衡像素電極受到的電容耦合效應(yīng)，從而提聞顯不品質(zhì)。在本發(fā)明的所有實(shí)施例中，如果存在數(shù)據(jù)線和像素單元不是一一間隔排列的情況下，就可以通過本發(fā)明的技術(shù)方案來平衡數(shù)據(jù)線對像素的不平衡影響，同時(shí)縮窄邊框。柵極引線和Du_y線可以在沒有設(shè)置數(shù)據(jù)線的兩列像素單元之間任意組合分布，只要確保每兩列像素單元有其中任意一種或多種線分布即可。較佳地，柵極引線和Du_y線與數(shù)據(jù)線平行。柵極引線與數(shù)據(jù)引線可分別連接至端子區(qū)域200內(nèi)設(shè)置的柵極驅(qū)動器以及源極驅(qū)動器，本實(shí)施方式中，為進(jìn)一步減小基板尺寸，可將柵極驅(qū)動器與源極驅(qū)動器集成為源柵集成驅(qū)動器201，將柵極引線以及數(shù)據(jù)引線據(jù)與其相連。在本發(fā)明的顯示器的制備過程中，可在同一道光刻或掩膜(mask)工序中，將柵極引線和數(shù)據(jù)線以同樣的材質(zhì)做在同一層，柵極引線通過過孔與柵線相連，這樣可以減少工藝，減少mask;也可以將柵極引線做在與數(shù)據(jù)線不同的層，或不使用同一道工序制備，這樣可以將柵線引線和數(shù)據(jù)線在垂直于基板的方向上重疊布置，可以有效地提高開口率。在此不做贅述，也不應(yīng)作為對本發(fā)明技術(shù)方案的限制。本發(fā)明還公開了一種包括上述陣列基板的顯示裝置。顯示裝置可以包括液晶面板、液晶電視、液晶顯示器件、數(shù)碼相框、電子紙、手機(jī)等等。實(shí)施例I本實(shí)施例以QVGA顯示器為例，該顯示器的分辨率為320 X 240 (RGB)，即基板上包括柵線320根，數(shù)據(jù)線240X3 = 720根。依照本發(fā)明的方法，采用Dual Gate技術(shù)則柵線增倍為640根，對應(yīng)地，柵極引線也為640根，與柵線一一對應(yīng)，而數(shù)據(jù)線則減半為360根。如圖3中的像素排列，每條柵極引線通過GI孔與一條柵線電連接，且每兩條數(shù)據(jù)線之間的兩列像素單元之間設(shè)置兩條柵極引線，即每兩根柵極引線與一根數(shù)據(jù)線交錯(cuò)排列，則在第320根數(shù)據(jù)線后柵極引線已經(jīng)全部排完，為保證數(shù)據(jù)線對像素的影響平衡，后面的40根數(shù)據(jù)線中間應(yīng)設(shè)置柵極引線的位置引入兩條Du_y線(無GI孔)與數(shù)據(jù)線交錯(cuò)排列。使Du_y線與數(shù)據(jù)線交錯(cuò)排列，或者柵極引線與數(shù)據(jù)線交錯(cuò)排列，即數(shù)據(jù)線旁的柵極引線或Dummy線對稱分布，以更好地保證金屬線對像素的影響平衡，以利于顯示的穩(wěn)定和顯示質(zhì)量的提高?？商娲牧硗獾囊环N排列方式在任意兩條數(shù)據(jù)線之間的任意280組兩列像素單元之間設(shè)置兩條柵極引線，在剩下的80組兩列像素單元之間設(shè)置一條柵極引線，則可以不需要Drnnmy線，也恰好排完。不用設(shè)置Dummy線，可以擴(kuò)大單位像素單元的開口率，以提高光線的利用率?？商娲?，可以在任意兩條數(shù)據(jù)線之間的280組兩列像素單元之間設(shè)置兩條柵極引線，在剩下的80組兩列像素單元之間設(shè)置一條柵極引線和一條Dummy線，以利于平衡數(shù)據(jù)線對像素的影響。實(shí)施例2 本實(shí)施例以QCIF顯示器為例，該顯示器的分辨率為176 X 144 (RGB)，即基板上包括柵線176根，數(shù)據(jù)線144X3 = 432根。依照本發(fā)明的方法，采用Dual Gate技術(shù)則柵線增倍為352根，對應(yīng)地，柵極引線也為352根，與柵線一一對應(yīng)，而數(shù)據(jù)線則減半為216根。在其中任意的兩條數(shù)據(jù)線之間的80組兩列像素單元之間布局兩條柵極引線，其余的136組兩列像素單元之間布局兩條柵極引線，既可以完成352根引線的布局效果，每條柵極引線均通過GI孔與一條柵線電連接，且可無需設(shè)置Dummy線。不用設(shè)置Dummy線，可以擴(kuò)大單位像素單元的開口率，以提高光線的利用率。實(shí)施例3本實(shí)施例以HVGA顯示器為例，該顯示器的分辨率為480 X 320 (RGB)，即基板上包括柵線480根，數(shù)據(jù)線320X3 = 960根。依照本發(fā)明的方法，采用Dual Gate技術(shù)則柵線增倍為960根，對應(yīng)地，柵極引線也為960根，與柵線一一對應(yīng)，而數(shù)據(jù)線則減半為480根。每條柵極引線通過GI孔與一條柵線電連接，每兩列像素單元間布局兩根柵極引線，每兩根柵極引線與一根數(shù)據(jù)線交錯(cuò)排列，則可對應(yīng)全部數(shù)據(jù)線排完。在第480根數(shù)據(jù)線后柵極引線已經(jīng)全部排完。無需引入Drnnmy線，這樣可以擴(kuò)大單位像素單元的開口率，以提高光線的利用率。以上的所有的實(shí)施例中，在每兩條數(shù)據(jù)線之間的兩列像素單元之間，可以按照需要設(shè)置一條、兩條、三條、或四條等等多條柵極引線，或者也可以不設(shè)置柵極引線。在每兩列像素單元之間，也可以按照需要設(shè)置一條、兩條、三條、或四等等多條Dummy線，或者不設(shè)置Dummy線，這樣有利于設(shè)計(jì)的自由度。柵極引線對稱分布于數(shù)據(jù)線兩側(cè)，或者按照需要對稱地設(shè)置Drnnmy線，可以更好地保證數(shù)據(jù)線對像素的影響平衡，以利于顯示的穩(wěn)定和顯示質(zhì)量的提聞。以上實(shí)施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種陣列基板，包括有源像素區(qū)域以及端子區(qū)域，所述有源像素區(qū)域內(nèi)包括像素單元、柵線、數(shù)據(jù)線、以及柵極引線，相鄰的兩條所述數(shù)據(jù)線之間設(shè)置兩列像素單元，其特征在于，所述柵極引線設(shè)置在所述兩列像素單元之間，所述柵極引線與所述柵線對應(yīng)相連。
2.如權(quán)利要求I所述的陣列基板，其特征在于，所述柵線的數(shù)量為像素單元的行數(shù)的兩倍，在兩行所述像素單元之間設(shè)置兩條柵線。
3.如權(quán)利要求I所述的陣列基板，其特征在于，所述端子區(qū)域位于有源像素區(qū)域的一側(cè)或者相對的兩側(cè)，所述端子區(qū)域內(nèi)設(shè)置有源極驅(qū)動器以及柵極驅(qū)動器，所述數(shù)據(jù)線均連接至所述源極驅(qū)動器，所述柵極引線均連接至柵極驅(qū)動器。
4.如權(quán)利要求I所述的陣列基板，其特征在于，所述端子區(qū)域位于有源像素區(qū)域的一側(cè)或者相對的兩側(cè)，所述端子區(qū)域內(nèi)設(shè)置有源柵極集成驅(qū)動器，所述數(shù)據(jù)線以及所述柵極弓I線均連接至所述源柵極集成驅(qū)動器。
5.如權(quán)利要求I所述的陣列基板，其特征在于，所述柵極引線與所述數(shù)據(jù)線位于同一層，所述柵極弓I線與所述數(shù)據(jù)線平行，所述柵極弓I線通過過孔與所述柵線電連接。
6.如權(quán)利要求I所述的陣列基板，其特征在于，所述兩列像素單元之間設(shè)置一條和/或兩條所述柵極引線。
7.如權(quán)利要求1-6任一所述的陣列基板，其特征在于，該陣列基板還包括假線，所述假線設(shè)置于所述兩列像素單元之間，所述假線為與所述柵線不連接的引線。
8.如權(quán)利要求7所述的陣列基板，其特征在于，所述兩列像素單元之間設(shè)置一條和/或兩條所述假線。
9.如權(quán)利要求8所述的陣列基板，其特征在于，所述柵線為640根，所述數(shù)據(jù)線為360根，所述柵極引線為640根，每任意320組所述兩列像素單元之間設(shè)置兩條所述柵極引線。
10.如權(quán)利要求9所述的陣列基板，其特征在于，剩余的40組所述兩列像素單元之間設(shè)置兩條所述假線。
11.一種顯示裝置，其特征在于，包括如權(quán)利要求1-10任一所述的陣列基板。
全文摘要
本發(fā)明公開了一種陣列基板及顯示裝置，涉及TFT-LCD技術(shù)領(lǐng)域。該陣列基板包括有源像素區(qū)域以及端子區(qū)域，所述有源像素區(qū)域內(nèi)包括像素單元、柵線、數(shù)據(jù)線、以及柵極引線，相鄰的兩條所述數(shù)據(jù)線之間設(shè)置兩列像素單元，其特征在于，所述柵極引線設(shè)置在所述兩列像素單元之間，所述柵極引線與所述柵線對應(yīng)相連。本發(fā)明的陣列基板及包括該陣列基板的顯示裝置將柵極引線做在有源像素區(qū)域，可平衡數(shù)據(jù)線對像素的不平衡影響，同時(shí)縮窄邊框。
文檔編號H01L27/02GK102629053SQ20111025165
公開日2012年8月8日 申請日期2011年8月29日 優(yōu)先權(quán)日2011年8月29日
發(fā)明者張智欽, 王本蓮, 白峰 申請人:京東方科技集團(tuán)股份有限公司, 成都京東方光電科技有限公司