專利名稱：以非nvm區(qū)內(nèi)的同時(shí)蝕刻來(lái)圖形化非易失性存儲(chǔ)器的柵極疊層的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)內(nèi)容一般地涉及非易失性存儲(chǔ)器(NVM)，尤其涉及圖形化NVM的柵極疊層。
背景技術(shù)：
NVM位單元的柵極疊層通常包括兩個(gè)導(dǎo)電材料層，并且這些導(dǎo)電層之一還被用來(lái)形成邏輯電路或其它電路。本發(fā)明目的之一是不使用任何非必要的掩膜步驟；越少越好。 另一個(gè)考慮是，蝕刻在其選擇性方面不同，并且尤其是對(duì)于柵極疊層，所希望的是其具有幾乎垂直的側(cè)壁。具有最好的選擇性的蝕刻劑可能并不是用于獲得垂直側(cè)壁的最好蝕刻劑。 對(duì)于某些蝕刻，終點(diǎn)檢測(cè)是非常重要的。這能夠由于選擇性問(wèn)題而產(chǎn)生，使得過(guò)蝕刻是限制選項(xiàng)。此外，過(guò)蝕刻能夠?qū)е滤幌Ｍ木酆衔锉贿z留下。因此，希望提供考慮了以上問(wèn)題的NVM的柵極疊層的圖形化，以產(chǎn)生改進(jìn)的圖形化。


本發(fā)明以實(shí)例的方式示出并且不受附圖的限定，在附圖中相同的參考符號(hào)指示相似的元件。附圖中的元件僅出于簡(jiǎn)明和清晰起見(jiàn)而示出，并不一定按比例畫出。圖1是包括非易失性存儲(chǔ)器(NVM)和其它電路的集成電路的頂視圖；圖2是圖1的集成電路的兩個(gè)不同部分在根據(jù)第一實(shí)施例的處理過(guò)程 (processing)的某一階段的截面圖；圖3是圖2所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖4是圖3所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖5是圖4所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖6是圖5所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖7是圖6所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖8是圖7所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖9是與圖1的集成電路相似的集成電路的兩個(gè)不同部分在根據(jù)第二實(shí)施例的處理過(guò)程的某一階段的截面圖；圖10是圖9所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖11是圖10所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖12是圖11所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖13是圖12所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖14是圖13所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖15是器件結(jié)構(gòu)在根據(jù)第三實(shí)施例的在圖10所示的處理過(guò)程之后的處理過(guò)程的某一階段的截面圖；圖16是圖15所示的器件結(jié)構(gòu)在處理過(guò)程的隨后階段的截面圖17是圖16所示的器件結(jié)構(gòu)在處理過(guò)程的隨后階段的截面圖；圖18是圖17所示的器件結(jié)構(gòu)在處理過(guò)程的隨后階段的截面圖；圖19是與圖1的集成電路相似的集成電路的兩個(gè)不同部分在根據(jù)第四實(shí)施例的處理過(guò)程的某一階段的截面圖；圖20是圖19所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖21是圖20所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖22是圖21所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖23是圖22所示的兩個(gè)不同部分在處理過(guò)程的隨后階段的截面圖；圖24是示出于對(duì)理解第五實(shí)施例有用的第三部分與圖19的器件結(jié)構(gòu)相似的器件結(jié)構(gòu)的截面圖；圖25是圖24的器件結(jié)構(gòu)在根據(jù)第五實(shí)施例的處理過(guò)程的隨后階段的截面圖；圖26是圖25的器件結(jié)構(gòu)在根據(jù)第五實(shí)施例的處理過(guò)程的隨后階段的截面圖；圖27是圖26的器件結(jié)構(gòu)在根據(jù)第五實(shí)施例的處理過(guò)程的隨后階段的截面圖；圖28是圖27的器件結(jié)構(gòu)在根據(jù)第五實(shí)施例的處理過(guò)程的隨后階段的截面圖；以及圖29是圖28的器件結(jié)構(gòu)在根據(jù)第五實(shí)施例的處理過(guò)程的隨后階段的截面圖。
具體實(shí)施例方式一方面，包括偽柵極疊層(dummy gate stack)的犧牲區(qū)被創(chuàng)建于與非易失性存儲(chǔ)器(NVM)陣列所在的區(qū)域不同的區(qū)域內(nèi)。偽柵極疊層可以用來(lái)模擬NVM陣列中所使用的實(shí)際NVM柵極疊層。在NVM柵極疊層的蝕刻期間，還蝕刻了偽柵極疊層，使得這兩個(gè)疊層蝕刻的終止同時(shí)發(fā)生。這既可以是圖形化蝕刻也可以不是，所以偽柵極疊層在蝕刻之后既可以具有一部分殘留也可以沒(méi)有。由于在蝕刻終止時(shí)增加的終點(diǎn)材料被暴露這允許改進(jìn)的NVM 柵極疊層蝕刻的終點(diǎn)檢測(cè)。在以圖形化蝕刻進(jìn)行的偽柵極疊層的蝕刻之后，還可以遺留下其它鋪砌部件(tiling feature)。這通過(guò)參考附圖和以下描述可以更好理解。在圖1中示出的是具有NVM陣列12、SRAM陣列14、邏輯電路16、模擬電路18、邏輯電路20和多個(gè)偽柵極疊層22的集成電路10的頂視圖。偽柵極疊層22可位于電路塊之間或者位于電路塊之間。示例性的偽柵極疊層26被示出于邏輯電路20中。類似地，示例性的NVM柵極疊層24被示出于NVM陣列12中。在圖2中示出的是在處理過(guò)程的早期階段的截面形式的NVM柵極疊層24和偽柵極疊層26。在圖2中包含的是可以是硅的襯底28，圍繞用于偽柵極疊層26的有源區(qū)的可以是淺槽隔離(STI)區(qū)的隔離區(qū)30，形成于隔離區(qū)30所圍繞的有源區(qū)上的偽電介質(zhì)32，以及用于NVM柵極疊層24的柵極電介質(zhì)34。在圖3中示出的是在沉積了導(dǎo)電層并對(duì)它進(jìn)行圖形化以形成導(dǎo)電層36以及形成導(dǎo)電層38之后的NVM柵極疊層24和偽柵極疊層26。導(dǎo)電層36和38可以是多晶硅。因而導(dǎo)電層36和38可以通過(guò)先多晶硅沉積后圖形化蝕刻的方式來(lái)形成。在圖4中示出的是在沉積了電介質(zhì)層40之后的NVM柵極疊層24和偽柵極疊層 26，電介質(zhì)層40可以通過(guò)依次沉積氧化物、氮化物和氧化物來(lái)獲得。這種類型的層可以稱為ONO層。其它電介質(zhì)同樣可以是有效的。
在圖5中示出的是在導(dǎo)電層42沉積于電介質(zhì)層40上之后的NVM柵極疊層24和偽柵極疊層26。導(dǎo)電層42可以是多晶硅。對(duì)于導(dǎo)電層36、38和42是多晶硅的情形，層36 和38可以稱為第一多晶層(first poly)，以及層42可以稱為第二多晶層(second poly)。在圖6中示出的是在形成圖形化的光致抗蝕劑部分44和圖形化的光致抗蝕劑部分46之后的NVM柵極疊層24和偽柵極疊層26，其中圖形化的光致抗蝕劑部分44形成于其中形成了偽柵極疊層26的區(qū)域內(nèi)，并且圖形化的光致抗蝕劑部分46形成于其中形成了 NVM柵極疊層24的區(qū)域內(nèi)。在圖7中示出的是在蝕刻通過(guò)導(dǎo)電層42、電介質(zhì)層40以及導(dǎo)電層36和38之后的 NVM柵極疊層24和偽柵極疊層26。在這個(gè)其中已經(jīng)去除了偽柵極疊層24的那側(cè)上的蝕刻期間，該蝕刻留下了在隔離區(qū)30之上的導(dǎo)電層42的一部分，并且完全去除了由隔離區(qū)30 所圍繞的有源區(qū)域中的導(dǎo)電層36和42。這表明偽電介質(zhì)32被暴露并且可用于終點(diǎn)檢測(cè)。 在該蝕刻期間，使用各向異性的蝕刻來(lái)圖形化導(dǎo)電層38和42以使之按期望具有幾乎垂直的側(cè)壁。該蝕刻在檢測(cè)到蝕刻已經(jīng)到達(dá)在VNM柵極疊層24的區(qū)域中的柵極電介質(zhì)34時(shí)就終止。在蝕刻腔室中的材料組成物的變化在當(dāng)該蝕刻不再垂直蝕刻多晶硅并且正緩慢地蝕刻?hào)艠O電介質(zhì)34和偽電介質(zhì)32時(shí)被檢測(cè)到，柵極電介質(zhì)34和偽電介質(zhì)32兩者可以是生長(zhǎng)的氧化物并且還可以稱為熱氧化物。因而，偽電介質(zhì)32提供了用于檢測(cè)終點(diǎn)已經(jīng)達(dá)到的附加材料。此時(shí)，第一多晶層的大部分都已被去除，因?yàn)樗谥T如邏輯電路16和20、模擬電路18及SRAM 14的其它電路的柵極的形成時(shí)受到蝕刻。由于第一多晶材料的大部分都已被去除，因而它有益于終點(diǎn)檢測(cè)，因?yàn)閷⒂心撤N柵極電介質(zhì)類型的材料(例如，存在于由隔離區(qū)30圍繞的有源區(qū)之上的材料)在柵極電介質(zhì)34于NVM柵極疊層24的蝕刻終止時(shí)暴露的同時(shí)暴露。在圖8中示出的是在去除了偽電介質(zhì)32和柵極電介質(zhì)34的剩余暴露部分之后的 NVM柵極疊層24和偽柵極疊層26。第二多晶層保留在偽柵極疊層26的區(qū)域上的部分包括是電介質(zhì)層40的一部分的鋪件(tile) 48。鋪件48在隔離上方并且使用于諸如給后續(xù)的化學(xué)機(jī)械拋光(CMP)提供支撐的其它功能。在后續(xù)的邏輯多晶層的圖形化時(shí)，圖形化的區(qū)域 26由光致抗蝕劑覆蓋以保護(hù)由后續(xù)的蝕刻形成的部件(feature)。在本實(shí)例中，偽柵極疊層26被建立并且然后幾乎被完全去除，只留下鋪件48。這表明偽柵極疊層的區(qū)域能夠被用于鋪砌并且因而偽柵極疊層26可以只需要用于只制作該鋪件所需的很少的附加空間(若有的話)。以類似的方式，在此所描述的方案能夠用來(lái)形成其中多晶硅沒(méi)有覆蓋有源區(qū)的電路部件。此類部件的實(shí)例是多晶硅電阻器和邊緣電容器的多晶硅屏蔽。沒(méi)有在圖1-8中示出的是諸如邏輯晶體管的其它晶體管。在邏輯晶體管的情形中，使用層42作為用于邏輯晶體管的柵極的層可能是簡(jiǎn)便的。在圖9中示出的是在作為圖3所示的處理過(guò)程的替代的處理過(guò)程的某一階段的 NVM柵極疊層50和偽柵極疊層52。NVM柵極疊層52與NVM柵極疊層24是一樣的，并且偽柵極疊層50用于執(zhí)行與偽柵極疊層26的功能基本上相同的功能，只是方式不同。如圖9 所示，襯底54具有隔離區(qū)56，該隔離區(qū)56圍繞在偽柵極疊層50的區(qū)域內(nèi)的有源區(qū)以及在該有源區(qū)上的偽電介質(zhì)層58。在NVM柵極疊層52的區(qū)域內(nèi)的是柵極電介質(zhì)60。電介質(zhì)58 和60可以是熱氧化物。導(dǎo)電層62沉積于電介質(zhì)58和60之上以及隔離區(qū)56之上。導(dǎo)電層62可以是多晶硅。
在圖10中示出的是在沉積了導(dǎo)電層62上的電介質(zhì)層64(該電介質(zhì)層64可以是 0N0)以及在電介質(zhì)層64上的導(dǎo)電層66之后的NVM柵極疊層52和偽柵極疊層50。導(dǎo)電層 66可以是多晶硅。在圖11中示出的是在形成了在導(dǎo)電層66上且在隔離區(qū)56上方的圖形化光致抗蝕劑部分68以及在導(dǎo)電層66上且在柵極電介質(zhì)60上方的圖形化部分70之后的NVM柵極疊層52和偽柵極疊層50。圖形化的光致抗蝕劑部分68，如同圖6的光致抗蝕劑部分44的情形那樣，用于限定鋪件。圖形化的光致抗蝕劑部分70，如同圖6的光致抗蝕劑部分46的情形那樣，用于限定NVM柵極疊層52。在圖12中示出的是在執(zhí)行了按照?qǐng)D形化光致抗蝕劑部分68和70的圖形的蝕刻 (類似于圖7和8所示出的步驟)并且去除了光致抗蝕劑部分68和70之后的NVM柵極疊層52和偽柵極疊層50。該蝕刻利用使用接收蝕刻了導(dǎo)電層62的蝕刻劑的偽電介質(zhì)58的終點(diǎn)檢測(cè)。在光致抗蝕劑部分68之下的作為結(jié)果的結(jié)構(gòu)是結(jié)構(gòu)72。在圖13中示出的是覆蓋NVM柵極疊層52和覆蓋偽柵極疊層50中除結(jié)構(gòu)72外的區(qū)域的NVM柵極疊層52和偽柵極疊層50。光致抗蝕劑的這種使用是用于在集成電路10的其它區(qū)域中的蝕刻，以便形成在第二多晶層中形成的晶體管柵極，該蝕刻可以稱為邏輯多晶層蝕刻。在圖14中示出的是在第二多晶層蝕刻以及去除光致抗蝕劑74之后的NVM柵極疊層52和偽柵極疊層50。第二多晶層蝕刻停止于電介質(zhì)64上，以留下與圖8的鋪件48基本上相同的鋪件，然而在結(jié)構(gòu)72的情形中，電介質(zhì)層64位于導(dǎo)電層62頂上，而不是如同鋪件48的情形那樣導(dǎo)電層位于ONO層之上。在這種情況下，電介質(zhì)64在用于形成邏輯晶體管的第二多晶層的蝕刻的終點(diǎn)檢測(cè)方面提供了一定的輔助。能夠按照與鋪件48相同的方式將結(jié)構(gòu)72用作鋪件。在圖15中示出的是沒(méi)有包括圖形化光致抗蝕劑的偽柵極疊層51，其中圖15是作為產(chǎn)生圖11的器件結(jié)構(gòu)的處理的替代。圖11的偽柵極疊層50包括光致抗蝕劑層70中產(chǎn)生如圖14所示的鋪件72的一部分。在圖15中示出的還有在襯底54之上的邏輯柵極疊層 53。光致抗蝕劑層70完全覆蓋邏輯柵極疊層53。如圖15所示，邏輯柵極疊層53包括形成于襯墊54上的柵極電介質(zhì)65和多晶硅層66。多晶硅層66，所沉積的第二多晶硅層，在圖9和10所示出的處理過(guò)程中還沒(méi)有被圖形化。多晶硅層62和ONO層64在圖9所示的結(jié)構(gòu)之前被從邏輯柵極疊層53去除。在圖16中示出的是偽柵極疊層51被去除，NVM疊層52按照在圖15的NVM柵極疊層52中所圖形化的光致抗蝕劑層70來(lái)圖形化，以及未蝕刻的多晶硅層66。對(duì)NVM柵極疊層52的該蝕刻得益于偽柵極疊層51的去除。偽柵極疊層51提供了對(duì)終點(diǎn)檢測(cè)有用的材料。在與NVM疊層52的蝕刻同時(shí)地發(fā)生的偽柵極疊層51的蝕刻期間所去除的材料通過(guò)提高在腔室內(nèi)的蝕刻痕跡(etch trace)的信噪比來(lái)輔助終點(diǎn)檢測(cè)。在圖17中示出的是由光致抗蝕劑74覆蓋的偽柵極疊層51的區(qū)域、由光致抗蝕劑 74覆蓋的NVM疊層52以及具有在多晶硅層66上的光致抗蝕劑74的圖形化部分的邏輯柵極66。多晶硅層66已經(jīng)被從偽柵極疊層51去除。在圖18中示出的是在已經(jīng)按照光致抗蝕劑層74中如圖17所示出的那樣圖形化的部分進(jìn)行了蝕刻之后的邏輯柵極疊層53。因而，用于邏輯晶體管的第二多晶硅層的蝕刻在與第二多晶硅層被從偽柵極疊層的區(qū)域去除的時(shí)間不同的時(shí)間執(zhí)行。偽柵極疊層51的完全去除為圖15-18這種用于在最終結(jié)構(gòu)中不需要存在多晶硅的區(qū)域(例如封邊(edge seal))上使用的方案提供了方便的使用。其它電路部件，例如井結(jié)(well ties)、有源二極管、有源電阻器和邊緣電容器的有效屏蔽，可以用類似的方式來(lái)形成。在圖19中示出的是與圖9所示的結(jié)構(gòu)基本上相同的以及除用于在制作分裂柵極 (split gate)NVM單元時(shí)使用之外可以是相同的結(jié)構(gòu)。如圖15所示，圖中存在用于NVM柵極疊層82和偽柵極疊層80的區(qū)域，包括襯底84，圍繞在用于偽柵極疊層80的區(qū)域內(nèi)的有源區(qū)的隔離區(qū)86，在有源區(qū)上的偽電介質(zhì)88，在NVM柵極疊層82的區(qū)域內(nèi)的襯底84上的柵極電介質(zhì)90，以及在偽電介質(zhì)88和柵極電介質(zhì)90上的導(dǎo)電層92。典型地，導(dǎo)電層是多晶硅并且可以稱為多晶硅層，不過(guò)本領(lǐng)域技術(shù)人員還可以發(fā)現(xiàn)其它導(dǎo)電材料也是有效的。在圖20中示出的是在選擇性地蝕刻了導(dǎo)電層92以留下在偽柵極疊層于隔離區(qū)86 上的區(qū)域內(nèi)的鋪件94以及導(dǎo)電層92于柵極電介質(zhì)90上的部分(該部分將起著選擇柵極的作用)之后的NVM柵極疊層82和偽柵極疊層80。對(duì)導(dǎo)電層92的蝕刻有益于通過(guò)蝕刻在偽柵極疊層80的區(qū)域內(nèi)的有源區(qū)之上的導(dǎo)電層92來(lái)執(zhí)行終點(diǎn)檢測(cè)。該終點(diǎn)檢測(cè)還得益于在隔離區(qū)86上的第一多晶層的去除。這也可以應(yīng)用于分別在去除NVM柵極疊層24和52 的區(qū)域內(nèi)的第一多晶層時(shí)進(jìn)行的在隔離區(qū)30和56之上的第一多晶層的去除。在圖21中示出的是在沉積了在NVM柵極疊層82和偽柵極疊層80的區(qū)域之上的納米晶體層96以及在納米晶體層96之上的導(dǎo)電層98之后的NVM柵極疊層82和偽柵極疊層80。納米晶體層96用于非易失性電荷存儲(chǔ)。鋪件94由納米晶體層96和導(dǎo)電層98所覆蓋。在圖22中示出的是在執(zhí)行了 NVM柵極疊層82的區(qū)域內(nèi)的導(dǎo)電層98的圖形化蝕刻之后的NVM柵極疊層82和偽柵極疊層80，所述圖形化蝕刻從導(dǎo)電層92的剩余部分的一部分之上去除了第二多晶層。納米晶體層96在導(dǎo)電層98所去除的地方被去除。因?yàn)閷?dǎo)電層98的很大一部分被去除了，所以終點(diǎn)檢測(cè)并不困難。在圖23中示出的是在導(dǎo)電層98和納米晶體層96的圖形化蝕刻之后的NVM柵極疊層82和偽柵極疊層80，從而完成NVM柵極疊層82的形成并且從偽柵極疊層80的區(qū)域去除導(dǎo)電層98和納米晶體層。在偽柵極疊層80的區(qū)域內(nèi)的導(dǎo)電層98的去除有助于在NVM 柵極疊層82的區(qū)域內(nèi)的導(dǎo)電層98的蝕刻的終點(diǎn)檢測(cè)。圖23的作為結(jié)果的結(jié)構(gòu)包括可以按照針對(duì)鋪件48和76所描述的相同方式來(lái)使用的鋪件94。以與從偽柵極疊層80中形成鋪件94的同樣方式，多晶硅部件可以被形成并用于電功能。在圖23所示的處理方案的替代處理方案中，在圖22中所示出的納米晶體疊層96 和導(dǎo)電層98被從偽柵極疊層80去除，同時(shí)圖形化在NVM柵極疊層82中的相應(yīng)層。在另一種方案中，當(dāng)蝕刻圖16所示的導(dǎo)電層92時(shí)，鋪件94是不存在的。導(dǎo)電層被在偽柵極疊層 80中去除，而鋪件被替代地通過(guò)依次沉積納米晶體層96和導(dǎo)電層98來(lái)形成。在圖24中所示出的與圖19相似，不過(guò)圖24還示出了包括在襯底84上的柵極電介質(zhì)和多晶硅層92的邏輯柵極疊層93。多晶硅層92可以是所沉積的第一多晶硅層。邏輯柵極疊層93的存在對(duì)理解圖20-23所示的過(guò)程的替代是有用的。在圖25中示出的是偽柵極疊層80被去除，NVM柵極疊層82被圖形化，以及由于受到光致抗蝕劑的保護(hù)在邏輯柵極疊層83內(nèi)的多晶硅層92未被蝕刻。
在圖26中示出的是在沉積了電荷存儲(chǔ)層96和在電荷存儲(chǔ)層96上的多晶硅層98 之后的偽柵極疊層81、NVM柵極疊層82和邏輯柵極疊層83。電荷存儲(chǔ)層96可以是由絕緣材料(例如，氧化物)包圍的納米晶體的層。在圖27中示出的包括已經(jīng)讓在NVM柵極疊層82內(nèi)的多晶硅層92的一部分之上的多晶硅層98被圖形化蝕刻的NVM柵極疊層82。此外，還去除了在NVM柵極疊層82內(nèi)的電荷存儲(chǔ)層96中由多晶硅層98的蝕刻而暴露的部分。在圖28中示出的是對(duì)在與圖27中的前一蝕刻結(jié)果相對(duì)的那側(cè)上的多晶硅層98 和電荷存儲(chǔ)層96的第二圖形化蝕刻的結(jié)果。該蝕刻還從偽柵極疊層81去除了多晶硅層 92。由于增加用于終點(diǎn)檢測(cè)的信噪比多晶硅層98的蝕刻受益于多晶硅層92從偽柵極疊層 81的去除。在圖29中示出的是在邏輯柵極疊層83內(nèi)的多晶硅92通過(guò)蝕刻來(lái)圖形化的結(jié)果。 這個(gè)對(duì)第一多晶硅層的邏輯柵極疊層的蝕刻在與圖形化第一和第二多晶硅層92和98的蝕刻不同的時(shí)間發(fā)生。偽柵極疊層81的區(qū)域讓第一多晶硅層和第二多晶硅層兩者都被去除了。因而，這可以是封邊區(qū)域或者不需要覆蓋的多晶硅層的其它區(qū)域。因而，可以看出，可能產(chǎn)生某些功能部件或者被完全犧牲的偽部件的使用能夠用于蝕刻N(yùn)VM柵極疊層。在分裂柵極存儲(chǔ)單元的情形中，通過(guò)使用作為偽柵極疊層的第一多晶層并且然后第二多晶層的去除，來(lái)幫助對(duì)第一多晶層和第二多晶層兩者的蝕刻的終點(diǎn)檢測(cè)。在此所描述的半導(dǎo)體襯底可以是任何半導(dǎo)體材料或材料組合，例如砷化鎵、鍺硅、 絕緣體上硅(SOI)、硅、單晶硅等，以及以上材料的組合。至此，應(yīng)當(dāng)意識(shí)到，已經(jīng)提供了一種用于在半導(dǎo)體襯底之上形成非易失性存儲(chǔ)器 (NVM)的柵極疊層的方法，其中所述半導(dǎo)體襯底具有NVM區(qū)和不與NVM區(qū)重疊的非NVM區(qū)。 該方法包括在NVM區(qū)和非NVM區(qū)內(nèi)的半導(dǎo)體襯底之上形成第一導(dǎo)電層。該方法還包括圖形化第一導(dǎo)電層以形成在NVM區(qū)內(nèi)的第一導(dǎo)電層的第一部分以及在非NVM區(qū)內(nèi)的第一導(dǎo)電層的第二部分，其中第一導(dǎo)電層的第一部分與第一導(dǎo)電層的第二部分物理隔開(kāi)。該方法還包括在NVM區(qū)和非NVM區(qū)內(nèi)的第一導(dǎo)電層之上形成NVM電介質(zhì)層。該方法還包括圖形化NVM 電介質(zhì)層以形成在第一導(dǎo)電層的第一部分之上的在NVM區(qū)內(nèi)的NVM電介質(zhì)層的第一部分以及在第一導(dǎo)電層的第二部分之上的在非NVM區(qū)內(nèi)的NVM電介質(zhì)層的第二部分，其中NVM電介質(zhì)層的第一部分與NVM電介質(zhì)層的第二部分物理隔開(kāi)。該方法還包括在NVM區(qū)和非NVM 區(qū)內(nèi)的NVM電介質(zhì)層之上形成第二導(dǎo)電層。該方法還包括在至少NVM區(qū)內(nèi)的第二導(dǎo)電層之上形成圖形化的掩蔽層，以限定在NVM區(qū)內(nèi)的至少一個(gè)NVM柵極疊層。該方法還包括使用圖形化的掩蔽層來(lái)蝕刻在NVM區(qū)內(nèi)的第二導(dǎo)電層以及同時(shí)地蝕刻在非NVM區(qū)內(nèi)的第二導(dǎo)電層。該方法還包括使用圖形化的掩蔽層來(lái)蝕刻在NVM區(qū)內(nèi)的NVM電介質(zhì)層以及同時(shí)地蝕刻在非NVM區(qū)內(nèi)的NVM電介質(zhì)層。該方法還包括使用圖形化的掩蔽層來(lái)蝕刻在NVM區(qū)內(nèi)的第一導(dǎo)電層以及同時(shí)地蝕刻在非NVM區(qū)內(nèi)的第一導(dǎo)電層。該方法的特征還可以在于執(zhí)行圖形化第一導(dǎo)電層的步驟，使得第一導(dǎo)電層的第二部分形成于鋪砌部件之上。該方法的特征還可以在于執(zhí)行在第二導(dǎo)電層之上形成圖形化的掩蔽層的步驟，使得該掩蔽層形成于在非 NVM區(qū)內(nèi)的第二導(dǎo)電層之上，并且還限定了在非NVM區(qū)內(nèi)的偽部件。該方法的特征還可以在于第二導(dǎo)電層疊蓋第一導(dǎo)電層的第二部分的邊緣，以及其中圖形化的掩蔽層在非NVM區(qū)中不包括在第二導(dǎo)電層和襯底之間的第一導(dǎo)電層的第二部分的區(qū)域內(nèi)限定了于第二導(dǎo)電層之上的偽部件。該方法的特征還可以在于，在蝕刻步驟之后，與由圖形化掩蔽層所限定的偽部件對(duì)應(yīng)的所形成的偽部件包括NVM電介質(zhì)層在襯底之上的剩余部分以及第二導(dǎo)電層在NVM電介質(zhì)層的剩余部分之上的剩余部分，其中所形成的偽部件不包括第一導(dǎo)電層的任何剩余部分。該方法的特征還可以在于，在蝕刻步驟之后，與由圖形化掩蔽層所限定的偽部件對(duì)應(yīng)的所形成的偽部件包括第一導(dǎo)電層在半導(dǎo)體襯底之上的剩余部分，NVM電介質(zhì)層在第一導(dǎo)電層的剩余部分之上的剩余部分，以及第二導(dǎo)電層在NVM電介質(zhì)層的剩余部分之上的剩余部分。該方法的特征還可以在于，在蝕刻步驟之后，從所形成的偽部件去除第二導(dǎo)電層的剩余部分。該方法的特征還可以在于，在蝕刻步驟之后，由圖形化掩蔽層所限定的偽部件對(duì)應(yīng)的所形成的偽部件包括NVM電介質(zhì)層的剩余部分。該方法還可以包括，在形成第一導(dǎo)電層之前，在NVM區(qū)和非NVM區(qū)內(nèi)的半導(dǎo)體襯底之上形成柵極電介質(zhì)層，其中第一導(dǎo)電層形成于柵極電介質(zhì)層之上。該方法的特征還可以在于NVM電介質(zhì)層包括第一氧化層、在第一氧化層上的氮化層以及在氮化層上的第二氧化層。 還公開(kāi)了一種用于在半導(dǎo)體襯底之上形成非易失性存儲(chǔ)器(NVM)的柵極疊層的方法，其中所述半導(dǎo)體襯底具有NVM區(qū)和不與NVM區(qū)重疊的非NVM區(qū)。該方法包括在NVM區(qū)和非NVM區(qū)內(nèi)的半導(dǎo)體襯底之上形成浮置柵極層。該方法還包括圖形化浮置柵極層以形成在NVM區(qū)內(nèi)的浮置柵極層的第一部分以及在非NVM區(qū)內(nèi)的浮置柵極層的第二部分，其中浮置柵極層的第一部分與浮置柵極層的第二部分物理隔開(kāi)。該方法還包括在NVM區(qū)和非NVM 區(qū)內(nèi)的浮置柵極層之上形成NVM電介質(zhì)層。該方法還包括圖形化NVM電介質(zhì)層以形成在浮置柵極層的第一部分之上的在NVM區(qū)內(nèi)的NVM電介質(zhì)層的第一部分以及在浮置柵極層的第二部分之上的在非NVM區(qū)內(nèi)的NVM電介質(zhì)層的第二部分，其中NVM電介質(zhì)層的第一部分與 NVM電介質(zhì)層的第二部分物理隔開(kāi)。該方法還包括在NVM區(qū)和非NVM區(qū)內(nèi)的NVM電介質(zhì)層之上形成控制柵極層。該方法還包括在NVM區(qū)內(nèi)和在非NVM區(qū)內(nèi)的控制柵極層之上形成圖形化的掩蔽層，其中圖形化掩蔽層的第一部分限定了在NVM區(qū)內(nèi)的至少一個(gè)NVM柵極疊層， 以及圖形化掩蔽層的第二部分限定了在非NVM區(qū)內(nèi)的偽部件。該方法還包括使用圖形化的掩蔽層來(lái)同時(shí)地蝕刻在NVM區(qū)和非NVM區(qū)內(nèi)的控制柵極層。該方法還包括使用圖形化的掩蔽層來(lái)同時(shí)地蝕刻在NVM區(qū)和非NVM區(qū)內(nèi)的NVM電介質(zhì)層。該方法還包括使用圖形化的掩蔽層來(lái)蝕刻在NVM區(qū)和非NVM區(qū)內(nèi)的浮置柵極層。該方法的特征還可以在于執(zhí)行形成控制柵極層的步驟，使得控制柵極層疊蓋浮置柵極層的第二部分的邊緣，以及其中圖形化掩蔽層的第二部分限定了在非NVM區(qū)中不包括在控制柵極層和半導(dǎo)體襯底之間的浮置柵極層的第二部分的區(qū)域內(nèi)的于控制柵極層之上的偽部件。該方法的特征還可以在于，在同時(shí)地蝕刻的步驟之后，與由圖形化掩蔽層的第二部分所限定的偽部件對(duì)應(yīng)的所形成的偽部件包括NVM電介質(zhì)層在半導(dǎo)體襯底之上的剩余部分以及控制電極層在NVM電介質(zhì)層的剩余部分之上的剩余部分，其中所形成的偽部件不包括浮置柵極層的任何剩余部分。該方法的特征還可以在于，在蝕刻步驟之后，與由圖形化掩蔽層的第二部分所限定的偽部件對(duì)應(yīng)的所形成的偽部件包括浮置柵極層在襯底之上的剩余部分，NVM電介質(zhì)層在浮置柵極層的剩余部分之上的剩余部分，以及控制柵極層在NVM電介質(zhì)層的剩余部分之上的剩余部分。該方法的特征還可以在于，在同時(shí)地蝕刻的步驟之后，從所形成的偽部件去除控制柵極層的剩余部分。該方法的特征還可以在于，在同時(shí)地蝕刻的步驟之后，由圖形化掩蔽層的第二部分所限定的偽部件對(duì)應(yīng)的所形成的偽部件包括NVM電介質(zhì)層的剩余部分以及控制柵極層的剩余部分或選擇柵極層的剩余部分之一。還公開(kāi)了一種用于在半導(dǎo)體襯底之上形成非易失性存儲(chǔ)器(NVM)的柵極疊層的方法，其中所述半導(dǎo)體襯底具有NVM區(qū)和不與NVM區(qū)重疊的非NVM區(qū)。該方法包括在NVM 區(qū)和非NVM區(qū)內(nèi)的半導(dǎo)體襯底之上形成選擇柵極層，其中該選擇柵極層形成于鋪砌部件之上。該方法還包括同時(shí)地蝕刻在NVM區(qū)內(nèi)的選擇柵極層和在非NVM區(qū)內(nèi)的選擇柵極，其中形成在非NVM區(qū)內(nèi)的選擇柵極層使鋪砌部件暴露，以及形成在NVM區(qū)內(nèi)的選擇柵極層造成了選擇柵極層的保留于NVM區(qū)內(nèi)的第一部分。該方法包括在NVM區(qū)和非NVM區(qū)內(nèi)的半導(dǎo)體襯底之上形成電荷存儲(chǔ)層，其中該電荷存儲(chǔ)層形成于選擇柵極層的第一部分之上。該方法還包括在NVM區(qū)和非NVM區(qū)內(nèi)的電荷存儲(chǔ)層之上形成控制柵極層。該方法還包括同時(shí)地蝕刻在NVM區(qū)和非NVM區(qū)內(nèi)的控制柵極層。該方法還包括同時(shí)地蝕刻在NVM區(qū)和非NVM區(qū)內(nèi)的電荷存儲(chǔ)層，其中形成在非NVM區(qū)內(nèi)的電荷存儲(chǔ)層和控制柵極層使鋪砌部件暴露，以及形成在NVM區(qū)內(nèi)的選擇柵極層產(chǎn)生了電荷存儲(chǔ)層在選擇柵極層的第一部分之上并疊蓋選擇柵極層的第一部分的側(cè)壁的部分，并且產(chǎn)生控制柵極層在電荷存儲(chǔ)層的所述部分之上的部分。該方法還包括使用選擇柵極層的第一部分、電荷存儲(chǔ)層的所述部分和控制柵極層的所述部分來(lái)形成分裂柵極器件。該方法的特征還可以在于形成在非NVM區(qū)內(nèi)的選擇柵極層的步驟產(chǎn)生了選擇柵極層的保留在非NVM區(qū)內(nèi)的第二部分，其中第二部分的特征還在于作為偽部件。該方法的特征還可以在于執(zhí)行形成在非NVM區(qū)內(nèi)的電荷存儲(chǔ)層和控制柵極層的步驟，使得偽部件的頂表面暴露。該方法的特征還可以在于偽部件形成于鋪砌部件之上。雖然本發(fā)明在此針對(duì)具體的實(shí)施例進(jìn)行了描述，但是在不脫離下面的權(quán)利要求書所闡明的本發(fā)明的范圍的情況下，能夠進(jìn)行各種修改和改變。例如，可以使用不同的材料。 因此，說(shuō)明書和附圖應(yīng)當(dāng)被看作是說(shuō)明性的而不是限制性的，并且所有此類修改規(guī)定包含于本發(fā)明的范圍之內(nèi)。在此針對(duì)具體實(shí)施例所描述的任何優(yōu)點(diǎn)、優(yōu)勢(shì)或問(wèn)題的解決方案并不希望被看作是任何或全部保護(hù)范圍的關(guān)鍵的、必需的或本質(zhì)的特征或要件。而且，在此所使用的詞語(yǔ)“a( — ) ”或“an (—個(gè))”被定義為一個(gè)或多個(gè)。此外， 在權(quán)利要求書中的諸如“至少一個(gè)”和“一個(gè)或多個(gè)”的引入性短語(yǔ)的使用不應(yīng)當(dāng)被認(rèn)為暗示著由不定冠詞“一(a)”或“一個(gè)(an)”引入的另一權(quán)利要求的元件的引入將含有該引入權(quán)利要求元件的任何特定的權(quán)利要求限定于只含有這一個(gè)元件的發(fā)明，即使在相同的權(quán)利要求包括引入性短語(yǔ)“一個(gè)或多個(gè)”或“至少一個(gè)”以及諸如“一(a)”或“一個(gè)(an)”的不定冠詞時(shí)。對(duì)于定冠詞的使用同樣如此。除非另有說(shuō)明，否則諸如“第一”和“第二”的詞語(yǔ)被用來(lái)任意區(qū)分此類詞語(yǔ)所描述的元件。因而，這些詞語(yǔ)并不必要指示此類元件的時(shí)間先后或其它優(yōu)先級(jí)。
權(quán)利要求
1.一種用于在半導(dǎo)體襯底之上形成非易失性存儲(chǔ)器(NVM)的柵極疊層的方法，所述半導(dǎo)體襯底具有NVM區(qū)和不與所述NVM區(qū)重疊的非NVM區(qū)，所述方法包括以下步驟在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述襯底之上形成選擇柵極層； 同時(shí)地蝕刻所述NVM區(qū)內(nèi)的所述選擇柵極層和所述非NVM區(qū)內(nèi)的所述選擇柵極層，其中對(duì)所述NVM區(qū)內(nèi)的所述選擇柵極層的所述蝕刻產(chǎn)生所述選擇柵極層的保留于所述NVM區(qū)內(nèi)的第一部分；在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述襯底之上形成電荷存儲(chǔ)層，其中所述電荷存儲(chǔ)層形成于所述選擇柵極層的所述第一部分之上；在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述電荷存儲(chǔ)層之上形成控制柵極層； 同時(shí)地蝕刻在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述控制柵極層； 同時(shí)地蝕刻在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述電荷存儲(chǔ)層，其中對(duì)所述NVM區(qū)內(nèi)的所述選擇柵極層的所述蝕刻產(chǎn)生所述電荷存儲(chǔ)層的在所述選擇柵極層的所述第一部分之上并疊蓋所述選擇柵極層的所述第一部分的側(cè)壁的部分，并且產(chǎn)生所述控制柵極層的在所述電荷存儲(chǔ)層的所述部分之上的部分；以及使用所述選擇柵極層的所述第一部分、所述電荷存儲(chǔ)層的所述部分和所述控制柵極層的所述部分來(lái)形成分裂柵極器件。
2.根據(jù)權(quán)利要求1所述的方法，其中所述非NVM區(qū)內(nèi)的所述選擇柵極層形成于鋪砌部件之上。
3.根據(jù)權(quán)利要求1所述的方法，其中所述非NVM區(qū)內(nèi)的所述選擇柵極層形成于有源電路部件之上。
4.根據(jù)權(quán)利要求1所述的方法，其中蝕刻所述非NVM區(qū)內(nèi)的所述選擇柵極層的步驟產(chǎn)生所述選擇柵極層的保留于所述非NVM區(qū)內(nèi)的第二部分。
5.根據(jù)權(quán)利要求4所述的方法，其中所述第二部分的特征還在于是偽部件。
6.根據(jù)權(quán)利要求5所述的方法，其中蝕刻所述非NVM區(qū)內(nèi)的所述電荷存儲(chǔ)層和所述控制柵極層的步驟被執(zhí)行使得所述偽部件的頂表面被暴露。
7.根據(jù)權(quán)利要求4所述的方法，其中所述第二部分的特征還在于是有源電路部件。
8.根據(jù)權(quán)利要求1所述的方法，其中同時(shí)地蝕刻所述NVM區(qū)內(nèi)的所述選擇柵極層和所述非NVM區(qū)內(nèi)的所述選擇柵極層的步驟被執(zhí)行使得所述選擇柵極完全從所述非NVM區(qū)去除。
9.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底包括邏輯區(qū)，并且其中 形成所述選擇柵極層的步驟被執(zhí)行使得所述選擇柵極層形成于所述邏輯區(qū)內(nèi)的所述襯底之上，形成所述電荷存儲(chǔ)層的步驟被執(zhí)行使得所述電荷存儲(chǔ)層形成于所述邏輯區(qū)內(nèi)的所述選擇柵極層之上，以及形成所述控制柵極層的步驟被執(zhí)行使得所述控制柵極層形成于所述邏輯區(qū)內(nèi)的所述電荷存儲(chǔ)層之上。
10.根據(jù)權(quán)利要求9所述的方法，其中同時(shí)地蝕刻所述NVM區(qū)內(nèi)的所述選擇柵極層和所述非NVM區(qū)內(nèi)的所述選擇柵極層的步驟不蝕刻在所述邏輯區(qū)內(nèi)的所述選擇柵極層。
11.根據(jù)權(quán)利要求10所述的方法，其中同時(shí)地蝕刻所述控制柵極層的步驟被執(zhí)行使得所述控制柵極層從所述邏輯區(qū)去除，以及同時(shí)地蝕刻所述電荷存儲(chǔ)層的步驟被執(zhí)行使得所述電荷存儲(chǔ)層從所述邏輯區(qū)去除。
12.根據(jù)權(quán)利要求11所述的方法，其中在所述同時(shí)地蝕刻所述電荷存儲(chǔ)層的步驟之后，圖形化所述邏輯區(qū)內(nèi)的所述選擇柵極層以形成邏輯器件柵極。
13.一種用于在半導(dǎo)體襯底之上形成非易失性存儲(chǔ)器(NVM)的柵極疊層的方法，所述半導(dǎo)體襯底具有NVM區(qū)和不與所述NVM區(qū)重疊的非NVM區(qū)，所述方法包括以下步驟在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述襯底之上形成選擇柵極層，其中所述選擇柵極層形成于鋪砌部件之上；同時(shí)地蝕刻所述NVM區(qū)內(nèi)的所述選擇柵極層和所述非NVM區(qū)內(nèi)的所述選擇柵極層，其中對(duì)所述非NVM區(qū)內(nèi)的所述選擇柵極層的所述蝕刻使所述鋪砌部件暴露，并且對(duì)所述NVM 區(qū)內(nèi)的所述選擇柵極層的所述蝕刻產(chǎn)生所述選擇柵極層的保留于所述NVM區(qū)內(nèi)的第一部分；在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述襯底之上形成電荷存儲(chǔ)層，其中所述電荷存儲(chǔ)層形成于所述選擇柵極層的所述第一部分之上；在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述電荷存儲(chǔ)層之上形成控制柵極層；同時(shí)地蝕刻在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述控制柵極層；同時(shí)地蝕刻在所述NVM區(qū)和所述非NVM區(qū)內(nèi)的所述電荷存儲(chǔ)層，其中對(duì)所述非NVM區(qū)內(nèi)的所述電荷存儲(chǔ)層和所述控制柵極層的所述蝕刻使所述鋪砌部件暴露，以及對(duì)所述NVM 區(qū)內(nèi)的所述選擇柵極層的所述蝕刻產(chǎn)生所述電荷存儲(chǔ)層的在所述選擇柵極層的所述第一部分之上并疊蓋所述選擇柵極層的所述第一部分的側(cè)壁的部分，并且產(chǎn)生所述控制柵極層的在所述電荷存儲(chǔ)層的所述部分之上的部分；以及使用所述選擇柵極層的所述第一部分、所述電荷存儲(chǔ)層的所述部分和所述控制柵極層的所述部分來(lái)形成分裂柵極器件。
14.根據(jù)權(quán)利要求13所述的方法，其中蝕刻所述非NVM區(qū)內(nèi)的所述選擇柵極層的步驟產(chǎn)生所述選擇柵極層的保留于所述非NVM區(qū)內(nèi)的第二部分，其中所述第二部分的特征還在于是偽部件。
15.根據(jù)權(quán)利要求14所述的方法，其中蝕刻所述非NVM區(qū)內(nèi)的所述電荷存儲(chǔ)層和所述控制柵極層的步驟被執(zhí)行使得所述偽部件的頂表面被暴露。
16.根據(jù)權(quán)利要求14所述的方法，其中所述偽部件形成于所述鋪砌部件之上。
17.一種用于在半導(dǎo)體襯底之上形成非易失性存儲(chǔ)器(NVM)的柵極疊層的方法，所述半導(dǎo)體襯底具有NVM區(qū)、不與所述NVM區(qū)重疊的非NVM區(qū)、以及邏輯區(qū)，所述方法包括以下步驟在所述NVM區(qū)、所述非NVM區(qū)和所述邏輯區(qū)內(nèi)的所述襯底之上形成選擇柵極層；同時(shí)地蝕刻所述NVM區(qū)內(nèi)的所述選擇柵極層和所述非NVM區(qū)內(nèi)的所述選擇柵極層，其中對(duì)所述NVM區(qū)內(nèi)的所述選擇柵極層的所述蝕刻產(chǎn)生所述選擇柵極層的保留于所述NVM區(qū)內(nèi)的第一部分；在所述NVM區(qū)、所述非NVM區(qū)和所述邏輯區(qū)內(nèi)的所述襯底之上形成電荷存儲(chǔ)層，其中所述電荷存儲(chǔ)層形成于所述選擇柵極層的所述第一部分之上；在所述NVM區(qū)、所述非NVM區(qū)和所述邏輯區(qū)內(nèi)的所述電荷存儲(chǔ)層之上形成控制柵極層；同時(shí)地蝕刻在所述NVM區(qū)、所述非NVM區(qū)和所述邏輯區(qū)內(nèi)的所述控制柵極層； 同時(shí)地蝕刻在所述NVM區(qū)、所述非NVM區(qū)和所述邏輯區(qū)內(nèi)的所述電荷存儲(chǔ)層，其中對(duì)所述NVM區(qū)內(nèi)的所述選擇柵極層的所述蝕刻產(chǎn)生所述電荷存儲(chǔ)層的在所述選擇柵極層的所述第一部分之上并疊蓋所述選擇柵極層的所述第一部分的側(cè)壁的部分，并且產(chǎn)生所述控制柵極層的在所述電荷存儲(chǔ)層的所述部分之上的部分；使用所述選擇柵極層的所述第一部分、所述電荷存儲(chǔ)層的所述部分和所述控制柵極層的所述部分來(lái)形成分裂柵極器件；以及使用在所述邏輯區(qū)內(nèi)的所述選擇柵極層來(lái)形成邏輯器件柵極。
18.根據(jù)權(quán)利要求17所述的方法，其中形成所述邏輯器件柵極的步驟包括在同時(shí)地蝕刻所述電荷存儲(chǔ)層的步驟之后，圖形化所述邏輯區(qū)內(nèi)的所述選擇柵極層以形成所述邏輯器件柵極。
19.根據(jù)權(quán)利要求17所述的方法，其中同時(shí)地蝕刻所述NVM區(qū)內(nèi)的所述選擇柵極層和所述非NVM區(qū)內(nèi)的所述選擇柵極層的步驟不蝕刻所述邏輯區(qū)內(nèi)的所述選擇柵極層。
20.根據(jù)權(quán)利要求17所述的方法，其中在所述非NVM區(qū)內(nèi)的所述襯底之上形成所述選擇柵極層的步驟被執(zhí)行使得所述選擇柵極層形成于所述非NVM區(qū)內(nèi)的有源電路部件之上。
全文摘要
本發(fā)明公開(kāi)了以非NVM區(qū)內(nèi)的同時(shí)地蝕刻來(lái)圖形化非易失性存儲(chǔ)器的柵極疊層。一種在具有NVM區(qū)(82)和不與NVM區(qū)重疊的非NVM區(qū)(80)的襯底(84)之上形成非易失性存儲(chǔ)器(NVM)的柵極疊層的方法包括在NVM區(qū)和非NVM區(qū)內(nèi)的襯底之上形成選擇柵極層(92)；同時(shí)地蝕刻在NVM區(qū)和非NVM區(qū)內(nèi)的選擇柵極層；在NVM區(qū)和非NVM區(qū)內(nèi)的襯底之上形成電荷存儲(chǔ)層(96)；在NVM區(qū)和非NVM區(qū)內(nèi)的電荷存儲(chǔ)層(96)之上形成控制柵極層(98)；以及同時(shí)地蝕刻在NVM區(qū)和非NVM區(qū)內(nèi)的電荷存儲(chǔ)層。對(duì)NVM區(qū)內(nèi)的選擇柵極層的蝕刻產(chǎn)生了電荷存儲(chǔ)層的在選擇柵極層的一部分之上并疊蓋選擇柵極層的側(cè)壁的部分，并且產(chǎn)生了控制電極層的在電池存儲(chǔ)層的一部分之上的部分。
文檔編號(hào)H01L21/8247GK102386142SQ20111025164
公開(kāi)日2012年3月21日 申請(qǐng)日期2011年8月30日 優(yōu)先權(quán)日2010年8月31日
發(fā)明者M·D·施羅夫 申請(qǐng)人:飛思卡爾半導(dǎo)體公司