專利名稱：新型功率半導(dǎo)體集成器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，尤其涉及一種適用于電力電子集成電路技術(shù)領(lǐng)域的功率半導(dǎo)體集成器件。
背景技術(shù)：
目前在電力電子模塊設(shè)計(jì)中，當(dāng)模塊電路中需要結(jié)型場(chǎng)效應(yīng)晶體管JFET與結(jié)勢(shì)壘肖特基JBS并聯(lián)時(shí)，往往是將兩個(gè)獨(dú)立的器件并聯(lián)在一起使用，這樣既增加模塊封裝上的體積，同時(shí)增加了模塊生產(chǎn)的成本。鑒于此，迫切需要發(fā)明一種新的功率半導(dǎo)體器件，以期可以減小模塊封裝體積及成本。

發(fā)明內(nèi)容
本發(fā)明針對(duì)傳統(tǒng)模塊電路中分立使用JFET和JBS造成既增加模塊封裝體積、又增加模塊生產(chǎn)成本等不足，而提供了一種新型功率半導(dǎo)體集成器件。它將半導(dǎo)體器件JFET與 JBS集成于一塊芯片上，形成一塊新型半導(dǎo)體器件，大大減小了模塊封裝體積及成本。為了解決上述技術(shù)問題，本發(fā)明通過下述技術(shù)方案得以解決
新型功率半導(dǎo)體集成器件，包括一個(gè)以上依次左右并聯(lián)相連的半導(dǎo)體單元，其特征在于所述每一個(gè)半導(dǎo)體單元上均集成有一個(gè)結(jié)型場(chǎng)效應(yīng)晶體管JFET和一個(gè)結(jié)勢(shì)壘肖特基 JBS，所述的結(jié)型場(chǎng)效應(yīng)晶體管JFET和結(jié)勢(shì)壘肖特基JBS并聯(lián)連接；單個(gè)半導(dǎo)體單元的一側(cè)為結(jié)型場(chǎng)效應(yīng)晶體管JFET，另一側(cè)為結(jié)勢(shì)壘肖特基JBS，半導(dǎo)體單元的下部分由下至上依次設(shè)有漏極、N+襯底和N-外延層。所述結(jié)型場(chǎng)效應(yīng)晶體管JFET包括兩個(gè)以上P+區(qū)，相鄰的P+區(qū)之間設(shè)有N+區(qū)，P+ 區(qū)上部與柵極相連，N+區(qū)上部與源極相連；所述的結(jié)勢(shì)壘肖特基JBS包括兩個(gè)以上P+區(qū)， P+區(qū)上部為陽極，陽極與源極相連。本發(fā)明由于采用了以上技術(shù)方案，具有以下顯著的技術(shù)效果
(1)它將兩個(gè)分立的半導(dǎo)體器件JFET與JBS集成于一塊芯片上，形成一塊新型半導(dǎo)體器件，在功能上等同于JFET與JBS并聯(lián)連接，大大減小模塊封裝體積及成本；
(2)利用JFET和JBS工藝的高度兼容性，同時(shí)實(shí)現(xiàn)這兩種器件，在一個(gè)單芯片和同一套工藝中實(shí)現(xiàn)兩種器件。P+的注入工藝同時(shí)提供了 JFET的柵極結(jié)構(gòu)和JBS的P型電場(chǎng)阻斷結(jié)構(gòu)部分；并且，JBS的陽極、JFET的源極和柵極金屬電極都可以由一次淀積工藝完成。


圖1為本發(fā)明實(shí)施例1的電路結(jié)構(gòu)示意圖。圖2為本發(fā)明實(shí)施例2的電路結(jié)構(gòu)示意圖。圖3為本發(fā)明實(shí)施例3的電路結(jié)構(gòu)示意圖。圖4為本發(fā)明實(shí)施例4的電路結(jié)構(gòu)示意圖。
圖5為本發(fā)明在使用中的電路原理圖。
具體實(shí)施例方式下面結(jié)合附圖與實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述 實(shí)施例1
如圖1所示，新型功率半導(dǎo)體集成器件，包括一個(gè)以上依次左右并聯(lián)相連的半導(dǎo)體單元，所述每一個(gè)半導(dǎo)體單元上均集成有一個(gè)結(jié)型場(chǎng)效應(yīng)晶體管JFET和一個(gè)結(jié)勢(shì)壘肖特基 JBS，結(jié)型場(chǎng)效應(yīng)晶體管JFET和結(jié)勢(shì)壘肖特基JBS并聯(lián)連接；單個(gè)半導(dǎo)體單元的一側(cè)為結(jié)型場(chǎng)效應(yīng)晶體管JFET，另一側(cè)為結(jié)勢(shì)壘肖特基JBS，半導(dǎo)體單元的下部分由下至上依次設(shè)有漏極1、N+襯底2和N-外延層3。在JFET區(qū)域，依次進(jìn)行P注入形成兩個(gè)以上P+區(qū)5，在各P+區(qū)之間的表面進(jìn)行N 注入形成兩個(gè)以上N+區(qū)4，P+區(qū)之上為柵極7，N+區(qū)之上為源極8 ；在JBS區(qū)域，依次進(jìn)行 P注入形成P+區(qū)6，P+區(qū)之上為陽極9，陽極9與源極8相連接，以上P區(qū)、N區(qū)及其相連電極有兩個(gè)以上并左右依次延伸相連，形成交叉相連的JFET和JBS。圖5為本發(fā)明在使用中的電路原理圖。M為本新型功率半導(dǎo)體集成器件，上端為漏極、左端為源極、下端為柵極。其柵極與一常閉型器件11的源極相連，常閉型器件11反向并聯(lián)二極管10。實(shí)施例2
如圖2所示，新型功率半導(dǎo)體集成器件，包括一個(gè)以上依次左右并聯(lián)相連的半導(dǎo)體單元，所述每一個(gè)半導(dǎo)體單元上均集成有一個(gè)結(jié)型場(chǎng)效應(yīng)晶體管JFET和一個(gè)結(jié)勢(shì)壘肖特基 JBS，結(jié)型場(chǎng)效應(yīng)晶體管JFET和結(jié)勢(shì)壘肖特基JBS并聯(lián)連接；單個(gè)半導(dǎo)體單元的一側(cè)為結(jié)型場(chǎng)效應(yīng)晶體管JFET，另一側(cè)為結(jié)勢(shì)壘肖特基JBS，半導(dǎo)體單元的下部分由下至上依次設(shè)有漏極1、N+襯底2和N-外延層3。在JFET區(qū)域，對(duì)外延層表面進(jìn)行N+注入，形成兩個(gè)以上N+區(qū)4，再對(duì)N-外延層3 等距依次進(jìn)行P注入形成兩個(gè)以上P+區(qū)5，P+區(qū)5之上為柵極7，N+區(qū)4之上為源極8 ；在 JBS區(qū)域，依次進(jìn)行P注入形成P+區(qū)6，P+區(qū)6之上為陽極9，陽極9與源極8相連接，以上 P區(qū)、N區(qū)及其相連電極有兩個(gè)以上并左右依次延伸相連，形成交叉相連的JFET和JBS。實(shí)施例3
如圖3所示，新型功率半導(dǎo)體集成器件，包括一個(gè)以上依次左右并聯(lián)相連的半導(dǎo)體單元，所述每一個(gè)半導(dǎo)體單元上均集成有一個(gè)結(jié)型場(chǎng)效應(yīng)晶體管JFET和一個(gè)結(jié)勢(shì)壘肖特基 JBS，結(jié)型場(chǎng)效應(yīng)晶體管JFET和結(jié)勢(shì)壘肖特基JBS并聯(lián)連接；單個(gè)半導(dǎo)體單元的一側(cè)為結(jié)型場(chǎng)效應(yīng)晶體管JFET，另一側(cè)為結(jié)勢(shì)壘肖特基JBS，半導(dǎo)體單元的下部分由下至上依次設(shè)有漏極1、N+襯底2和N-外延層3。對(duì)N-外延層3表面進(jìn)行N+注入，形成N+區(qū)4，再對(duì)N-外延層3依次進(jìn)行P注入形成P+區(qū)5，將N+區(qū)4表面一段刻蝕掉，其表面為陽極9， P+區(qū)5之上為柵極7，N+區(qū)4 之上為源極8，陽極9與源極8相連接。以上P區(qū)、N區(qū)及其相連電極有兩個(gè)以上并左右依次延伸相連，形成交叉相連的JFET和JBS。實(shí)施例4
如圖4所示，新型功率半導(dǎo)體集成器件，包括一個(gè)以上依次左右并聯(lián)相連的半導(dǎo)體單元，所述每一個(gè)半導(dǎo)體單元上均集成有一個(gè)結(jié)型場(chǎng)效應(yīng)晶體管JFET和一個(gè)結(jié)勢(shì)壘肖特基 JBS，結(jié)型場(chǎng)效應(yīng)晶體管JFET和結(jié)勢(shì)壘肖特基JBS并聯(lián)連接；單個(gè)半導(dǎo)體單元的一側(cè)為結(jié)型場(chǎng)效應(yīng)晶體管JFET，另一側(cè)為結(jié)勢(shì)壘肖特基JBS，半導(dǎo)體單元的下部分由下至上依次設(shè)有漏極1、N+襯底2和N-外延層3。對(duì)N-外延層3依次進(jìn)行P注入形成兩個(gè)以上P+區(qū)5，在相鄰的P+區(qū)5之間的表面進(jìn)行N注入形成N+區(qū)4，P+區(qū)5之上為柵極7，N+區(qū)4之上為源極8，相鄰的柵極7之間設(shè)有陽極9，陽極9與源極8相連。以上P區(qū)、N區(qū)及其相連電極有兩個(gè)以上并左右依次延伸相連，形成交叉相連的JFET和JBS。總之，以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所作的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.新型功率半導(dǎo)體集成器件，包括一個(gè)以上依次左右并聯(lián)相連的半導(dǎo)體單元，其特征在于所述每一個(gè)半導(dǎo)體單元上均集成有一個(gè)結(jié)型場(chǎng)效應(yīng)晶體管JFET和一個(gè)結(jié)勢(shì)壘肖特基JBS，所述的結(jié)型場(chǎng)效應(yīng)晶體管JFET和結(jié)勢(shì)壘肖特基JBS左右相連；單個(gè)半導(dǎo)體單元的一側(cè)為結(jié)型場(chǎng)效應(yīng)晶體管JFET，另一側(cè)為結(jié)勢(shì)壘肖特基JBS，半導(dǎo)體單元的下部分由下至上依次設(shè)有漏極、N+襯底和N-外延層。
2.根據(jù)權(quán)利要求1所述的新型功率半導(dǎo)體集成器件，其特征在于所述結(jié)型場(chǎng)效應(yīng)晶體管JFET包括兩個(gè)以上P+區(qū)，相鄰的P+區(qū)之間設(shè)有N+區(qū)，P+區(qū)上部與柵極相連，N+區(qū)上部與源極相連；所述的結(jié)勢(shì)壘肖特基JBS包括兩個(gè)以上P+區(qū)，P+區(qū)上部為陽極，陽極與源極相連。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件，公開了一種適用于電力電子集成電路技術(shù)領(lǐng)域的功率半導(dǎo)體集成器件。它將兩個(gè)分立的半導(dǎo)體器件JFET與JBS集成于一塊芯片上，形成一塊新型半導(dǎo)體器件，在功能上等同于JFET與JBS并聯(lián)連接，大大減小模塊封裝體積及成本。而且利用JFET和JBS工藝的高度兼容性，同時(shí)實(shí)現(xiàn)這兩種器件，在一個(gè)單芯片和同一套工藝中實(shí)現(xiàn)兩種器件。P+的注入工藝同時(shí)提供了JFET的柵極結(jié)構(gòu)和JBS的P型電場(chǎng)阻斷結(jié)構(gòu)部分；JBS的陽極、JFET的源極和柵極金屬電極都可以由一次淀積工藝完成。
文檔編號(hào)H01L29/06GK102270639SQ201110261260
公開日2011年12月7日 申請(qǐng)日期2011年9月6日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者盛況 申請(qǐng)人:盛況