專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于ー種芯片封裝結(jié)構(gòu)，且特別是有關(guān)于ー種使用可撓性基板的芯片封裝結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的改良，使得液晶顯示器具有低的消耗電功率、薄型量輕、分辨率高、色彩飽和度高、壽命長等優(yōu)點(diǎn)，因而廣泛地應(yīng)用在筆記型計(jì)算機(jī)或桌上型計(jì)算機(jī)的液晶屏幕及液晶電視等與生活息息相關(guān)的電子產(chǎn)品。其中，顯示器的驅(qū)動(dòng)芯片(integratedcircuit, IC)更是液晶顯示器不可或缺的重要組件。因應(yīng)液晶顯示裝置驅(qū)動(dòng)芯片各種應(yīng)用的需求，一般是采用卷帶自動(dòng)接合(tapeautomatic bonding, TAB)封裝技術(shù)進(jìn)行芯片封裝,其中又分成薄膜覆晶(Chip On Film,C0F)封裝及卷帶承載封裝(Tape Carrier Package, TCP)。請參考圖1，詳細(xì)而言，以卷帶自動(dòng)接合方式進(jìn)行芯片封裝的エ藝，是在完成可撓性基板50上的線路及芯片60上的凸塊62エ藝之后，將芯片60置于平臺(tái)10上，且將可撓性基板50置于芯片60上方，并利用熱壓頭20進(jìn)行加熱及加壓，以進(jìn)行內(nèi)引腳52接合(innerlead bonding, ILB)，使芯片60上的凸塊62與可撓性基板50上的內(nèi)引腳52產(chǎn)生共晶接合而電性連接。在此壓合過程中，可能因可撓性基板50的翹曲彎折而產(chǎn)生邊緣接觸(edgetouch)的問題。也就是說,位于芯片60邊緣的靜電防護(hù)環(huán)(seal ring/guard ring) 80接觸到內(nèi)引腳52，造成漏電或橋接短路等電性失效問題。此外，設(shè)置于切割道上的測試墊(testkey)可能于晶圓切割完后未被完全移除，而有部分殘留于芯片60邊緣，若測試墊殘余物翻起形成突刺(burr) 30，在可撓性基板50翹曲彎折時(shí)殘留于芯片60邊緣的測試墊凸刺30也可能接觸到內(nèi)引腳52而造成電性短路。另外，內(nèi)引腳接合(ILB)エ藝亦可如圖2所示將可撓性基板50置于平臺(tái)10上，且利用熱壓頭20將芯片60置于可撓性基板50上方，并進(jìn)行加熱及加壓，使內(nèi)引腳52與凸塊62產(chǎn)生共晶接合而電性連接。在此種接合方式之下，若平臺(tái)10上存在異物12，會(huì)造成可撓性基板50翹曲彎折而使內(nèi)引腳52接觸到靜電防護(hù)環(huán)80或殘留于芯片60邊緣的測試墊突刺(圖未顯示)，同樣可能產(chǎn)生邊緣接觸(edge touch)的問題，導(dǎo)致漏電或橋接短路等電性失效。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片封裝結(jié)構(gòu)，可避免其芯片與其引腳發(fā)生非預(yù)期的電性接觸。本發(fā)明提出一種芯片封裝結(jié)構(gòu)，包括可撓性基板、多個(gè)引腳、絕緣層及芯片?？蓳闲曰寰哂行酒雍蠀^(qū)。引腳配置于可撓性基板上。各引腳包括相連的主體部及內(nèi)接部。內(nèi)接部延伸至芯片接合區(qū)內(nèi)。主體部位于芯片接合區(qū)之外且主體部的厚度大于內(nèi)接部的厚度。絕緣層配置于引腳的內(nèi)接部上。芯片具有主動(dòng)面。主動(dòng)面上設(shè)置有多個(gè)凸塊與靜電防護(hù)環(huán)。靜電防護(hù)環(huán)鄰近芯片的邊緣。芯片設(shè)置于芯片接合區(qū)內(nèi)并透過凸塊對應(yīng)連接引腳的內(nèi)接部而與可撓性基板電性連接。芯片與可撓性基板電性連接后，絕緣層適對應(yīng)靜電防護(hù)環(huán)。在本發(fā)明的一實(shí)施例中，上述的凸塊沿芯片的至少二相對邊緣排列且鄰近至少ニ相對邊緣，靜電防護(hù)環(huán)位于凸塊與芯片的至少二相對邊緣之間。 在本發(fā)明的一實(shí)施例中，上述的絕緣層包含至少ニ絕緣條，至少ニ絕緣條分別配置于沿芯片的至少二相對邊緣相鄰排列的引腳的內(nèi)接部上。在本發(fā)明的一實(shí)施例中，上述的芯片封裝結(jié)構(gòu)更包括封裝膠體，設(shè)置于芯片與可撓性基板之間，以包覆凸塊與靜電防護(hù)環(huán)。在本發(fā)明的一實(shí)施例中，上述的芯片封裝結(jié)構(gòu)更包括防焊層，防焊層位于芯片接合區(qū)之外并局部覆蓋引腳的主體部。在本發(fā)明的一實(shí)施例中，上述的主體部與內(nèi)接部的連接處具有側(cè)壁面，絕緣層延伸至并配置于側(cè)壁面上。在本發(fā)明的一實(shí)施例中，上述的主體部的厚度是內(nèi)接部的厚度的I. 2至2倍。在本發(fā)明的一實(shí)施例中，上述的凸塊的厚度大于靜電防護(hù)環(huán)的厚度與絕緣層的厚度的和。在本發(fā)明的一實(shí)施例中，上述的可撓性基板是適用于薄膜覆晶封裝(chip onfilm package, COF package)或卷帶承載封裝(tape carrier pacKage, TCP package)?；谏鲜觯景l(fā)明的引腳的主體部具有較大的厚度且絕緣層配置于引腳的內(nèi)接部上，藉以提升引腳的結(jié)構(gòu)強(qiáng)度，降低引腳受カ彎折的機(jī)率。此外，絕緣層對應(yīng)于芯片上的靜電防護(hù)環(huán)而位于引腳與靜電防護(hù)環(huán)之間，可避免引腳與靜電防護(hù)環(huán)因可撓性基板的撓曲及引腳的彎折而產(chǎn)生非預(yù)期的電性接觸，以降低芯片封裝結(jié)構(gòu)發(fā)生短路的機(jī)率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說明如下。


圖I及圖2為現(xiàn)有卷帶式封裝結(jié)構(gòu)的エ藝示意圖。圖3為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的局部剖面圖。圖4為圖3的芯片的仰視示意圖。圖5為圖3的可撓性基板的俯視圖。圖6為本發(fā)明另ー實(shí)施例的可撓性基板的俯視圖。圖7為本發(fā)明另ー實(shí)施例引腳及絕緣層的局部剖面圖。圖8為本發(fā)明另ー實(shí)施例引腳及絕緣層的局部剖面圖。
具體實(shí)施例方式圖3為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的局部剖面圖。請參考圖3，本實(shí)施例的芯片封裝結(jié)構(gòu)100包括可撓性基板110、多個(gè)引腳120 (圖3繪示出ー個(gè))及芯片140。引腳120配置于可撓性基板110上，且芯片140透過引腳120與可撓性基板110電性連接。本實(shí)施例的芯片封裝結(jié)構(gòu)100例如為薄膜覆晶封裝，然本發(fā)明不以此為限，可撓性基板110除了適用于薄膜覆晶封裝，亦適用于卷帶承載封裝。CN 102915990 A
書
明
說
3/4頁詳細(xì)而言，可撓性基板110具有芯片接合區(qū)110a，引腳120包括相連的主體部122及內(nèi)接部124，內(nèi)接部124即一般所稱的內(nèi)引腳。引腳120的內(nèi)接部124延伸至芯片接合區(qū)IlOa內(nèi)，引腳120的主體部122位于芯片接合區(qū)IlOa之外，且主體部122的厚度大于內(nèi)接部124的厚度。芯片140具有主動(dòng)面140a，主動(dòng)面140a上設(shè)置有多個(gè)凸塊142(圖3繪示出ー個(gè))與靜電防護(hù)環(huán)144。芯片140設(shè)置于芯片接合區(qū)IlOa內(nèi)并透過凸塊142對應(yīng)連接引腳120的內(nèi)接部124而與可撓性基板110電性連接。靜電防護(hù)環(huán)144鄰近芯片140的邊·緣以作為芯片140預(yù)防電磁干擾(例如靜電)的防護(hù)措施。芯片封裝結(jié)構(gòu)100更包括絕緣層130，絕緣層130配置于引腳120的內(nèi)接部124上，當(dāng)芯片140與可撓性基板110電性連接，絕緣層130適對應(yīng)于靜電防護(hù)環(huán)144。在上述配置方式之下，由于引腳120的主體部122具有較大的厚度，因此可提升引腳120的結(jié)構(gòu)強(qiáng)度，降低引腳120受カ彎折的機(jī)率。此外，通過配置絕緣層130于引腳120的內(nèi)接部124上，使絕緣層130對應(yīng)于芯片140上的靜電防護(hù)環(huán)144，芯片140接合至可撓性基板110后，絕緣層130適位于引腳120與靜電防護(hù)環(huán)144之間，可避免引腳120與靜電防護(hù)環(huán)144因可撓性基板110的撓曲及引腳120的彎折而產(chǎn)生非預(yù)期的電性接觸，以降低芯片封裝結(jié)構(gòu)100發(fā)生電性短路的機(jī)率。更詳細(xì)而言，在本實(shí)施例中，主體部122與內(nèi)接部124的連接處具有側(cè)壁面122a，絕緣層130延伸至并配置于側(cè)壁面122a上。圖4為圖3的芯片的仰視示意圖。請參考圖3及圖4，于本實(shí)施例中，凸塊142沿芯片140的二相對邊緣140b、140c排列并且鄰近邊緣140b、140c。靜電防護(hù)環(huán)144位于凸塊142與芯片140的邊緣140b、140c之間，以作為芯片140預(yù)防電磁干擾(例如靜電)的防護(hù)措施。于本實(shí)施例中，靜電防護(hù)環(huán)144環(huán)繞于芯片140的四邊緣，然而靜電防護(hù)環(huán)144的范圍和形狀并不以此為限。在本實(shí)施例中，主體部122的厚度例如為內(nèi)接部124的厚度的I. 2至2倍，以有效提升引腳120的結(jié)構(gòu)強(qiáng)度。此外，引腳120的主體部122與芯片140不重迭，且凸塊142的厚度大于靜電防護(hù)環(huán)144的厚度與絕緣層130的厚度的和，以避免凸塊142與引腳120的內(nèi)接部124接合不良。請參考圖3，本實(shí)施例的芯片封裝結(jié)構(gòu)100更包括封裝膠體150，封裝膠體150設(shè)置于芯片140與可撓性基板110之間，以包覆凸塊142與靜電防護(hù)環(huán)144。此外，芯片封裝結(jié)構(gòu)100更包括防焊層160，防焊層160位于芯片接合區(qū)IlOa之外并局部覆蓋引腳120的主體部122，以防止引腳120之間不當(dāng)接觸而造成電性短路。于本實(shí)施例中，芯片接合區(qū)IlOa是由防焊層160的開ロ所定義。圖5為圖3的可接性基板的俯視圖。請參考圖5,本實(shí)施例的絕緣層130包含至少ニ絕緣條132，ニ絕緣條132分別配置于沿芯片140的二相對邊緣140b、140c相鄰排列的這些引腳120的內(nèi)接部124上，也就是說，絕緣條132是整條連續(xù)地覆蓋位于ー邊緣140b或140c的引腳120的內(nèi)接部124上。圖6為本發(fā)明另ー實(shí)施例的可撓性基板的俯視圖。請參考圖6，在本實(shí)施例中，絕緣層130’亦可由多個(gè)絕緣塊134組成，各絕緣塊134分別配置于各引腳120的內(nèi)接部124上。本發(fā)明不限制絕緣層130的延伸范圍，以下通過圖示加以舉例說明。圖7為本發(fā)明另ー實(shí)施例引腳及絕緣層的局部剖面圖。請參考圖7，相較于圖3的絕緣層130從內(nèi)接部124往主體部122延伸并往上延伸而覆蓋引腳120的側(cè)壁面122a，本實(shí)施例的絕緣層230
5從內(nèi)接部224往主體部222延伸，但并未覆蓋引腳220的側(cè)壁面222a。圖8為本發(fā)明另ー實(shí)施例引腳及絕緣層的局部剖面圖。請參考圖8，相較于圖3的絕緣層130從內(nèi)接部124往主體部122延伸并往上延伸而覆蓋引腳120的側(cè)壁面122a，本實(shí)施例的絕緣層330從內(nèi)接部324往主體部322延伸并往上延伸而覆蓋引腳320的側(cè)壁面322a，且進(jìn)ー步延伸至主體部322的上表面而覆蓋于防焊層160上。 綜上所述，本發(fā)明的引腳的主體部具有較大的厚度，因此可提升引腳的結(jié)構(gòu)強(qiáng)度，降低引腳受カ彎折的機(jī)率。此外，通過配置絕緣層于引腳的內(nèi)接部上，使絕緣層對應(yīng)于芯片上的靜電防護(hù)環(huán)，芯片接合至可撓性基板后，絕緣層適位于引腳與靜電防護(hù)環(huán)之間，可避免引腳與靜電防護(hù)環(huán)因可撓性基板的撓曲及引腳的彎折而產(chǎn)生非預(yù)期的電性接觸，以降低芯片封裝結(jié)構(gòu)發(fā)生電性短路的機(jī)率。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝結(jié)構(gòu)，包括 一可撓性基板，具有ー芯片接合區(qū)； 多個(gè)引腳，配置于該可撓性基板上，其中各該引腳包括相連的ー主體部及一內(nèi)接部，該內(nèi)接部延伸至該芯片接合區(qū)內(nèi)，該主體部位于該芯片接合區(qū)之外且該主體部的厚度大于該內(nèi)接部的厚度； 一絕緣層，配置于所述多個(gè)引腳的內(nèi)接部上；以及 ー芯片，具有ー主動(dòng)面，該主動(dòng)面上設(shè)置有多個(gè)凸塊與一靜電防護(hù)環(huán)，其中該靜電防護(hù)環(huán)鄰近該芯片的邊緣，該芯片設(shè)置于該芯片接合區(qū)內(nèi)并透過所述多個(gè)凸塊對應(yīng)連接所述多個(gè)引腳的內(nèi)接部而與該可撓性基板電性連接； 其中該芯片與該可撓性基板電性連接后，該絕緣層適對應(yīng)該靜電防護(hù)環(huán)。
2.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，所述多個(gè)凸塊沿該芯片的至少ニ相對邊緣相鄰排列且鄰近該至少二相對邊緣，該靜電防護(hù)環(huán)位于所述多個(gè)凸塊與該芯片的該至少二相對邊緣之間。
3.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，該絕緣層包含至少ニ絕緣條，該至少ニ絕緣條分別配置于沿該芯片的至少二相對邊緣相鄰排列的所述多個(gè)引腳的內(nèi)接部上。
4.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，該絕緣層包含多個(gè)絕緣塊，各該絕緣塊分別配置于各該引腳的內(nèi)接部上。
5.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一封裝膠體，設(shè)置于該芯片與該可撓性基板之間，以包覆所述多個(gè)凸塊與該靜電防護(hù)環(huán)。
6.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一防焊層，該防焊層位于該芯片接合區(qū)之外并局部覆蓋所述多個(gè)引腳的主體部。
7.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，該主體部與該內(nèi)接部的連接處具有ー側(cè)壁面，該絕緣層延伸至并配置于該側(cè)壁面上。
8.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，該主體部的厚度是該內(nèi)接部的厚度的I. 2至2倍。
9.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在干，該凸塊的厚度大于該靜電防護(hù)環(huán)的厚度與該絕緣層的厚度的和。
10.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在干，該可撓性基板是適用于薄膜覆晶封裝或卷帶承載封裝。
全文摘要
一種芯片封裝結(jié)構(gòu)，包括可撓性基板、多個(gè)引腳、絕緣層及芯片。可撓性基板具有芯片接合區(qū)。引腳配置于可撓性基板上。各引腳包括相連的主體部及內(nèi)接部。內(nèi)接部延伸至芯片接合區(qū)內(nèi)。主體部位于芯片接合區(qū)之外且主體部的厚度大于內(nèi)接部的厚度。絕緣層配置于內(nèi)接部上。芯片具有主動(dòng)面，主動(dòng)面上設(shè)置有多個(gè)凸塊與鄰近芯片邊緣的靜電防護(hù)環(huán)。芯片設(shè)置于芯片接合區(qū)內(nèi)并透過凸塊電性連接內(nèi)接部。絕緣層對應(yīng)靜電防護(hù)環(huán)。
文檔編號(hào)H01L23/498GK102915990SQ20111030802
公開日2013年2月6日 申請日期2011年9月29日 優(yōu)先權(quán)日2011年8月4日
發(fā)明者陳緯銘, 黃祺家 申請人:南茂科技股份有限公司