專利名稱：用于三維集成電路(3dic)的穿透硅通孔(tsv)的測試結(jié)構的制作方法
技術領域：
本發(fā)明基本上涉及集成電路，更具體地來說，涉及三維集成電路(3DIC)。
背景技術：
各種電子元件(S卩，晶體管、二極管、電阻器、電容器等等)集成密度的不斷改進帶動了集成電路的迅猛發(fā)展。在很大程度上，集成密度上的改進來自于最小元件尺寸的不斷減小，從而使得在給定芯片區(qū)域上能夠集成更多的元件。集成元件所占據(jù)位置接近半導體晶圓的表面。盡管光刻法的快速發(fā)展為二維OD) 集成電路的形成帶來了相當大的發(fā)展，但是在二維中對密度存在著物理限制。而且，當有更多器件放置到一個芯片中時，所需要的設計更加復雜。隨著器件數(shù)量的增加，由器件之間互連的數(shù)量和長度的巨大增長而產(chǎn)生了附加限制。當互連的數(shù)量和長度增加時，電路RC延遲和能量損耗增加。由此產(chǎn)生出了三維集成電路(3DIC)，其中，可以將管芯堆疊，利用引線接合、倒裝芯片接合、和/或穿透硅通孔(TSV)將管芯堆疊在一起，并且將管芯連接到封裝基板。

發(fā)明內(nèi)容
針對現(xiàn)有技術中的缺陷，本發(fā)明提供了一種用于在基板上鏈接穿透硅通孔(TSV) 的測試結(jié)構，所述測試結(jié)構包括多個TSV，從所述基板的第一表面延伸到相對于所述第一對面的所述基板的第二表面，其中，所述多個TSV通過互連而鏈接在一起，以及多個測試焊盤，其中，所述多個測試焊盤中的至少一個接地到所述基板，并且，其中，剩下的所述多個測試焊盤或者與所述鏈接的TSV連接，或者接地。根據(jù)本發(fā)明所述的測試結(jié)構，其中，鏈接所述多個TSV的所述互連包括重分布層中的結(jié)構。根據(jù)本發(fā)明所述的測試結(jié)構，其中，多個測試焊盤包括五個測試焊盤，一個測試焊盤接地到所述基板，兩個測試焊盤連接到所述鏈接的TSV的一端，剩下的兩個測試焊盤鏈接到所述鏈接的TSV的另一端。根據(jù)本發(fā)明所述的測試結(jié)構，其中，配置所述測試結(jié)構以實施電性測試，從而確定所述基板上的所述多個TSV的質(zhì)量和特性。根據(jù)本發(fā)明所述的測試結(jié)構，其中，配置所述測試結(jié)構以測試所述鏈接的TSV的頻率、電阻、電容和泄露。根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述多個TSV的數(shù)量等于或者大于約2。
根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述多個TSV以菊花鏈方式鏈接在一起。根據(jù)本發(fā)明所述的測試結(jié)構，包括多于一個測試區(qū)域，并且，其中，每個所述測試區(qū)域都有所述的五個測試焊盤。根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述基板的所述多個TSV在每個所述測試區(qū)域中鏈接在一起，并且鏈接在一個所述測試區(qū)域中的所述TSV進一步與在另一測試區(qū)域內(nèi)鏈接的所述TSV相鏈接，從而能夠測試每個測試區(qū)域中的TSV以及穿過多個所述測試區(qū)域的所述鏈接的TSV。根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述測試結(jié)構位于所述結(jié)構的管芯內(nèi)。根據(jù)本發(fā)明所述的測試結(jié)構，進一步包括倍頻器；以及分頻器，其中，所述倍頻器和所述分頻器能夠連接到所述鏈接的TSV，從而允許通過所述測試結(jié)構在所述TSV上實施高頻率測試。根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述互連包括重分布層的重分布結(jié)構、金屬層、或者通孔中的至少一種。根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述測試結(jié)構包括多個測試區(qū)域，并且，其中， 所述多個測試區(qū)域的一個中的所述TSV具有第一尺寸和第一間距，所述多個測試區(qū)域的另一個中的所述TSV具有第二尺寸和第二間距，并且，其中，所述第二尺寸或所述第二間距的至少之一分別不同于所述第一尺寸或所述第一間距。根據(jù)本發(fā)明所述的一種測試三維集成電路(3DIC)的測試結(jié)構，所述測試結(jié)構包括第一基板，具有多個第一穿透硅通孔(TSV)和至少五個測試焊盤，其中，所述多個第一 TSV通過互連鏈接在一起，其中，所述五個測試焊盤中的一個接地到基板，并且，其中，剩下的四個所述測試焊盤中的兩個電連接到所述多個第一 TSV中的一個，剩下的兩個所述測試焊盤電連接到所述多個第一 TSV中的另一個；以及第二基板，其中，所述第二基板通過金屬凸塊接合到所述第一基板。根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述金屬凸塊與所述多個第一 TSV對準。根據(jù)本發(fā)明所述的測試結(jié)構，其中，鏈接所述多個第一 TSV的至少一部分互連位于所述第二基板上。根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述測試結(jié)構配置為測試所述多個第一 TSV 的頻率、電阻、電容和泄露。根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述第二基板包括多個個第二 TSV，其中，所述多個第二 TSV分別與所述多個第一 TSV對準，并且，其中，所述多個第二 TSV和所述多個第一 TSV鏈接在一起用于電性測試。根據(jù)本發(fā)明所述的測試結(jié)構，進一步包括第三基板，其中，所述第三基板夾在所述第一基板和所述第二基板之間，其中，所述第三基板具有多個第三TSV，其中，所述多個第三TSV分別與所述多個第一 TSV對準，并且，其中，所述第一基板、所述第二基板、和所述第三基板通過金屬凸塊接合在一起。根據(jù)本發(fā)明所述的測試結(jié)構，其中，所述接地的測試焊盤通過用于接地的互連而接地到所述基板，所述用于接地的互連延伸穿過具有所述多個第一 TSV的區(qū)域。


通過結(jié)合附圖所作的詳細描述，本發(fā)明將易于理解，并且相似的參考標號表示相似的結(jié)構部件。圖1示出了根據(jù)一些實施例的三維集成電路(3DIC)結(jié)構的橫截面圖。圖2A-圖2D示出了根據(jù)一些實施例的帶有測試結(jié)構的基板的立體圖。圖3A示出了根據(jù)一些實施例的器件區(qū)域(或者測試區(qū)域)的立體圖。圖;3B示出了根據(jù)一些實施例的另一器件區(qū)域(或者測試區(qū)域)的立體圖。圖4A示出了根據(jù)一些實施例的TSV的測試區(qū)域的俯視圖。圖4B示出了根據(jù)一些其他實施例的TSV的測試區(qū)域的俯視圖。圖5A示出了根據(jù)一些實施例的接合在一起的兩個基板測試結(jié)構。圖5B示出了根據(jù)一些實施例的接合在一起的多個基板測試結(jié)構。圖5C示出了根據(jù)一些實施例的設置在上部基板上的探測焊盤。圖5D示出了根據(jù)一些實施例的不位于TSV正上方的凸塊。圖6示出了根據(jù)一些實施例的在芯片區(qū)域內(nèi)(或者通過劃片槽限定的邊界中)帶有測試區(qū)域的芯片的立體圖。
具體實施例方式應該理解，以下公開內(nèi)容提供了許多用于實施所公開的不同特征的不同實施例或?qū)嵗?。以下描述組件和配置的具體實例以簡化本發(fā)明。當然，這僅僅是實例，并不是用于限制本發(fā)明。另外，本公開的內(nèi)容可以在不同實例中重復參考標號和/或字母。這種重復是為了簡化和清晰的目的，并且沒有在本質(zhì)上表示各個實施例和/或所討論配置之間的關系。圖1示出了根據(jù)一些實施例的三維集成電路(3DIC)結(jié)構的橫截面圖。圖1示出了堆疊在基板20上的管芯A、管芯B、和管芯C，其中，一個管芯堆疊在另一個管芯的頂部上。 管芯A、管芯B、和管芯C都帶有一個或者多個穿透硅通孔40 (TSV)，用于管芯間通信和熱消散。TSV 40通過金屬凸塊30連接到其他TSV或者基板20，該金屬凸塊30可以電連接到每個管芯中的集成電路(未示出)。金屬凸塊(和金屬柱)30可以由各種類型的金屬制成，比如焊料(solder)、金、銅等等。管芯的制造涉及復雜的基板加工操作和控制。為了制備3DIC結(jié)構(比如圖1中所示的一個)，需要對管芯進行預測試，從而區(qū)分出好管芯和壞管芯。只有好管芯才能選擇用來構造3DIC結(jié)構。將好管芯堆疊在一起，從而形成3DIC結(jié)構。目前的管芯電性測試主要集中于管芯上的集成電路的電性能。由于TSV和金屬凸塊的電阻率(比如，在毫歐姆級) 和電容(比如，在10_15法拉級)較低，因此，為了直接測試TSV及其相關的金屬凸塊/柱/ 支柱的質(zhì)量和性能，需要高精度自動測試設備(ATE)。目前的ATE沒有配置為針對帶有TSV 的芯片和3DIC的商業(yè)測試，這是由于目前的ATE對于測試單個TSV和凸塊缺乏高分辨率。對于帶有TSV的基板和3DIC基板所進行的前期測試使得形成得較差的TSV和金屬凸塊能夠在前期階段被識別出，從而能夠校正工藝過程，并且停止已經(jīng)產(chǎn)生問題的器件封裝。已經(jīng)提出了各種結(jié)構，用來分別測試電容、電阻、或者頻率。然而，需要不同的結(jié)構來測試不同的TSV特性。根據(jù)以下一些實施例所描述的測試結(jié)構可以用來測試TSV及其相關凸塊的各類電特性。圖2A示出了根據(jù)一些實施例的帶有測試結(jié)構250的基板200的立體圖。基板200帶有五個金屬焊盤(編號為201、202、203、204、和205)以及TSV 211JPTSV 212。TSV 211 和TSV 212通過重分布層(RDL)的重分布結(jié)構220或者頂部金屬層相連接。TSV 211和TSV 212以及重分布層220僅僅是實例。存在附加TSV和重分布結(jié)構，而沒有在圖2A中示出。 五個金屬焊盤(201-20 都是探測焊盤。焊盤201和焊盤202通過互連213和互連214連接到TSV 211，該互連213和互連214可以包括多層金屬線和金屬通孔。圖2A中所示的互連213和互連214僅僅是示意圖?；ミB213和互連214可以通過凸塊221與TSV 211相連接，也可以直接與TSV211相連接。類似地，焊盤204和焊盤205連接到TSV 222。焊盤203 通過互連217接地到硅基板200。五個焊盤及其與TSV 21UTSV 212和硅基板200的連接能夠測試所連接的TSV結(jié)構的各種特性，例如，頻率、電阻、電容、和泄露中的一種或者多種。圖2B示出了根據(jù)一些實施例的用于測試頻率的焊盤202和焊盤204。時鐘頻率從焊盤202上進入，然后返回到焊盤 204，該焊盤202連接到TSV (比如，TSV 21UTSV 212)和重分布結(jié)構(比如結(jié)構220)。在焊盤204測量出輸出時鐘頻率。為了進行測試，可以將多個TSV鏈接在一起，形成像菊花鏈一樣的結(jié)構。這些TSV可以通過重分布結(jié)構(比如結(jié)構200)相連接。測試結(jié)果可以用來檢查信號特性的改變，比如通過帶有振幅參數(shù)(parameter of amplitude)、抖動(jitter)、 和/或延遲的眼狀圖，從而顯示出與TSV和接口質(zhì)量有關的信息?？蛇x地，可以利用焊盤 201(而不是焊盤20 來輸入時鐘頻率，利用焊盤205(而不是焊盤204)來測量輸出頻率。圖2C示出了根據(jù)一些實施例的用來進行電阻測試的焊盤201、202、204和205。施加電流，使該電流到焊盤202和焊盤204之間流動?？梢酝ㄟ^焊盤201和焊盤205來測試電壓降。在這種方法中，在結(jié)構上強加電流，并且測量出電壓降?？蛇x地，可以在焊盤201 上施加電壓，從而在焊盤202和焊盤204之間形成電流。在焊盤205上測量出電壓降，還測量出電流。在這種方法中，在結(jié)構上強加電壓，并且測量出電流和電壓。基于所收集到的數(shù)據(jù)，所連接的TSV的電阻可以通過四點探針(four-point-probes)方法計算出。如上所述， 單個TSV的電阻太小，以至于無法通過ATE探測出。通過將多個TSV鏈接(chain)在一起， 信號被放大，從而能夠測量出電阻。用于電流測量和電壓測量的焊盤可以轉(zhuǎn)換。例如，可以在焊盤202上施加電壓，在焊盤204上測量出電壓，還可以在焊盤201上施加電流，在焊盤 205上測量出電壓。在電阻測試期間，焊盤203斷開。圖2D示出了根據(jù)一些實施例的用于測試電容和泄露的焊盤202、和焊盤203。將電壓施加到焊盤202和焊盤203，其中，施加到一個焊盤的電壓高于施加到另一個焊盤的電壓，從而將連接到焊盤202和焊盤203以及焊盤202和焊盤203周圍的結(jié)構預充電。然后， 可以通過吸收電流和測量焊盤202上的放電率(比如通過測量電壓和時間常數(shù))計算出電容。使用焊盤202僅僅是一個實例?？蛇x地，焊盤201、204和205代替焊盤202來進行測量。為了測量TSV的泄露，將電壓施加到焊盤203，在焊盤202上測量電流作為泄露量?？蛇x地，可以將電壓施加到焊盤203，并且在焊盤230上測試電流。該測試能夠探測出連接到焊盤202的任意TSV(比如TSV 211和TSV 212)的泄露。類似地，使用焊盤202僅僅是一個實例?？蛇x地，焊盤201、204和205可以用來代替焊盤202，用來進行測試。圖2A-圖2D中所示出的測試結(jié)構是示意圖，這些示意圖示出了如何利用探測焊盤 (或者測試焊盤)對TSV之間的重分布結(jié)構、以及連接到TSV的金屬凸塊實施特性測試。如上所述，單個TSV的電阻率、電容、和泄露可能太小，以至于無法利用現(xiàn)有的電子測試器測量出來。為了能夠測量出電阻率、電容、和泄露，可以將更多的TSV鏈接在一起，從而增加用于檢測的信號級別。圖3A示出了根據(jù)一些實施例的器件區(qū)域(或者測試區(qū)域)300的立體圖。為了進行上述電阻、電容、頻率、和泄露的測試，多個TSV(比如TSV 211和TSV 218)鏈接在一起。 圖3A示出了 TSV如何通過底部上的重分布結(jié)構(比如，結(jié)構231)、頂部上的重分布結(jié)構(比如，結(jié)構23 鏈接在一起。鏈接在一起的多個TSV可以為任意數(shù)量(較小或者較大均可)。 在一些實施例中，鏈接在一起的多個TSV的數(shù)量處于大約10到大約100的范圍內(nèi)。在一些其他實施例中，鏈接在一起的TSV的數(shù)量處于大約50到大約200的范圍內(nèi)。在又一些其他實施例中，鏈接在一起TSV的數(shù)量處于大約100到大約300的范圍內(nèi)。圖3A中所示出的測試結(jié)構包括在同一層中的TSV。在一些實施例中，為了進行測試，鏈接(或者連接)在一起的TSV位于多層上，或者位于多個芯片上。圖;3B示出了根據(jù)一些實施例的另一器件區(qū)域(或者測試區(qū)域)350的立體圖。在器件區(qū)域350中有兩個基板(或者芯片)351和352。基板351和基板352中的多個TSV鏈接在一起，用于進行上述電阻、電容、頻率、和泄露測試。圖:3B示出了如何將TSV通過基板351底部上的重分布結(jié)構(比如，結(jié)構353)和頂部上的重分布結(jié)構(比如，結(jié)構354)鏈接在一起。由于不同層(或者基板)上的TSV(比如，TSV 355和TSV 356)通過凸塊(比如，凸塊357、凸塊258)、或者其他類型的導電結(jié)構相互連接，還要對于所形成的凸塊的質(zhì)量和特性進行測試。鏈接在一起的多個TSV可以為任意數(shù)量(較小或者較大均可)。在一些實施例中，鏈接在一起的多個TSV的數(shù)量處于大約10到大約100的范圍內(nèi)。在一些其他實施例中，鏈接在一起的TSV的數(shù)量處于大約50 到大約200的范圍內(nèi)。在又一些其他實施例中，鏈接在一起TSV的數(shù)量處于大約100到大約300的范圍內(nèi)。圖3A和圖;3B中的箭頭示出了在焊盤202和焊盤204的測試中，電流的流動方向，圖3A和圖;3B中的結(jié)構僅僅是實例。還可以使用其他排列方式。上述器件區(qū)域350包括兩個基板。可選地，堆疊在一起的基板數(shù)量可以多于兩個， 比如三個或者四個。這些多層基板(或者芯片)通過TSV及其相關的金屬凸塊進行互連， 這些TSV的質(zhì)量和特性可以通過類似于上述的結(jié)構測試出。可以在將芯片堆疊在下面芯片上方之前和/或之后，實施TSV測試。圖4A示出了根據(jù)一些實施例的TSV的測試區(qū)域400的俯視圖。圖4示出了測試區(qū)域410、420、和430。在一些實施例中，在區(qū)域400中，存在有其他測試區(qū)域類似于測試區(qū)域410、420、和430。在測試區(qū)域410、420、和430中，存在至少5個測試焊盤，類似于上面所述的焊盤201-205。例如，測試410帶有測試焊盤401、402、403、404、和405，類似于測試焊盤201、202、203、204、和205。然而，測試區(qū)域410、420、或者430不需要每個都具有測試焊盤。圖4中的兩個或者三個區(qū)域中的TSV可以鏈接在一起，并且可以通過圖4中所示的三組測試焊盤中的一組進行測試。在一些實施例中，測試焊盤不需要排列為彼此相鄰。例如， 測試焊盤401、402、和403可以與焊盤似4和425 —同用于實施上述電性測試。存在有上部互連(用實線標記，比如線406)，連接TSV (比如，TSV 409和TSV 451) 的上部。還存在由下部互連(用虛線標記，比如線407)，連接TSV(比如，TSV 408和TSV 409)的下部。測試區(qū)域410、420、和430中的TSV鏈接在一起，從而增加了信號級別(或者信號密度)。如上述圖3B，用于連接TSV的互連(比如互連353和互連354)可以是一層中的金屬線或者可以涉及不同層的金屬線和通孔。圖4示出了根據(jù)一些實施例的連接到區(qū)域410的探測焊盤404的接地互連(比如，互連452、互連453)在測試區(qū)域中延伸(spread out)?；ミB的延伸布局為區(qū)域410中的TSV提供了充分接地。圖4中所示的接地線(比如互連452和互連45 的排列僅僅是一個實例。還可以使用其他排列方式或者布局，只要 TSV鏈接在一起。如圖4中所示，由于每個測試區(qū)域都有其自身的測試焊盤，因此測試區(qū)域410、420 和430都可以獨立進行測試。測試區(qū)域420帶有測試焊盤411-415，該測試焊盤411-415類似于測試焊盤401-405，測試區(qū)域430帶有測試焊盤421-425，該測試焊盤421-425也類似于測試焊盤401-405。在一些實施例中，測試區(qū)域410的TSV 461通過互連465連接到測試區(qū)域420的TSV 462。該連接使得測試區(qū)域410和測試區(qū)域420中的TSV既可以一起進行測試，又可以分別進行測試。例如，如果使用了測試區(qū)域410的測試焊盤401和測試焊盤 402以及測試區(qū)域420的測試焊盤414和測試焊盤415，則可以對兩個區(qū)域的TSV —起進行頻率、電阻、電容、和泄露測試。這種連接方式增加了測試中TSV的數(shù)量。類似地，區(qū)域420 的TSV 463可以通過互連466連接到區(qū)域430的TSV 464。這種連接方式使得區(qū)域430中的TSV能夠有與其他測試區(qū)域(比如，區(qū)域410和區(qū)域420)中的TSV —起進行測試。除了測試區(qū)域410、420、和430中的測試焊盤401_415、411_425、和421-425，還存在有其他測試焊盤，比如測試焊盤431-435，該測試焊盤431-435能夠?qū)y試區(qū)域(比如， 測試區(qū)域410)中TSV的子集進行測試。例如，一個或者多個測試焊盤431-436可以用于與一個或者多個測試焊盤401-405相結(jié)合，從而能夠理解多個TSV如何需要鏈接在一起從而產(chǎn)生可以被探測出的測試信號。在圖4中，測試焊盤431-436與測試區(qū)域410相鄰?？蛇x地，可以將附加測試焊盤置于測試區(qū)域410和測試區(qū)域420，或者其他區(qū)域之間，從而連接到測試區(qū)域400中的其他TSV。附加測試焊盤431-436還可以用于診斷基板或者圖形效應(pattern effect)的工藝問題。例如，測試區(qū)域410的測試焊盤431-435或者測試焊盤 401、402、436和431可以用于測試測試區(qū)域410左側(cè)的TSV(比如，TSV 471-475及其之間鏈接的TSV)的電阻率，從而能夠理解，如果TSV形成在重復圖案的邊緣，則產(chǎn)生的結(jié)果與測試區(qū)域400中的其他區(qū)域相比不同。在一些實施例中，測試區(qū)域400還可以包括兩個附加測試焊盤441、442、以及頻率 (或者時鐘)乘法器480和分頻器490、乘法器480連接到測試焊盤441和TSV 408 (例如， 位于將要進行測試的鏈的始端的TSV)，除法器490連接到測試焊盤442和TSV 461 (例如， 位于將要就進行測試的鏈的末端的TSV)。該結(jié)構能夠測試TSV上的高頻(比如，頻率大于或者等于大約5GHz)輸入的效果。高頻測試對于3DIC來說非常重要。進入到測試焊盤441 的頻率可以通過倍頻器480乘以一個較大的系數(shù)，并且穿過TSV鏈。在頻率通過除法器490 分開進行除操作之后，可以在測試焊盤442測量出輸出頻率?？蛇x地，大測試區(qū)域(test area)中的不同的小測試區(qū)域(test region)所具有的TSV和凸塊的間距(pitch)和尺寸可以不同。根據(jù)一些實施例，圖4B示出了測試400’， 該測試400’與圖4A中的測試結(jié)構400相似，帶有測試區(qū)域420’，該測試區(qū)域420’帶有尺寸和間距較小的TSV和凸塊。TSV(比如，TSV 462，和TSV 463，)的尺寸小于測試區(qū)域410 和測試區(qū)域430中的TSV的尺寸。類似的，凸塊(未示出)的尺寸也可以不同。測試區(qū)域 420’中的間距(兩個相鄰TSV的中心之間的間距)與測試區(qū)域410和測試區(qū)域430中的間距不同(更小)。圖4B中所示出的實例的TSV和間距更小?？蛇x地，TSV和/或凸塊的尺寸和間距可以大于其他測試區(qū)域。圖4A示出了測試區(qū)域400的俯視圖。根據(jù)一些實施例，測試區(qū)域400可以形成在基板上，所有TSV都位于一個基板上?？蛇x地，測試區(qū)域400可以以類似于圖:3B的方式形成在兩個或者更多基板上，其中，將位于兩個基板上的TSV相連接而進行測試。圖5A示出了根據(jù)一些實施例的通過凸塊連接在一起的兩個基板(510和520)的測試結(jié)構。下部基板510帶有TSV(比如，TSV 501-504)和用于連接TSV的重分布結(jié)構(比如，結(jié)構505和506)，以及用于外部連接的凸塊(比如，凸塊511-514)。在基板(或者芯片)510上方，存在有帶有凸塊(比如，凸塊521-524)的基板520，該基板520與基板510 上的凸塊(比如凸塊511-514)相接觸。在基板520上，還存在有重分布結(jié)構(比如，結(jié)構 525)，與凸塊相連接。在一些實施例中，基板520上的TSV與基板510上的TSV以圖中所描述的方式相鏈接。圖5A的橫截面圖示出了基板510上的探測焊盤530。探測焊盤530 可以是以上圖2A-圖;3B中所描述的任意探測焊盤。其他探測焊盤可以以圖2A-圖4B中所描述的方式設置于探測焊盤530旁邊?？蛇x地，探測焊盤可以位于基板520上，比如探測焊盤M0。圖5C示出了根據(jù)一些實施例的設置在基板520上的探測焊盤M0。其他探測焊盤也可以以圖2A-圖4B所描述的方式設置在探測焊盤540旁邊。探測焊盤530和探測焊盤MO電連接到基板510和基板 520中的金屬凸塊和TSV。對于上述3DIC，凸塊對準在TSV的正上方。然而，這些圖塊并不需要對準在TSV的正上方(或者正下方)。圖5D示出了根據(jù)一些實施例的不位于TSV正上方的凸塊。存在連接結(jié)構(比如，結(jié)構531-534)，將凸塊與TSV相連接。在一些實施例中，在基板520接合到基板510之前，探測焊盤530可以用于測試基板510，從而確定TSV或者TSV/凸塊是否適當?shù)匦纬啥哂辛己玫碾娦詼y試結(jié)果。在基板 520接合到基板510之后，可以測試這兩個基板之間的接合質(zhì)量。如果基板520帶有TSV， 則TSV的質(zhì)量和特性也可以通過比較預接合結(jié)果和后接合結(jié)果而進行測試。圖5B示出了根據(jù)一些實施例的帶有多個基板的器件區(qū)域，其中，每個基板的頂部位于另一基板的頂部上。圖5B中的結(jié)構類似于圖5A中的結(jié)構，差別為，在圖5B中，在基板 510和基板520之間堆疊有附加基板550和附加基板560。圖5B中的結(jié)構示出了帶有TSV 的多層芯片，每個TSV可以堆疊在另一 TSV的頂部，TSV可以鏈接在一起，從而能夠進行多個層測試和/或單個層測試。如果在測試期間，發(fā)現(xiàn)芯片出現(xiàn)問題，可以將該芯片移除并且替換為能夠正常運轉(zhuǎn)的芯片。另外，可以確定導致芯片損壞的原因，從而防止生產(chǎn)線上再發(fā)生工藝錯誤。這種中間層測試有利于在接合步驟中確定損壞的芯片，而不是一直等到整個封裝過程結(jié)束才確定。另外，這種中間級測試用于早早地確定出現(xiàn)問題的源頭，從而防止再出現(xiàn)工藝錯誤，進而節(jié)省了成本。圖6示出了根據(jù)一些實施例的在芯片區(qū)域內(nèi)(或者通過劃片槽限定的邊界中，并且與產(chǎn)品器件在同一側(cè))帶有測試區(qū)域650的芯片610的立體圖。測試區(qū)域650帶有上述 TSV和凸塊測試結(jié)構。在一些實施例中，測試區(qū)域的結(jié)構使得TSV和凸塊能夠進行2D和3D 測試。如果涉及3D測試，則接合到另一芯片620的芯片帶有對應的測試區(qū)域，該測試區(qū)域帶有TSV和凸塊，該TSV和凸塊連接到該芯片。通過將多個TSV鏈接在一起，當前的ATE可以用于實施該測試?，F(xiàn)有的ATE的實例包括，但不限于，Verigy (惠瑞杰)出品的HP93000、 Advantest (愛德萬)出品的T2000、以及Teradyne (泰瑞達)出品的U-Flex。上述實施例提供了用于測試基板上或者3維集成電路(3DIC)中的穿透硅通孔 (TSV)的特性的方法和結(jié)構。將TSV鏈接在一起，從而增大了電信號，如果只測試單個TSV， 電信號無法通過自動測試設備探測出。五個測試焊盤能夠用于測試頻率、電阻率、電容、和泄露。一個測試焊盤接地。兩個測試焊盤中電連接到位于鏈始端的TSV，另外兩個焊盤電連接到位于鏈末端的TSV。測試結(jié)構可以延伸到3DIC中的測試TSV和凸塊。在封裝之前和3DIC封裝工藝期間，對于基板上的TSV進行預測試，可以降低用損壞部件繼續(xù)封裝期間的風險，并且還能夠早早地確定生產(chǎn)線上出現(xiàn)的問題。在一個實施例中，提供了一種用于基板上的鏈接穿透硅通孔(TSV)的測試結(jié)構， 該測試結(jié)構包括多個TSV，從基板的第一表面延伸到基板的第二表面，第二表面相對于第一對面，其中，多個TSV通過互連而鏈接在一起，以及多個測試焊盤，其中，多個測試焊盤中的至少一個接地到基板，并且，其中，剩下的多個測試焊盤中連接到鏈接TSV，或者接地。在另一實施例中，提供了一種用于測試三維集成電路(3DIC)的測試結(jié)構。該測試結(jié)構包括第一基板，帶有多個第一穿透硅通孔(TSV)和至少五個測試焊盤，其中，多個第一 TSV通過互連鏈接在一起，其中，五個測試焊盤中的一個接地到基板，并且，其中，剩下的四個測試焊盤中的兩個電連接到多個第一 TSV中的一個，剩下的兩個測試焊盤電連接到多個第一 TSV中的另一個；以及第二基板，其中，第二基板通過金屬凸塊接合到第一基板。在公開的方法和系統(tǒng)的布置、操作、和細節(jié)中，本領域技術人員可以很容易作出各種修改、改變、和變化。盡管上述發(fā)明為了能夠更清楚地理解而進行了詳細描述，但是很明顯，可以做出一些改變和修改而不超出附加權利要求的范圍。因此，本實施例可以認為是說明性的而非限定性的，本發(fā)明并不限于本文所給出的細節(jié)，可以在附加權利要求及其等效范圍內(nèi)和對所列舉的實施例進行修改。
權利要求
1.一種用于在基板上鏈接穿透硅通孔(TSV)的測試結(jié)構，所述測試結(jié)構包括多個TSV，從所述基板的第一表面延伸到相對于所述第一對面的所述基板的第二表面， 其中，所述多個TSV通過互連而鏈接在一起，以及多個測試焊盤，其中，所述多個測試焊盤中的至少一個接地到所述基板，并且，其中，剩下的所述多個測試焊盤或者與所述鏈接的TSV連接，或者接地。
2.根據(jù)權利要求1所述的測試結(jié)構，其中，鏈接所述多個TSV的所述互連包括重分布層中的結(jié)構。
3.根據(jù)權利要求1所述的測試結(jié)構，其中，多個測試焊盤包括五個測試焊盤，一個測試焊盤接地到所述基板，兩個測試焊盤連接到所述鏈接的TSV的一端，剩下的兩個測試焊盤鏈接到所述鏈接的TSV的另一端。
4.根據(jù)權利要求1所述的測試結(jié)構，其中，配置所述測試結(jié)構以實施電性測試，從而確定所述基板上的所述多個TSV的質(zhì)量和特性。
5.根據(jù)權利要求1所述的測試結(jié)構，其中，配置所述測試結(jié)構以測試所述鏈接的TSV的頻率、電阻、電容和泄露。
6.根據(jù)權利要求1所述的測試結(jié)構，其中，所述多個TSV的數(shù)量等于或者大于約2。
7.根據(jù)權利要求1所述的測試結(jié)構，其中，所述多個TSV以菊花鏈方式鏈接在一起。
8.根據(jù)權利要求3所述的測試結(jié)構，包括多于一個測試區(qū)域，并且，其中，每個所述測試區(qū)域都有所述的五個測試焊盤。
9.根據(jù)權利要求9所述的測試結(jié)構，其中，所述基板的所述多個TSV在每個所述測試區(qū)域中鏈接在一起，并且鏈接在一個所述測試區(qū)域中的所述TSV進一步與在另一測試區(qū)域內(nèi)鏈接的所述TSV相鏈接，從而能夠測試每個測試區(qū)域中的TSV以及穿過多個所述測試區(qū)域的所述鏈接的TSV。
10.一種測試三維集成電路(3DIC)的測試結(jié)構，所述測試結(jié)構包括第一基板，具有多個第一穿透硅通孔(TSV)和至少五個測試焊盤，其中，所述多個第一 TSV通過互連鏈接在一起，其中，所述五個測試焊盤中的一個接地到基板，并且，其中，剩下的四個所述測試焊盤中的兩個電連接到所述多個第一 TSV中的一個，剩下的兩個所述測試焊盤電連接到所述多個第一 TSV中的另一個；以及第二基板，其中，所述第二基板通過金屬凸塊接合到所述第一基板。
全文摘要
將基板上的或者3維集成電路(3DIC)中的多個穿透硅通孔(TSV)鏈接在一起。將TSV鏈接在一起，從而增大了電信號。多個測試焊盤能夠用于測試TSV。一個測試焊盤接地。剩下的測試焊盤電連接到鏈中的TSV，或者接地。
文檔編號H01L23/544GK102456668SQ20111031796
公開日2012年5月16日 申請日期2011年10月18日 優(yōu)先權日2010年10月26日
發(fā)明者彭經(jīng)能, 林鴻志, 王敏哲, 陳顥 申請人:臺灣積體電路制造股份有限公司