專利名稱：一種靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及靜電放電保護(hù)電路，具體而言涉及一種可以實(shí)現(xiàn)統(tǒng)一開啟的靜電放電保護(hù)電路。
背景技術(shù)：
當(dāng)集成電路(IC)開始工作時，來自外部的高能量施加給所述1C，在所述IC中會出現(xiàn)瞬間發(fā)生的靜電放電(ESD)現(xiàn)象。所述ESD會在所述IC內(nèi)部產(chǎn)生瞬時高壓，其將導(dǎo)致柵氧化物的擊穿，使所述IC出現(xiàn)故障?，F(xiàn)有技術(shù)中常用的ESD保護(hù)電路為柵極接地的NM0S(Gate Grounded NM0S)，如圖1所示，在GGNMOS的NMOS區(qū)中，源極S和柵極G接地，拾取區(qū)(Pickup)也接地，在每對源極S和漏極D之間形成的NPN結(jié)與所述拾取區(qū)之間形成的電阻分別為R1、R2、R3和R4，其中每對源極S和漏極D之間形成的NPN結(jié)稱為指(finger)。由于所述NPN結(jié)與所述拾取區(qū)之間的距離不同，因此所述電阻R1、R2、R3和R4之間的關(guān)系為Rl〈 R2〈R3〈R4，即所述距離越長，形成的所述電阻的電阻值越大。當(dāng)發(fā)生靜電放電時，通過微光顯微鏡可以觀察到，在所述NMOS區(qū)的中央部分已經(jīng)開啟靜電放電保護(hù)，而在靠近所述拾取區(qū)的部分沒有開啟靜電放電保護(hù)，存在少量的靜電放電漏電流。正是由于所述NMOS區(qū)靠近所述拾取區(qū)的部分所形成的電阻小于所述NMOS區(qū)的中央部分與所述拾取區(qū)之間形成的電阻，才導(dǎo)致不同的所述指不能同時開啟靜電放電保護(hù)。因此，需要提出一種改進(jìn)的GGNMOS，當(dāng)發(fā)生靜電放電時，可以使GGNMOS中的每個指同時開啟靜電放電保護(hù)。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種靜電放電保護(hù)電路，其特征在于，包括:多個NMOS晶體管，相鄰的所述NMOS晶體管共用源極擴(kuò)散區(qū)或漏極擴(kuò)散區(qū)；所述漏極擴(kuò)散區(qū)下方形成有P阱；所述共用的源極擴(kuò)散區(qū)的中央部分形成有拾取區(qū)；所述NMOS晶體管的柵極和源極接地；所述拾取區(qū)接地。進(jìn)一步，所述靜電放電保護(hù)電路為GGNMOS。本發(fā)明還提供一種靜電放電保護(hù)電路的制造方法，包括，提供P型半導(dǎo)體襯底，在所述P型半導(dǎo)體襯底中形成有P阱；在所述P型半導(dǎo)體襯底上形成一薄氧化物層，覆蓋所述P阱；在所述薄氧化物層上形成位于所述P阱兩側(cè)的柵極結(jié)構(gòu)；蝕刻所述薄氧化物層，露出所述P阱，并實(shí)施源/漏區(qū)注入，以形成源極擴(kuò)散區(qū)和漏極擴(kuò)散區(qū)；在所述P型半導(dǎo)體襯底上形成一犧牲層，覆蓋所述柵極結(jié)構(gòu)；蝕刻所述犧牲層，以露出所述源極擴(kuò)散區(qū)的中央部分；實(shí)施離子注入，在所述源極擴(kuò)散區(qū)的中央部分形成拾取區(qū)；去除所述犧牲層。進(jìn)一步，所述源/漏區(qū)注入在所述P型半導(dǎo)體襯底中形成源極擴(kuò)散區(qū)，并在所述P阱中形成漏極擴(kuò)散區(qū)。進(jìn)一步，所述犧牲層的材料為氧化硅。
進(jìn)一步，所述拾取區(qū)為P+擴(kuò)散區(qū)。進(jìn)一步，所述靜電放電保護(hù)電路為GGNMOS。根據(jù)本發(fā)明，當(dāng)發(fā)生靜電放電時，可以使GGNMOS中的每個指同時開啟靜電放電保護(hù)，提高以人體放電模式(HBM)來衡量的靜電放電保護(hù)水平。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。附圖中:
圖1為現(xiàn)有的ESD保護(hù)技術(shù)中常用的柵極接地的NMOS (GGNMOS)的示意性剖面圖2為本發(fā)明提出的可以實(shí)現(xiàn)統(tǒng)一開啟的靜電放電保護(hù)電路的示意性剖面圖。圖3A-圖3H為本發(fā)明提出的可以實(shí)現(xiàn)統(tǒng)一開啟的靜電放電保護(hù)電路的制造方法的各步驟的示意性剖面圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的可以實(shí)現(xiàn)統(tǒng)一開啟的靜電放電保護(hù)電路。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。下面，參照圖2來描述本發(fā)明提出的可以實(shí)現(xiàn)統(tǒng)一開啟的靜電放電保護(hù)電路。如圖2所示，為一改進(jìn)的GGNM0S。在P型襯底(P_substrate)中形成有NMOS區(qū)，所述NMOS區(qū)的柵極G接地，源極S接地，在每個源極S的N+擴(kuò)散區(qū)的中部形成P+擴(kuò)散區(qū)，以形成拾取區(qū)(Pickup)，所述拾取區(qū)也接地。具有低電阻率的P阱(P-Well)只形成于漏極D的N+擴(kuò)散區(qū)的下方。所述GGNMOS具有多個指，且每個指均構(gòu)成寄生雙極結(jié)型晶體管。由于每個指與所述拾取區(qū)之間的距離相同，因此每個指與所述拾取區(qū)之間形成的電阻是相同的，即R5=R6。當(dāng)發(fā)生靜電放電時，可以使GGNMOS中的每個指同時開啟靜電放電保護(hù)。與圖1中所示的電阻R1、R2、R3和R4相比，圖2中所示的電阻R5和R6的電阻值與所述電阻R3和R4的電阻值相當(dāng)，大于所述電阻Rl和R2的電阻值。這是由于圖1中所示的每個指均位于P阱中，而圖2中所示的每個指均位于P型襯底中，P型襯底的電阻值大于P阱的電阻值。因此，流過每個指的電流量很小，可以使GGNMOS在低功耗狀態(tài)下工作。下面，參照圖3A-圖3H來描述本發(fā)明提出的可以實(shí)現(xiàn)統(tǒng)一開啟的靜電放電保護(hù)電路的制造方法的各步驟的示意性剖面圖。
首先，如圖3A所示，提供P型半導(dǎo)體襯底300，在所述P型半導(dǎo)體襯底300中形成有P阱301。接著，如圖3B所示，在所述P型半導(dǎo)體襯底300上形成一薄氧化物層302，覆蓋所述P阱301。接下來，在所述薄氧化物層302上形成位于所述P阱301兩側(cè)的柵極結(jié)構(gòu)。所述柵極結(jié)構(gòu)包括柵極材料層以及位于柵極材料層兩側(cè)緊靠柵極材料層的間隙壁結(jié)構(gòu)。所述間隙壁結(jié)構(gòu)可以包括至少一層氧化物層和/或至少一層氮化物層。接著，如圖3C所示，以所述柵極結(jié)構(gòu)為掩膜，蝕刻所述薄氧化物層302，露出所述P阱 301。接著，如圖3D所示，以所述柵極結(jié)構(gòu)為掩膜，實(shí)施源/漏區(qū)注入305，在所述P型半導(dǎo)體襯底300中形成源極擴(kuò)散區(qū)303，在所述P阱301中形成漏極擴(kuò)散區(qū)304。接著，如圖3E所示，在所述P型半導(dǎo)體襯底300上形成一犧牲層306，覆蓋所述柵極結(jié)構(gòu)。所述犧牲層306的材料為氧化硅。接著，如圖3F所示，蝕刻所述犧牲層306，以露出所述源極擴(kuò)散區(qū)303的中央部分。接著，如圖3G所示，以所述犧牲層306為掩膜，實(shí)施離子注入307，在所述源極擴(kuò)散區(qū)303的中央部分形成P+擴(kuò)散區(qū)308作為拾取區(qū)。接著，如圖3H所示，去除所述犧牲層306。至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的全部工藝步驟，以形成用于靜電放電保護(hù)的GGNM0S。接下來，可以通過后續(xù)工藝完成整個半導(dǎo)體器件的制作，所述后續(xù)工藝與傳統(tǒng)的半導(dǎo)體器件加工工藝完全相同。當(dāng)發(fā)生靜電放電時，可以使GGNMOS中的每個指同時開啟靜電放電保護(hù)，提高以人體放電模式(HBM)來衡量的靜電放電保護(hù)水平。本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種靜電放電保護(hù)電路，其特征在于，包括: 多個NMOS晶體管，相鄰的所述NMOS晶體管共用源極擴(kuò)散區(qū)或漏極擴(kuò)散區(qū)； 所述漏極擴(kuò)散區(qū)下方形成有P阱； 所述共用的源極擴(kuò)散區(qū)的中央部分形成有拾取區(qū)； 所述NMOS晶體管的柵極和源極接地； 所述拾取區(qū)接地。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述靜電放電保護(hù)電路為GGNM0S。
3.一種靜電放電保護(hù)電路的制造方法，包括， 提供P型半導(dǎo)體襯底，在所述P型半導(dǎo)體襯底中形成有P阱； 在所述P型半導(dǎo)體襯底上形成一薄氧化物層，覆蓋所述P阱； 在所述薄氧化物層上形成位于所述P阱兩側(cè)的柵極結(jié)構(gòu)； 蝕刻所述薄氧化物層，露出所述P阱，并實(shí)施源/漏區(qū)注入，以形成源極擴(kuò)散區(qū)和漏極擴(kuò)散區(qū)； 在所述P型半導(dǎo)體襯底上形成一犧牲層，覆蓋所述柵極結(jié)構(gòu)； 蝕刻所述犧牲層，以露出所述源極擴(kuò)散區(qū)的中央部分； 實(shí)施離子注入，在所述源極擴(kuò)散區(qū)的中央部分形成拾取區(qū)； 去除所述犧牲層。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述源/漏區(qū)注入在所述P型半導(dǎo)體襯底中形成源極擴(kuò)散區(qū)，并在所述P阱中形成漏極擴(kuò)散區(qū)。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述犧牲層的材料為氧化硅。
6.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述拾取區(qū)為P+擴(kuò)散區(qū)。
7.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述靜電放電保護(hù)電路為GGNM0S。
全文摘要
本發(fā)明提供一種靜電放電保護(hù)電路，其特征在于，包括多個NMOS晶體管，相鄰的所述NMOS晶體管共用源極擴(kuò)散區(qū)或漏極擴(kuò)散區(qū)；所述漏極擴(kuò)散區(qū)下方形成有P阱；所述共用的源極擴(kuò)散區(qū)的中央部分形成有拾取區(qū)；所述NMOS晶體管的柵極和源極接地；所述拾取區(qū)接地。根據(jù)本發(fā)明，當(dāng)發(fā)生靜電放電時，可以使GGNMOS中的每個指同時開啟靜電放電保護(hù)，提高以人體放電模式(HBM)來衡量的靜電放電保護(hù)水平。
文檔編號H01L27/02GK103094271SQ20111033753
公開日2013年5月8日 申請日期2011年11月1日 優(yōu)先權(quán)日2011年11月1日
發(fā)明者甘正浩, 張莉菲 申請人:中芯國際集成電路制造(上海)有限公司