国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      半導體器件和制造半導體器件的方法

      文檔序號:7164762閱讀:120來源:國知局
      專利名稱:半導體器件和制造半導體器件的方法
      技術(shù)領域
      本發(fā)明涉及一種包括磁阻隨機訪問存儲器的半導體器件和制造半導體器件的方法。
      背景技術(shù)
      已經(jīng)發(fā)展了將磁阻隨機訪問存儲器(MRAM)作為一種類型的存儲裝置投入實際使用。MRAM是通過重寫電子自旋的方向來寫入信息的裝置。外部靜磁場能夠使存儲在MRAM 中的信息被錯誤地擦除或者寫入。與此相反,例如,如在日本特開專利申請No. 2003-309196 中所公開的,已經(jīng)研究了用于利用磁屏蔽覆蓋包括MRAM的半導體芯片的結(jié)構(gòu)。為了抑制磁性從磁屏蔽朝著半導體芯片泄漏,如在日本特開專利申請 No. 2003-347441中公開的,優(yōu)選的是,利用磁屏蔽層直接覆蓋半導體芯片。然而,在半導體芯片直接地覆蓋有磁屏蔽層的情況下,凸塊需要高于磁屏蔽層,以便于將半導體芯片倒裝芯片安裝在互連基板上。在這樣的情況下,很難以小的節(jié)距布置凸塊。

      發(fā)明內(nèi)容
      在一個實施例中,提供了一種半導體器件,包括半導體芯片,該半導體芯片包括磁存儲器件和電極焊盤,該電極焊盤被布置在半導體芯片的第一面上方;磁屏蔽層,該磁屏蔽層涂覆半導體芯片以至少暴露電極焊盤;以及互連基板,該互連基板通過凸塊連接到半導體芯片,其中半導體芯片和互連基板中的至少一個包括凸部,并且凸塊布置在凸部上方。在另一實施例中,半導體芯片和互連基板中的至少一個包括凸部。因此,凸塊的高度能夠形成得小。另外,根據(jù)此,凸塊的直徑能夠形成得小。因此,能夠以小節(jié)距布置凸塊。在另一實施例中,提供了一種制造半導體器件的方法,該方法包括利用磁屏蔽層涂覆半導體芯片,該半導體芯片包括磁存儲器件和電極焊盤,該電極焊盤被布置在半導體芯片的第一面上方,并且半導體芯片被涂覆使得至少暴露電極焊盤;和通過凸塊將半導體芯片連接到互連基板,其中半導體芯片和互連基板中的至少一個包括凸部,并且凸塊被布置在凸部上方。本發(fā)明使得能夠以小節(jié)距布置凸塊,即使半導體芯片被涂覆有磁屏蔽層。


      結(jié)合附圖,根據(jù)某些優(yōu)選實施例的以下描述,本發(fā)明的以上和其它方面、優(yōu)點和特征將更加明顯,其中
      圖1是示出根據(jù)第一實施例的半導體器件的構(gòu)造的截面圖。圖2A和圖2B是示出磁阻隨機訪問存儲器的原理的圖。圖3A和圖;3B是示出磁阻隨機訪問存儲器的構(gòu)造的圖。圖4A和圖4B是示出制造圖1中所示的半導體器件的方法的截面圖。圖5A和圖5B是示出制造圖1中所示的半導體器件的方法的截面圖。圖6是示出根據(jù)第二實施例的半導體器件的構(gòu)造的截面圖。圖7A和圖7B是示出制造圖6中所示的半導體器件的方法的截面圖。圖8A至圖8C是示出制造根據(jù)第三實施例的半導體器件的方法的截面圖。圖9是示出根據(jù)第四實施例的半導體器件的構(gòu)造的截面圖。圖IOA是示出根據(jù)第五實施例的半導體器件的構(gòu)造的截面圖,并且圖IOB是圖IOA 中示出的半導體器件的頂視圖。圖IlA是示出根據(jù)第六實施例的半導體器件的構(gòu)造的截面圖,并且圖IlB是圖IlA 中所示的半導體器件的頂視圖。圖12A是示出根據(jù)第七實施例的半導體器件的構(gòu)造的截面圖,并且圖12B是示出圖12A中所示的半導體器件的修改示例的截面圖。圖13是示出凸部的詳細結(jié)構(gòu)的放大截面圖。圖14是示出圖13中所示的凸部的修改示例的截面圖。圖15是示出根據(jù)第八實施例的半導體器件的構(gòu)造的截面圖。圖16是示出圖15中所示的半導體器件的修改示例的截面圖。圖17是示出圖15中所示的半導體器件的修改示例的截面圖。圖18是示出根據(jù)第九實施例的半導體器件的構(gòu)造的截面圖。圖19是示出根據(jù)第十實施例的半導體器件的構(gòu)造的截面圖。圖20是示出圖19中所示的半導體器件的第一修改示例的截面圖。圖21是示出圖19中所示的半導體器件的第二修改示例的截面圖。圖22是示出根據(jù)第七實施例的半導體器件的構(gòu)造的截面圖。圖23是示出圖22中所示的半導體器件的修改示例的截面圖。圖24A至圖24E是示出磁屏蔽層的修改示例的透視圖。圖25A至圖25D是示出磁屏蔽層的修改示例的透視圖。
      圖至圖^C是示出磁屏蔽層的開口的修改示例的平面圖。圖27A至圖27C是示出磁屏蔽層的開口的修改示例的平面圖。圖觀是示出磁屏蔽層的修改示例的截面圖。圖四是示出根據(jù)第十二實施例的半導體器件的構(gòu)造的截面圖。圖30A至圖30C是示出電極焊盤的平面形狀的修改示例的平面圖。
      具體實施例方式現(xiàn)在在此將參考示例性實施例來描述本發(fā)明。本領域的技術(shù)人員將會理解能夠使用本發(fā)明的教導完成許多替代實施例并且本發(fā)明不限于為解釋性目的而示出的實施例。在下文中,將會參考附圖描述本發(fā)明的實施例。在所有的附圖中,相同的附圖標記被分配給相同的組成元件,并且將不會重復其描述。
      第一實施例圖1是示出根據(jù)第一實施例的半導體器件的構(gòu)造的截面圖。此半導體器件包括 半導體芯片100;磁屏蔽層400;以及互連基板200。半導體芯片100包括磁阻RAM 10并且包括電極焊盤110(附圖中未示出)。電極焊盤110被布置在半導體芯片100的第一面上。 磁屏蔽層400覆蓋半導體芯片100以至少暴露電極焊盤110。半導體芯片100通過凸塊310 安裝在互連基板200上。例如,在此示出的連接形式是倒裝芯片連接。半導體芯片100和互連基板200中的至少一個包括凸部,并且凸塊310被布置在凸部上。在下面將會介紹詳細描述。在本實施例中,凸部被布置在互連基板200處。更加具體地,互連基板200包括第一互連基板210和第二互連基板220。當在平面圖中看時,第二互連基板220小于第一互連基板210。第二互連基板220通過凸塊230被安裝在第一互連基板210上。這樣第二互連基板220構(gòu)成了凸部。第二互連基板220具有不面向第一互連基板210的面,和通過凸塊 310連接到半導體芯片100的面。例如,凸塊230和310是焊料凸塊。第一互連基板210具有與半導體芯片100相反的面,并且在該面上,焊料球320被布置為外部連接端子。盡管磁屏蔽層400至少覆蓋半導體芯片100的第一面(面向互連基板200的面) 的一部分,但是磁屏蔽層400沒有重疊第二互連基板220。更加具體地,盡管屏蔽層400幾乎覆蓋半導體芯片100的整個面(包括側(cè)面),但是開口 402形成在面向互連基板200的區(qū)域(其對應于稍后要描述的圖25A)中。當在平面圖中看時,開口 402大于第二互連基板 220。因此,磁屏蔽層400沒有干擾第二互連基板220,并且第二互連基板220進入開口 402 的內(nèi)部。磁屏蔽層400由諸如鐵、坡莫合金(permalloy)、鐵硅鋁磁合金(sendust)、硅鋼、 或者納米晶體的軟磁性材料形成。例如,磁屏蔽層400的厚度等于或者大于0. 05mm并且等于或者小于0. 15mm。底部填充樹脂510密封半導體芯片100和互連基板200之間的空間。底部填充樹脂510可以是環(huán)氧基樹脂或者酰亞胺基樹脂。在本實施例中,底部填充樹脂510還形成在磁屏蔽層400和第二互連基板220之間。換言之,底部填充樹脂510也密封第二互連基板 220。圖2A和圖2B是示出磁阻隨機訪問存儲器10的原理的圖。磁阻隨機訪問存儲器 10具有其中磁固定層12和磁自由層14通過隧道阻擋層16相互面對的結(jié)構(gòu)。圖2A中所示的磁阻隨機訪問存儲器10是垂直的旋轉(zhuǎn)型元件。該類型的磁阻隨機訪問存儲器10的寫入和擦除通過垂直于半導體芯片100的方向上的磁場來發(fā)生。圖2B中所示的磁阻隨機訪問存儲器10是水平的旋轉(zhuǎn)型元件。此種類型的磁阻隨機訪問存儲器10的寫入和擦除通過相對于半導體芯片100水平的方向上的磁場來發(fā)生。在磁固定層12和磁自由層14的方向相同的情況下,任何類型的磁阻隨機訪問存儲器10處于低電阻狀態(tài)并且在磁固定層12和磁自由層14彼此相反的情況下,處于高電阻狀態(tài)。對經(jīng)過隧道阻擋層16的隧道電流的大小進行測量,并且因此讀出寫入的信息。圖1中所示的磁屏蔽層400具有用于圖2A和圖2B 中所示的任何類型的磁阻隨機訪問存儲器10的磁屏蔽效果。圖3A和圖;3B是示出磁阻隨機訪問存儲器10的構(gòu)造的圖。圖3A中所示的磁阻隨機訪問存儲器10是磁壁移動型磁存儲元件。更加具體地,磁自由層14構(gòu)成磁壁移動層并且連接到兩條位線13a和13b。磁固定層12連接到讀出線11。頁在圖;3B中示出的磁阻隨機訪問存儲器10是旋轉(zhuǎn)注入型磁存儲元件。更加具體地, 磁自由層14連接到一條位線13,并且磁固定層12連接到讀出線11。參考圖2A和圖2B以及圖3A和圖已經(jīng)描述了磁阻隨機訪問存儲器10的構(gòu)造和原理,但是能夠應用本發(fā)明的磁阻隨機訪問存儲器10的構(gòu)造不限于它們,并且例如,可以是磁場移動型磁存儲器件。圖4A和圖4B以及圖5A和圖5B是示出制造圖1中所示的半導體器件的方法的截面圖。首先,如圖4A中所示,凸塊230用于將第二互連基板220安裝在未劃片的第一互連基板210上。第一互連基板210包括定位標記212,并且第二互連基板220包括定位標記 222。例如,定位標記212和222是互連層的一部分并且是從保護層暴露的導電圖案。檢測定位標記212和定位標記222的位置,并且因此能夠?qū)⒌诙ミB基板220精確地安裝在第一互連基板210上。第二互連基板220安裝在要進行劃片的第一互連基板210的多個區(qū)域上。接下來,如圖4B中所示,在安裝在第一互連基板210上的第二互連基板220上,凸塊310—起形成。接下來,如圖5A中所示,制備涂覆有磁屏蔽層400的半導體芯片100。例如,多個組件附接到半導體芯片100,并且能夠形成磁屏蔽層400。接下來,凸塊310用于將半導體芯片100安裝在第二互連基板220上。因為定位標記404被布置在磁屏蔽層400中,所以半導體芯片100被精確地安裝在第二互連基板220 上。例如,定位標記404具有布置在磁屏蔽層400上的特定形式(包括凹陷)。在此狀態(tài)下,在磁屏蔽層400和第一互連基板210之間存在間隙。因此,當凸塊 310硬化時,半導體芯片100以自對準的方式相對于第二互連基板220定位。接下來,如圖5B中所示,根據(jù)毛細現(xiàn)象,底部填充樹脂510密封磁屏蔽層400和第一互連基板210之間的間隙。這時,底部填充樹脂510也根據(jù)毛細現(xiàn)象滲入磁屏蔽層400 和第二互連基板220之間的間隙。接下來,多個半導體芯片100被分別用密封樹脂500密封。然后沿著切割線(由虛線表示)切割第一互連基板210,并且劃片出多個半導體器件。接下來,將會描述本實施例的操作和優(yōu)點。根據(jù)此實施例,磁屏蔽層400具有用于暴露半導體芯片100的電極焊盤的開口 402。當在平面圖中看時,開口 402在內(nèi)部包括第二互連基板220。因此,在半導體芯片100安裝在互連基板200上的情況下,第二互連基板 220的頂面相對于磁屏蔽層400的底面位于半導體芯片100附近。結(jié)果,凸塊310的高度能夠低。這使得凸塊310的寬度能夠變小。因此能夠以小節(jié)距高精度地布置凸塊310。第二實施例圖6是示出根據(jù)第二實施例的半導體器件的構(gòu)造的截面圖并且對應于根據(jù)第一實施例的圖1。根據(jù)本實施例的半導體器件與根據(jù)第一實施例的半導體器件的構(gòu)造類似,不同之處在于密封樹脂500的形狀。更加具體地,密封樹脂500的側(cè)面形成與第一互連基板 210的側(cè)面相同的面。圖7A和圖7B是示出制造圖6中所示的半導體器件的方法的截面圖。首先,如圖 7A中所示,第二互連基板200安裝在第一互連基板210上,并且在第二互連基板220上,進一步安裝涂覆有磁屏蔽層400的半導體芯片100。接下來,形成底部填充樹脂510。到目前為止的工藝與根據(jù)第一實施例的相同。接下來,如圖7B中所示,利用密封樹脂500—起密封多個半導體芯片100。然后對密封樹脂500和第一互連基板210進行劃片,并且劃片出多個半導體器件。根據(jù)本實施例,能夠獲得與第一實施例的相類似的優(yōu)點。第三實施例圖8A至圖8C是示出制造根據(jù)第三實施例的半導體器件的方法的截面圖。根據(jù)本實施例的制造半導體器件的方法與根據(jù)第一或者第二實施例的半導體器件類似,不同之處在于形成底部填充樹脂510的方法。首先如圖8A中所示,凸塊230形成在第一互連基板210上。接下來,例如,使用層壓方法將絕緣樹脂膜(非導電膜(NCF))512布置在第二互連基板220的底面上。接下來, 第二互連基板220安裝在第一互連基板210上。因此樹脂膜512密封第二互連基板220和第一互連基板210之間的空間。接下來,如圖8B中所示,凸塊310被布置在第二互連基板220上。接下來,使用層壓方法將樹脂膜(NCF) 514布置在凸塊310和第二互連基板220上。因此形成底部填充樹脂510(圖8C)。在此步驟中,盡管底部填充樹脂510密封第二互連基板220和凸塊310,但是底部填充樹脂還沒有硬化。接下來,涂覆有磁屏蔽層400的半導體芯片100安裝在第二互連基板220上。這時,半導體芯片100以一定程度的壓力按下第二互連基板220。因此凸塊310接觸半導體芯片 100。接下來,半導體芯片100、互連基板200、以及凸塊310被熱處理并且然后被冷卻。 更加詳細地描述,首先,通過加熱軟化底部填充樹脂510以將其掩埋在凸塊中。然后底部填充樹脂510緩慢地硬化,并且,與底部填充樹脂510的硬化并行地,凸塊310被熔融。然后, 通過冷卻工藝固化凸塊以將其結(jié)合到半導體芯片100。因此布置了密封樹脂500。在本實施例中,盡管在半導體芯片100結(jié)合到第二互連基板220之前布置樹脂膜 514,但是樹脂膜514可以不被布置在第二互連基板220的頂面上而是被布置在半導體芯片 100的底面上。根據(jù)本實施例,能夠獲得與第一實施例相類似的優(yōu)點。另外,因為在半導體芯片 100安裝到第二互連基板220上之前,利用樹脂膜512和514形成底部填充樹脂510,所以底部填充樹脂510能夠充分地密封凸塊230和310,即使凸塊230和310的節(jié)距小。第四實施例圖9是示出根據(jù)第四實施例的半導體器件的構(gòu)造的截面圖。根據(jù)本實施例的半導體器件與第一至第三實施例中的一個相類似,不同之處在于磁屏蔽層400的形狀。在本實施例中,磁屏蔽層400具有面向半導體芯片100的側(cè)面的區(qū)域。在該區(qū)域中,磁層400包括彎曲部分406。換言之,在磁屏蔽層400和半導體芯片100的側(cè)面之間存在間隙。根據(jù)本實施例,能夠獲得與第一至第三實施例相類似的優(yōu)點。另外,因為磁屏蔽層 400包括彎曲部分406,因此如果薄鋼板彎曲那么能夠形成磁屏蔽層400的至少一部分。因此,能夠降低磁屏蔽層400的制造成本。
      第五實施例圖IOA是示出根據(jù)第五實施例的半導體器件的構(gòu)造的截面圖并且對應于根據(jù)第一實施例的圖1。圖IOB是圖IOA中所示的半導體器件的頂視圖。根據(jù)本實施例的半導體器件具有與第一至第三實施例中的一個相類似的構(gòu)造,不同之處在于下述要點。首先,半導體芯片100包括存儲區(qū)102和非存儲區(qū)104。存儲區(qū)102是其中布置磁阻隨機訪問存儲器10的區(qū)域并且非存儲區(qū)域104是其中沒有布置磁阻隨機訪問存儲器 10的區(qū)域。在非存儲區(qū)域104中,例如,布置邏輯電路。另外,當在平面圖中看時,磁屏蔽層 400覆蓋存儲區(qū)102并且沒有覆蓋非存儲區(qū)104。更加詳細地描述,在本實施例中,磁阻隨機訪問存儲器10是圖2A中所示的垂直旋轉(zhuǎn)型器件。半導體芯片100具有矩形形狀。存儲區(qū)102被布置在比非存儲區(qū)104更靠近半導體芯片100的一側(cè)的側(cè)上。半導體芯片100具有面向互連基板200的第一面和與第一面相反的第二面。磁屏蔽層400形成為從第一面通過側(cè)面到第二面。更加具體地,非存儲區(qū)104被布置在半導體芯片100的中心側(cè)上,并且存儲區(qū)102 被布置在半導體芯片100的兩個臂側(cè)上。半導體芯片100的存儲區(qū)102覆蓋有不同的磁屏蔽層400。每個磁屏蔽層400完全地覆蓋半導體芯片100的四個側(cè)面當中的一個側(cè)面并且沒有覆蓋被連接到以上側(cè)面的兩個側(cè)面(對應于稍后要描述的圖24A和圖MB)。替代地, 如稍后要描述的圖MD中所示,磁屏蔽層400可以部分地覆蓋上述的兩個側(cè)面。根據(jù)本實施例,能夠獲取與第一至第三實施例相類似的優(yōu)點。另外,對于在垂直于半導體芯片100的方向上形成的磁場,根據(jù)本實施例的磁屏蔽層400具有高于根據(jù)第一實施例的磁屏蔽層400的屏蔽效果。因此,進一步降低了對于磁阻隨機存儲器10的錯誤寫入或者錯誤擦除的可能性。第六實施例圖IlA是示出根據(jù)第六實施例的半導體器件的構(gòu)造的截面圖并且對應于根據(jù)第一實施例的圖1。圖IlB是圖IlA中所示的半導體器件的頂視圖。根據(jù)本實施例的半導體器件具有與根據(jù)第五實施例的半導體器件相類似的構(gòu)造,不同之處在于磁屏蔽層400的形狀。在本實施例中,磁屏蔽層400具有彎曲部分406。彎曲部分406的構(gòu)造與根據(jù)第四實施例相類似。根據(jù)本實施例,能夠獲得與第五實施例相類似的優(yōu)點。另外,類似于第四實施例, 能夠降低磁屏蔽層400的制造成本。第七實施例圖12A是示出根據(jù)第七實施例的半導體器件的構(gòu)造的截面圖。根據(jù)本實施例的半導體器件與第一至第六實施例中的一個相類似,不同之處在于互連基板200的構(gòu)造。在本實施例中,互連基板200包括凸部250。一個互連基板200的表面形成為部分地凸起以形成凸部250。凸部250進入磁屏蔽層400的開口 402的內(nèi)部。凸塊310與凸部 250的頂面連接。圖12B是示出圖12A中所示的半導體器件的修改示例的截面圖。在附圖中示出的示例中,互連基板200具有沒有面向磁屏蔽層400的部分,并且在該部分的整體上形成凸部 250。互連基板200具有其中沒有形成凸部250的區(qū)域。磁屏蔽層400可以接觸該區(qū)域并且可以與此區(qū)域分離。圖13是示出凸部250的詳細結(jié)構(gòu)的放大的截面圖。在本附圖中示出的示例中,互連基板200是包括四個或者更多層的多層互連層。通過保護層M0、金屬柱202以及金屬層203來構(gòu)造凸部250。例如,保護層240是阻焊劑,并且部分地涂覆互連基板200的頂面。 在此,例如,阻焊劑包括環(huán)氧樹脂、丙烯酸樹脂、以及聚酰亞胺樹脂中的至少一個。例如,保護層MO的厚度等于或者大于20 μ m并且等于或者小于60 μ m。例如,金屬柱202由Cu形成。互連基板200具有其中附接焊料球320的面,并且在該面上形成保護層M2?;ミB基板200具有其中形成保護層240的區(qū)域,并且在該區(qū)域中形成電極201。當在平面圖中看時,電極201定位在磁屏蔽層400的開口 402的內(nèi)側(cè)上。金屬柱202連接到電極201。保護層240經(jīng)過金屬柱202,并且金屬柱202的上端定位為高于保護層M0。例如,金屬柱202是Cu柱,并且例如,通過電解鍍方法形成。例如,金屬柱202的高度等于或者大于60 μ m并且等于或者小于120 μ m。在金屬柱202的上端(包括側(cè)面的上端部分和上端面)中,形成金屬層203。金屬層203例如為M/Au層或者M/Pd/Au層,并且例如通過使用非電解鍍方法或者電解鍍方法形成。布置金屬層203以將凸塊310結(jié)合到金屬柱202。另外,電極201通過被布置在芯層上的導通孔206連接到電極204。電極204被布置在互連基板200的后面?zhèn)壬喜⑶彝ㄟ^金屬層205連接到焊料球320。根據(jù)本實施例,能夠獲得與第一至第六實施例相類似的優(yōu)點。另外,如圖14中所示,互連基板200可以是其中互連形成在芯層的頂面和底面上的兩層基板。在這樣的情況下,電極201形成在芯層的頂面上,并且電極204形成在芯層的底面上。第八實施例圖15是示出根據(jù)第八實施例的半導體器件的構(gòu)造的截面圖并且對應于根據(jù)第七實施例的圖13。根據(jù)本實施例的半導體器件具有與根據(jù)第七實施例的半導體器件相類似的構(gòu)造,不同之處在于下述要點。在本實施例中,互連基板200包括最上層上的堆積區(qū)207。互連層部分地堆積以形成堆積(build up)區(qū)207。另外,保護層240僅形成在堆積區(qū)207上。當在平面圖中看時, 堆積區(qū)207形成在重疊磁屏蔽層400的開口 402的部分中。堆積區(qū)207和保護層240構(gòu)成凸部。此凸部進入開口 402的內(nèi)部。在電極201上,沒有形成金屬柱202,并且凸塊310直接地連接到電極201。為了確保在頂面上結(jié)合到凸塊310,電極201包括諸如Ni/Au或者Ni/Pd/Au的金屬層。在定位在一個堆積區(qū)207下面的互連層中,互連僅形成在被堆積區(qū)207覆蓋的部分中。根據(jù)本實施例,能夠獲得與第七實施例相類似的優(yōu)點。另外,在本實施例中,互連基板200具有面向半導體芯片100的面,并且在該面的整體上可以形成保護層Mo?;ミB層具有定位在一個堆積區(qū)207下面的部分,并且該部分沒有被堆積區(qū)207覆蓋。在上面的情況下,在該部分中也能夠形成互連。如圖16中所示,在當在平面圖中看時沒有重疊磁屏蔽層400的區(qū)域中,堆積區(qū)207 也可以形成在沒有重疊開口 402的地方(例如,當在平面圖中看時定位在磁屏蔽層400的外側(cè)上的部分)。如圖17中所示,在互連基板200中,電極201可以通過一個導通孔206直接連接到電極204。第九實施例圖18是示出根據(jù)第九實施例的半導體器件的構(gòu)造的截面圖。根據(jù)本實施例的半導體器件具有與根據(jù)第七實施例的半導體器件相類似的優(yōu)點,不同之處在于下述要點。首先,磁屏蔽層400沒有形成在半導體芯片100的側(cè)面的部分中。半導體芯片100 的側(cè)面包括其中沒有形成磁屏蔽層400的部分,并且當在平面圖中看時,從該部分起從半導體芯片100的內(nèi)側(cè)到半導體芯片100的外側(cè)連續(xù)地形成保護層M0,并且保護層240沒有被重疊磁屏蔽層400。根據(jù)本實施例,能夠獲得與第七實施例的相類似的優(yōu)點。第十實施例圖19是示出根據(jù)第十實施例的半導體器件的構(gòu)造的截面圖。根據(jù)本實施例的半導體器件具有與根據(jù)第八實施例的半導體器件相類似的構(gòu)造,不同之處在于下述要點。首先,半導體芯片100包括金屬柱112。金屬柱112形成在電極焊盤110上。在包括電極焊盤110的多層互連層上,形成保護層120。在保護層120中,布置定位在電極焊盤 110上的開口,并且金屬柱112形成在開口內(nèi)部。例如,金屬柱112由Cu形成。金屬柱112 形成為高于保護層120,并且金屬柱112的頂端從保護層120凸起。例如,金屬柱112的高度等于或者大于60 μ m并且等于或者小于120 μ m。在金屬柱112的端面上,形成凸塊310。因為金屬柱202沒有被布置在互連基板 200內(nèi),所以凸塊310進入形成在保護層240中的開口的內(nèi)部。這些開口定位在電極201上面。凸塊310通過下凸塊金屬(在附圖中未示出)連接到電極201。圖20是示出圖19中示出的半導體器件的第一修改示例的截面圖。此修改示例具有與圖19相類似的構(gòu)造,不同之處在于下述要點。首先,保護層240形成在互連基板200 的面(面向半導體芯片100的面)的整體上。當在平面圖中看時,涂覆有保護層MO的互連層也在重疊磁屏蔽層400的區(qū)域中包括互連。換言之,在本實施例中,半導體芯片100包括金屬柱112作為凸部。因為金屬柱 112形成為高于保護層120,所以如果布置金屬柱112那么能夠獲得與根據(jù)第七實施例在互連基板200上布置凸部的情況相類似的優(yōu)點。圖21是示出圖19中示出的半導體器件的第二修改示例的截面圖。本修改示例具有與圖19相類似的構(gòu)造,不同之處在于下述要點。首先,磁屏蔽層400沒有形成在半導體芯片100的側(cè)面的部分中。半導體芯片100的側(cè)面包括其中沒有形成磁屏蔽層400的部分, 并且當在平面圖中看時,從該部分起從半導體芯片100的內(nèi)側(cè)到半導體芯片100的外側(cè)連續(xù)地形成保護層對0,并且保護層240沒有覆蓋磁屏蔽層400。根據(jù)本實施例,能夠獲得與第八實施例的相類似的優(yōu)點。第—^一實施例圖22是示出根據(jù)第十一實施例的半導體器件的構(gòu)造的截面圖。根據(jù)本實施例的半導體器件具有與根據(jù)第七至第十實施例中的一個的半導體器件相類似的構(gòu)造,不同之處在于保護層MO的端面Ml向上傾斜。
      根據(jù)本實施例,能夠獲得與第七實施例相類似的優(yōu)點。另外,即使當半導體芯片 100安裝在互連基板200上時,磁屏蔽層400接觸端面M1,磁屏蔽層400的下端沿著端面 241滑動并且半導體芯片100移到適當?shù)奈恢靡赃M行自對準。因此,半導體芯片100能夠更加可靠地安裝在互連基板200上。如圖23中所示,保護層MO的端面241可以向下傾斜。圖24A至圖24E和圖25A至圖25D是示出根據(jù)第一至i^一實施例的磁屏蔽層400 的修改示例的透視圖。在上述修改示例中的每一個中,磁層400具有在圖24A、圖MB、以及圖25A中的一個中示出的形狀。而且,磁屏蔽層400的形狀不限于它們并且,例如,可以具有在圖24A至圖ME以及圖25A至圖25D中的任意一個中示出的形狀。圖MB中示出的示例與圖24A中示出的示例的不同之處在于磁屏蔽層400的寬度小于半導體芯片100的寬度。另外,半導體芯片100的邊緣沒有涂覆有磁屏蔽層400。圖MC中示出的示例與圖24A中示出的示例的不同之處在于磁屏蔽層400僅被布置在靠近半導體芯片100的一側(cè)的每個區(qū)域中。在圖24D中示出的示例中,磁屏蔽層400具有具有側(cè)面的矩形形狀,并且僅磁屏蔽層400中的側(cè)面是開放的以插入半導體芯片100。兩個磁屏蔽層400從半導體芯片100的兩個對向的側(cè)面?zhèn)炔迦?。圖ME中示出的示例與圖MC中示出的示例的不同之處在于磁屏蔽層400的寬度小于半導體芯片100的寬度,并且磁屏蔽層400在縱向方向上長。磁屏蔽層400的端部從半導體芯片100的有源面(其上形成電極焊盤的面)的靠近半導體芯片100的一個側(cè)面的部分、通過與所述一個側(cè)面對向的面、延伸到靠近上述一個側(cè)面的半導體芯片100的后面的部分。圖25B示出的示例與圖25A中示出的示例的不同之處在于在磁屏蔽層400中開口 402連接到半導體芯片100的兩個對向側(cè)面。另外,磁屏蔽層400沒有覆蓋該兩個側(cè)面并且覆蓋剩余的兩個側(cè)面。圖25C中示出的示例與圖25B中示出的示例的不同之處在于,盡管在磁屏蔽層400 中開口 402連續(xù)地形成直到半導體芯片100的兩個對向側(cè)面,但是該兩個側(cè)面的其它部分被涂覆有磁屏蔽層400。圖25D中示出的示例與圖25A中示出的示例的不同之處在于在磁屏蔽層400中沒有覆蓋兩個對向側(cè)面。圖26A至圖26C是示出在圖24A至圖ME中示出的示例中的開口 402的形狀的示例。圖27A至圖27C是示出在圖25A至圖25D中示出的示例中的開口 402的形狀的示例的圖。半導體芯片100具有其中布置電極焊盤=的區(qū)域,并且在任意上述示例中,開口 402形成在該區(qū)域中。在圖26A和圖^B中示出的示例中,沿著半導體芯片100的兩個對向側(cè)面形成半導體芯片100的電極焊盤。開口 402沿著半導體芯片100的兩個對向側(cè)面延伸。另外,如圖26A中所示,存在開口 402具有在磁屏蔽層400的內(nèi)部閉合的形狀的情況,并且,如圖^B 中所示,存在開口 402連接到磁屏蔽層400的邊緣以開放的情況。在圖26C和圖27A中示出的示例中,半導體芯片100的電極焊盤形成在除了半導體芯片100的邊緣之外的半導體芯片100的整個面上。在這樣的情況下,開口 402形成在除了邊緣的面向半導體芯片100的有源面的部分中。在圖27B中示出的示例中,沿著半導體芯片100的四個側(cè)面形成半導體芯片100 的電極焊盤。另外,開口 402沿著半導體芯片102的該四個側(cè)面延伸。在圖27C中示出的示例中,分離地布置電極焊盤402。在圖24A至圖24E以及圖25A至圖25D中示出的示例中,如圖28中所示,磁屏蔽層400具有沿著半導體芯片100的側(cè)面形成的部分,并且該部分可以形成為比面向半導體芯片100的有源面以及對向面的部分厚。磁屏蔽層400允許磁通經(jīng)過磁層400的內(nèi)部以防止磁場施加到半導體芯片100。 其中磁通最高的磁屏蔽層400的部分是沿著半導體芯片100的側(cè)面布置的磁屏蔽層400的部分。在圖觀中示出的示例中,磁屏蔽層400具有沿著半導體層100的側(cè)面布置的部分, 并且該部分比其它部分厚。因此,該部分中通過磁通的容量增加。從而提高了磁屏蔽層400 的磁屏蔽能力。另外,在磁屏蔽層400從半導體芯片100的一個面(有源面)側(cè)通過半導體芯片 100的側(cè)面到半導體芯片100的另一面(后面)包裹的情況下,優(yōu)選的是,如圖26A至圖^C 中所示,在磁屏蔽層400上沒有形成沿著側(cè)面具有長形狀的開口 402。如上所述,磁屏蔽層400允許磁通經(jīng)過磁屏蔽層400的內(nèi)部以防止磁場施加到半導體芯片100。在磁屏蔽層400從一個面(有源面)側(cè)通過半導體芯片100的側(cè)面到半導體芯片100的另一面(后面)側(cè)包裹的情況下,磁屏蔽層400中的磁通從位于半導體芯片 100的一個面(有源面)側(cè)上的部分通過面向半導體芯片100的側(cè)面流到位于半導體芯片 100的另一面(后面)側(cè)。但是,如果在磁屏蔽層400中形成沿著側(cè)面具有長形狀的開口 402,那么磁通流過的部分在側(cè)面附近減少,并且因此,通過磁通的容量減少。在這樣的情況下,磁屏蔽層400的磁屏蔽能力降低。第十二實施例圖四是示出根據(jù)第十二實施例的半導體器件的構(gòu)造的截面圖。根據(jù)本實施例的半導體器件具有與根據(jù)第一至第十一實施例的半導體器件中的一個相類似的構(gòu)造。圖四示出構(gòu)造與根據(jù)第二實施例相類似的情況。首先,磁阻隨機訪問存儲器10是水平旋轉(zhuǎn)型器件。磁屏蔽層400僅布置在半導體芯片100的后面?zhèn)?附圖中的上面)上。另外,互連基板200具有面向半導體芯片100的部分,并且器件20被安裝在除了凸部(附圖中示出的示例中的第二互連基板220)的部分中。器件20可以是半導體芯片或者其它的分立組件。根據(jù)本實施例,在當在平面圖中看互連基板200時重疊半導體芯片100的區(qū)域中, 能夠安裝除了半導體芯片100之外的電子組件。另外,在上述各個實施例中,電極焊盤110的平面形狀可以不是矩形的。例如,如圖30A至30E中所示,電極焊盤110的形狀可以是正三角形(圖30A)、正六邊形(圖30B), 或者圓形(圖30C)。在這樣的情況下,如果以交錯圖案布置電極焊盤110那么能夠增加電極焊盤110的布置密度。如上所述,盡管已經(jīng)描述本發(fā)明的實施例,但是這些是本發(fā)明的示例,并且可以采用除了上述描述之外的各種構(gòu)造。顯然的是,本發(fā)明不限于上述實施例,并且可以在不脫離本發(fā)明的范圍和精神的情況下進行修改和變化。
      權(quán)利要求
      1.一種半導體器件,包括半導體芯片,所述半導體芯片包括磁存儲器件和電極焊盤,所述電極焊盤被布置在所述半導體芯片的第一面上方;磁屏蔽層,所述磁屏蔽層以至少暴露所述電極焊盤的方式涂覆所述半導體芯片;以及互連基板,所述互連基板通過凸塊連接到所述半導體芯片,其中所述半導體芯片和所述互連基板中的至少一個包括凸部,并且所述凸塊被布置在所述凸部上方。
      2.根據(jù)權(quán)利要求1所述的半導體器件,其中所述磁屏蔽層覆蓋所述半導體芯片的所述第一面的至少一部分,并且所述磁屏蔽層具有覆蓋所述第一面的覆蓋部分,并且所述凸部沒有重疊所述覆蓋部分。
      3.根據(jù)權(quán)利要求2所述的半導體器件,進一步包括樹脂層,所述樹脂層密封所述半導體芯片和所述互連基板之間的空間, 其中所述樹脂層也形成在所述磁屏蔽層和所述凸部之間。
      4.根據(jù)權(quán)利要求1所述的半導體器件,其中所述凸部被布置在所述互連基板處。
      5.根據(jù)權(quán)利要求4所述的半導體器件,其中所述互連基板包括第一互連基板和第二互連基板,所述第二互連基板被布置在所述第一互連基板上方,并且所述凸部是所述第二互連基板。
      6.根據(jù)權(quán)利要求4所述的半導體器件, 其中所述互連基板包括部分地形成的保護膜;以及金屬柱,所述金屬柱穿過所述保護膜,并且其中所述凸部由所述保護膜和所述金屬柱形成。
      7.根據(jù)權(quán)利要求4所述的半導體器件,其中所述互連基板部分地包括堆積區(qū),并且其中所述凸部由所述堆積區(qū)形成。
      8.根據(jù)權(quán)利要求1所述的半導體器件,其中所述凸部被布置在所述半導體芯片處。
      9.根據(jù)權(quán)利要求8所述的半導體芯片,其中所述半導體芯片包括在其面上的保護膜,所述凸部被布置在所述面上方,并且所述凸部形成為高于所述保護膜。
      10.根據(jù)權(quán)利要求8所述的半導體器件,其中所述凸部是形成在所述電極焊盤上方的金屬柱。
      11.根據(jù)權(quán)利要求1所述的半導體器件,其中所述半導體芯片包括形成有所述磁存儲器件的存儲器存在區(qū)域和沒有形成所述磁存儲器件的存儲器不存在區(qū)域,并且當在平面圖中看時,所述磁屏蔽層至少形成在重疊所述存儲器存在區(qū)域的區(qū)域中。
      12.根據(jù)權(quán)利要求1所述的半導體器件,其中通過垂直于所述半導體芯片的方向上的磁場進行向所述磁存儲器件的寫入,并且所述磁屏蔽層形成為從所述第一面通過所述半導體芯片的側(cè)面到所述半導體芯片的第二面,所述第二面是定位在與所述第一面相反的側(cè)上的面。
      13.根據(jù)權(quán)利要求12所述的半導體器件,其中所述半導體芯片具有矩形形狀,并且所述磁屏蔽層包括開口,所述開口用于在面向所述第一面的區(qū)域中暴露所述電極焊盤,其中所述側(cè)面位于所述半導體芯片的一側(cè)上并且所述磁屏蔽層形成為通過所述側(cè)面, 并且在所述一側(cè)附近沒有形成沿著所述一側(cè)具有長形狀的所述開口。
      14.根據(jù)權(quán)利要求12所述的半導體器件,其中所述磁屏蔽層在面向所述側(cè)面的區(qū)域中具有厚度,所述厚度大于面向所述第一面和所述第二面的區(qū)域中的所述磁屏蔽層的各厚度。
      15.根據(jù)權(quán)利要求12所述的半導體器件,其中所述磁屏蔽層具有面向所述側(cè)面的區(qū)域,當在垂直于所述半導體芯片的截面中看時,所述區(qū)域是彎曲的。
      16.根據(jù)權(quán)利要求1所述的半導體器件,其中通過與所述半導體芯片水平的方向上的磁場發(fā)生對所述磁存儲器件的寫入,并且所述半導體芯片具有其上沒有形成所述電極焊盤的面,并且僅在該面中形成所述磁屏蔽層。
      17.—種制造半導體器件的方法,所述方法包括用磁屏蔽層涂覆半導體芯片,所述半導體芯片包括磁存儲器件和電極焊盤,所述電極焊盤被布置在所述半導體芯片的第一面上方,并且以至少暴露所述電極焊盤的方式涂覆所述半導體芯片;以及通過凸塊將所述半導體芯片連接到互連基板,其中所述半導體芯片和所述互連基板中的至少一個包括凸部,并且所述凸塊被布置在所述凸部上方。
      全文摘要
      本發(fā)明提供一種半導體器件和制造半導體器件的方法。半導體芯片包括磁存儲器件并且在第一面上包括電極焊盤。在其中至少暴露電極焊盤的狀態(tài)下用磁屏蔽層涂覆半導體芯片。半導體芯片通過凸塊安裝在互連基板上。半導體芯片和互連基板中的至少一個包括凸部,并且凸塊被布置在凸部上方。
      文檔編號H01L23/488GK102468275SQ20111036017
      公開日2012年5月23日 申請日期2011年11月14日 優(yōu)先權(quán)日2010年11月15日
      發(fā)明者山道新太郎, 渡邊敬仁, 牛山吉孝 申請人:瑞薩電子株式會社
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1