專利名稱：溝槽金屬氧化物半導體場效應晶體管器件的制作方法
技術領域：
本發(fā)明的實施例涉及半導體器件，更具體地，本發(fā)明的實施例涉及溝槽金屬氧化物半導體場效應晶體管器件。
背景技術：
目前，功率器件被廣泛應用于開關電源、汽車電子、工業(yè)控制等領域。溝槽金屬氧化物半導體場效應晶體管(Trench-gate M0SFET)由于提高了單位面積芯片內的溝道總寬度，從而減小了漏源導通電阻Rds(on)而得到廣泛應用。然而，在傳統(tǒng)的溝槽MOSFET器件中，存在擊穿電壓BV和導通電阻Rds (on)之間相互制約的問題，提高擊穿電壓BV和降低導通電阻Rds (on)往往不能同時實現(xiàn)，這就導致器件在大電壓下工作時會有很大的能量損耗。

發(fā)明內容
針對現(xiàn)有技術中的一個或多個問題，本發(fā)明的目的是提供一種溝槽金屬氧化物半導體場效應晶體管器件，包括第一導電類型的襯底；第一導電類型的外延層，位于所述襯底上，且其摻雜濃度小于所述襯底的摻雜濃度；溝槽，從所述外延層的上表面垂直向所述外延層的下表面延伸，且其未接觸所述襯底的表面；第一絕緣層，位于所述溝槽內，且覆蓋所述溝槽的下部分內表面；第二絕緣層，位于所述溝槽內，且覆蓋所述溝槽的上部分內表面和所述第一絕緣層，其中，所述第二絕緣層的厚度小于所述第一絕緣層的厚度；多晶硅區(qū)域， 位于所述溝槽內，且下表面被所述第一絕緣層覆蓋，其側壁被所述第一絕緣層或第二絕緣層覆蓋；柵極，位于所述溝槽內，從所述外延層的上表面垂直向所述外延層的下表面延伸， 且其側壁和下表面被所述第二絕緣層覆蓋；至少一個第二導電類型的柱狀結構，位于所述外延層內，且其側壁和下表面被所述外延層覆蓋，其中，所述至少一個第二導電類型的柱狀結構沿外延層縱向排列；第二導電類型的體區(qū)，其側壁和所述溝槽的相鄰側壁相接觸，且體區(qū)的下表面距離外延層上表面的距離小于柵極下表面距離外延層上表面的距離，其中，所述體區(qū)的摻雜濃度大于所述柱狀結構的摻雜濃度；第一導電類型的重摻雜區(qū)域，其位于所述體區(qū)內且和所述溝槽的相鄰側壁相鄰，且其摻雜濃度大于所述外延層的摻雜濃度；和源極，其位于所述體區(qū)內，從所述外延層的上表面垂直向所述體區(qū)延伸，且與第一導電類型的重摻雜區(qū)域相接觸。依據本發(fā)明提出的溝槽金屬氧化物半導體場效應晶體管器件，可提高擊穿電壓和降低導通電阻。


下面的附圖表明了本發(fā)明的實施方式。這些附圖和實施方式以非限制性、非窮舉性的方式提供了本發(fā)明的一些實施例，其中
圖I示意性地示出了依據本發(fā)明一實施例的N溝道溝槽MOSFET器件；圖2示意性地示出了依據本發(fā)明一優(yōu)選實施例的N溝道溝槽MOSFET器件；
圖3示意性地示出了依據本發(fā)明另一實施例的N溝道溝槽MOSFET器件；
圖4示意性地示出了依據本發(fā)明另一實施例的N溝道溝槽MOSFET器件；
圖5示意性地示出了依據本發(fā)明另一實施例的N溝道溝槽MOSFET器件；以及圖6示意性地示出了在生產制造中，依據本發(fā)明實施例的具有多個重復單元的N溝道溝槽MOSFET器件。
具體實施例方式以下將參照附圖更詳細地描述本發(fā)明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。下面詳細說明本發(fā)明實施例的新型溝槽MOSFET器件。在接下來的說明中，一些具體的細節(jié)，例如實施例中的具體摻雜類型，都用于對本發(fā)明的實施例提供更好的理解。本技術領域的技術人員可以理解，即使在缺少一些細節(jié)或者其他方法、材料等結合的情況下，本發(fā)明的實施例也可以被實現(xiàn)。為減小擊穿電壓BV與導通電阻Rds (on)之間的矛盾，本發(fā)明提出了一種新型的溝槽金屬氧化物半導體場效應晶體管(MOSFET)器件,其包括超結(super junction)結構和容性耗盡(capacitively depleted)結構。利用該包括超結結構和容性耗盡結構的溝槽 MOSFET器件，可以有效減少擊穿電壓BV和導通電阻Rds (on)之間的矛盾，提高器件性能。在接下來的描述中，以N溝道溝槽MOSFET器件為例，對其結構和性能進行詳細描述。然而，本領域技術人員應當理解，所述結構和性能同樣適用于P溝道溝槽MOSFET器件， 為避免累述，本發(fā)明不再詳細描述。圖I示出依據本發(fā)明一實施例的N溝道溝槽MOSFET器件。如圖I所示,所述N溝道溝槽MOSFET器件包括N+襯底100以及形成于N+襯底100上的N—外延層101。該N溝道溝槽MOSFET器件還包括溝槽102，其從所述外延層101的上表面垂直向下延伸至所述N+ 襯底100上方，且其未接觸所述N+襯底100的表面。溝槽102內包括第一絕緣層103和第二絕緣層109，其分別覆蓋所述溝槽的下部分內表面和上部分內表面，其中，所述第一絕緣層103的厚度大于第二絕緣層109的厚度。溝槽102內還包括多晶硅區(qū)域104，所述多晶硅區(qū)域104被所述第一絕緣層103完全覆蓋。溝槽102內還包括柵極G，其從所述溝槽102 的上表面垂直向下延伸至所述多晶硅區(qū)域104上方，且其側壁和下表面分別被所述第二絕緣層109和所述第一絕緣層103覆蓋。所述N溝道溝槽MOSFET器件還包括P型柱狀結構 105，其形成于所述N_外延層101內，且其側壁和下表面被所述N_外延層101覆蓋。所述N 溝道溝槽MOSFET器件還包括P型體區(qū)106，下表面覆蓋所述柱狀結構的上表面且和所述外延層相接觸，其側壁和所述溝槽的相鄰側壁相接觸，且體區(qū)的下表面距離外延層上表面的距離小于柵極下表面距離外延層上表面的距離，其中，所述P型體區(qū)106的濃度大于所述P 型柱狀結構105的濃度。所述N溝道溝槽MOSFET器件還包括位于所述P型體區(qū)106內的 P型重摻雜區(qū)107，其未接觸P型體區(qū)106的表面，且所述P型重摻雜區(qū)107的摻雜濃度大于所述P型體區(qū)106。P型體區(qū)106內還包括N型重摻雜區(qū)108，其位于所述P型重摻雜區(qū) 107的上方且由所述N溝道溝槽MOSFET器件的上表面垂直向下延伸，所述N型重摻雜區(qū)108 與溝槽102的相鄰側壁相接觸，其中，所述N型重摻雜區(qū)108的摻雜濃度大于所述N_外延層101的濃度。所述N溝道溝槽MOSFET器件還包括位于所述P型體區(qū)106內的源極金屬接觸S，其從所述外延層101的上表面垂直向下延伸至和所述P型重摻雜區(qū)107以及N 型重摻雜區(qū)108相接觸。 對于傳統(tǒng)N溝道溝槽M0SFET，在截止狀態(tài)下，源極S接地，漏極D加上正向電壓，所加電壓主要由P型體區(qū)和N型外延層所形成的PN結承擔。如圖I所示，依據該實施例的N 溝道溝槽MOSFET器件具有由P型柱狀結構105形成的超結結構。由于設置了相對P型體區(qū)106濃度較低的P型柱狀結構105，因此，P型柱狀結構105和N—外延層101形成的PN 結能承受較大的電壓，因而形成的擊穿電壓BV比傳統(tǒng)N溝道溝槽MOSFET的擊穿電壓BV增大。另一方面，和傳統(tǒng)溝槽MOSFET相比，超結溝槽MOSFET的外延層摻雜濃度可以更高，因而，在導通狀態(tài)，傳導電流流過外延層時的導通電阻Rds(on)將更小。如圖I所示，依據該實施例的N溝道溝槽MOSFET器件具有由多晶硅區(qū)域104、第一絕緣層103以及Pf外延層101構成的容性耗盡結構。由MOS電容器原理可知，多晶娃區(qū)域104、第一絕緣層103以及N_外延層101構成電容器，其中，多晶硅區(qū)域104和外延層 101是該電容器的極板，第一絕緣層103是該電容器的電介質。在圖I所示實施例中，將多晶硅區(qū)域104連接至源極，則當漏極D加上正電壓，源極S連接至地時，N_外延層101中將出現(xiàn)由多晶硅區(qū)域104、第一絕緣層103以及N_外延層101作用而形成的容性耗盡區(qū)域。該容性耗盡區(qū)域和P型體區(qū)106與N_外延層101以及P型柱狀結構105與N_外延層101形成的PN結一起作用，使得在相同外加漏極電壓下，依據本實施例的器件內的耗盡區(qū)域比傳統(tǒng)結構器件的耗盡區(qū)域更寬，從而提高了擊穿電壓BV。另外，利用本發(fā)明提出的器件，N—外延層101的摻雜濃度可以更高，從而降低導通電阻，該作用在高電壓應用場合尤其明顯。另外，由于在溝槽中增加多晶硅區(qū)域，則由柵極、漏極以及N型外延層形成的寄生電容很小。優(yōu)選地，P型體區(qū)106、P型柱狀結構105以及N_外延層101選擇合適的濃度與寬度，則在某一外加漏極電壓下，P型柱狀結構105和多晶硅區(qū)域104之間的N_外延層101被完全耗盡，從而使器件獲得更大擊穿電壓BV。在圖I所示實施例中，多晶硅區(qū)域104連接至源極，并連接至地。但在其它實施例中，多晶硅區(qū)域104亦可單獨連接至一小于外加漏極電壓值的電壓。而對于P溝道溝槽 MOSFET器件，多晶硅區(qū)域亦可單獨連接至一大于外加漏極電壓值的電壓。圖I所示實施例詳細描述了由P型體區(qū)106、P型重摻雜區(qū)107、N型重摻雜區(qū)108 以及金屬源極S構成的有源區(qū)的一種結構，本領域的技術人員應當理解，即使改變P型體區(qū) 106、P型重摻雜區(qū)107、N型重摻雜區(qū)108以及金屬源極S的形狀、結構或相對位置，甚至在缺少P型重摻雜區(qū)107的情況下，有源區(qū)仍然可由具有相同功能的結構實現(xiàn)。圖2示出依據本發(fā)明一優(yōu)選實施例的N溝道溝槽MOSFET器件。和圖I所示實施例中的N溝道溝槽MOSFET器件相比，該優(yōu)選實施例的N溝道溝槽MOSFET器件中的P型柱狀結構105、溝槽102以及多晶硅區(qū)域104深入N—外延層101至接近N—外延層101表面處， 以使得耗盡區(qū)域縱向較大，從而獲得較大的擊穿電壓BV。圖3示出依據本發(fā)明另一實施例的N溝道溝槽MOSFET器件。和圖I所示實施例相比，圖3所示實施例中的多晶娃區(qū)域104和柵極G的位置有所不同。具體地,如圖3所示，在溝槽102中填充第一絕緣層103和第二絕緣層109，其分別覆蓋所述溝槽的下部分內表面和上部分內表面，其中，所述第一絕緣層103的厚度大于第二絕緣層109的厚度。溝槽102中包括多晶硅區(qū)域104，其從所述外延層101的上表面垂直向下延伸，其下部分側壁和下表面被所述第一絕緣層103覆蓋，且其上部分側壁被所述第二絕緣層109覆蓋。溝槽 102中還包括柵極G，其從所述外延層101的上表面垂直向下延伸，其側壁被所述第一絕緣層103覆蓋，且其下表面被所述第二絕緣層109覆蓋。本領域技術人員應當理解，圖廣3示出依據本發(fā)明實施例的兩種超結溝槽MOSFET 器件結構，該兩種結構示出了溝槽內包括的多晶硅區(qū)域和柵極的不同形狀或結構。然而，該兩種結構并不用于限制本發(fā)明，本技術領域的技術人員應當理解，在改變多晶硅區(qū)域和柵極的形狀、結構或相對位置的情況下，本發(fā)明亦可采用任何其它變形結構得以實現(xiàn)。圖4示出依據本發(fā)明另一實施例的N溝道溝槽MOSFET器件。如圖4所示，和圖I 所示實施例相比，依據圖4所示實施例的N溝道溝槽MOSFET器件中包括多個多晶硅區(qū)域 104，其位于溝槽102內，且被第一絕緣層103覆蓋，多個多晶硅區(qū)域104沿溝槽縱向排列。 和前述原理相同，多個多晶娃區(qū)域104和第一絕緣層103以及Pf外延層101之間形成電容器，從而產生容性耗盡區(qū)域。所述容性耗盡區(qū)域和P型體區(qū)106與N_外延層101以及P型柱狀結構105與外延層101形成的PN結一起作用，使得在相同外加漏極電壓下，依據本實施例的器件內的耗盡區(qū)域比傳統(tǒng)結構器件的耗盡區(qū)域更寬，從而提高了擊穿電壓BV。圖5示出依據本發(fā)明另一實施例的N溝道溝槽MOSFET器件。如圖5所示，和圖I 所示實施例相比，依據圖5所示實施例的N溝道溝槽MOSFET器件中包括多個P型柱狀結構 105，其位于K外延層101內，且所有P型柱狀結構105被N_外延層101覆蓋，多個P型柱狀結構105沿溝槽縱向排列。多個柱狀結構105和『外延層101形成多個PN結，承受電壓，從而和傳統(tǒng)N溝道溝槽MOSFET器件相比，其提高了擊穿電壓BV。以上實施例以單元N溝道溝槽MOSFET器件為例，對其結構和性能進行了描述。圖 6示出了在生產制造中，依據本發(fā)明實施例的具有多個重復單元的N溝道溝槽MOSFET器件， 單元N溝道溝槽MOSFET器件的結構和性能對其同樣適用。上述本發(fā)明的說明書和實施方式僅僅以示例性的方式對本發(fā)明實施例的MOSFET 器件及其制作方法進行了說明，并不用于限定本發(fā)明的范圍。對于公開的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術領域的普通技術人員所了解。本發(fā)明所公開的實施例的其他變化和修改并不超出本發(fā)明的精神和保護范圍。
權利要求
1.一種溝槽金屬氧化物半導體場效應晶體管器件，包括第一導電類型的襯底；第一導電類型的外延層，位于所述襯底上，且其摻雜濃度小于所述襯底的摻雜濃度； 溝槽，從所述外延層的上表面垂直向所述外延層的下表面延伸，且其未接觸所述襯底的表面；第一絕緣層，位于所述溝槽內，且覆蓋所述溝槽的下部分內表面；第二絕緣層，位于所述溝槽內，且覆蓋所述溝槽的上部分內表面和所述第一絕緣層，其中，所述第二絕緣層的厚度小于所述第一絕緣層的厚度；多晶硅區(qū)域，位于所述溝槽內，且下表面被所述第一絕緣層覆蓋，其側壁被所述第一絕緣層或第二絕緣層覆蓋；柵極，位于所述溝槽內，從所述外延層的上表面垂直向所述外延層的下表面延伸，且其側壁和下表面被所述第二絕緣層覆蓋；至少一個第二導電類型的柱狀結構，位于所述外延層內，且其側壁和下表面被所述外延層覆蓋，其中，所述至少一個第二導電類型的柱狀結構沿外延層縱向排列；第二導電類型的體區(qū)，其側壁和所述溝槽的相鄰側壁相接觸，且體區(qū)的下表面距離外延層上表面的距離小于柵極下表面距離外延層上表面的距離，其中，所述體區(qū)的摻雜濃度大于所述柱狀結構的摻雜濃度；第一導電類型的重摻雜區(qū)域，其位于所述體區(qū)內且和所述溝槽的相鄰側壁相，且其摻雜濃度大于所述外延層的摻雜濃度；和源極，其位于所述體區(qū)內，從所述外延層的上表面垂直向所述體區(qū)延伸，且與第一導電類型的重摻雜區(qū)域相接觸。
2.如權利要求I所述的超結溝槽金屬氧化物半導體場效應晶體管器件，其中，所述多晶硅區(qū)域的上表面和所述溝槽的上表面重合。
3.如權利要求I所述的超結溝槽金屬氧化物半導體場效應晶體管器件，其中，所述多晶硅區(qū)域位于所述柵極下方，且其上表面被所述第一絕緣層覆蓋。
4.如權利要求I所述的超結溝槽金屬氧化物半導體場效應晶體管器件，其中，所述多晶硅區(qū)域的上表面被所述第二絕緣層覆蓋。
5.如權利要求I所述的超結溝槽金屬氧化物半導體場效應晶體管器件，其中，所述多晶硅區(qū)域連接至所述源極。
6.如權利要求I所述的超結溝槽金屬氧化物半導體場效應晶體管器件，其中，當所述第一導電類型為N型時，所述多晶硅區(qū)域連接至低于漏極所加電位的低電位，當所述第一導電類型為P型時，所述多晶硅區(qū)域連接至高于漏極所加電位的高電位。
7.如權利要求I所述的超結溝槽金屬氧化物半導體場效應晶體管器件，其中，所述第一導電類型的區(qū)域從所述外延層的上表面延伸至所述體區(qū)內，且與所述溝槽的相鄰側壁接觸。
8.如權利要求I所述的超結溝槽金屬氧化物半導體場效應晶體管器件，其中，所述溝槽金屬氧化物半導體場效應晶體管器件還包括第二導電類型的重摻雜區(qū)域，其位于所述體區(qū)內，且其濃度大于所述體區(qū)的濃度，且與所述源極相接觸。
全文摘要
公開了一種溝槽金屬氧化物半導體場效應晶體管器件。該器件包括襯底；外延層；溝槽；第一絕緣層，其覆蓋所述溝槽的下部分內表面；第二絕緣層，其覆蓋所述溝槽的上部分內表面和所述第一絕緣層，其中，所述第二絕緣層的厚度小于所述第一絕緣層的厚度；多晶硅區(qū)域，位于所述溝槽內，且下表面被所述第一絕緣層覆蓋，其側壁被所述第一絕緣層或第二絕緣層覆蓋；柵極，其側壁和下表面被所述第二絕緣層覆蓋；至少一個柱狀結構，位于所述外延層內，且其側壁和下表面被所述外延層覆蓋，其中，所述至少一個柱狀結構沿外延層縱向排列；體區(qū)；重摻雜區(qū)域和源極。本發(fā)明提出的溝槽金屬氧化物半導體場效應晶體管器件，可提高擊穿電壓和降低導通電阻。
文檔編號H01L29/78GK102610643SQ20111042885
公開日2012年7月25日 申請日期2011年12月20日 優(yōu)先權日2011年12月20日
發(fā)明者唐納德·R·迪斯尼, 張磊, 李鐵生, 馬榮耀 申請人:成都芯源系統(tǒng)有限公司