專(zhuān)利名稱(chēng)：一種半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種對(duì)NMOS實(shí)施LDD注入的方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的不斷發(fā)展，超大規(guī)模集成電路的尺寸不斷減小，同時(shí)，其操作速度越來(lái)越快，由此引發(fā)的問(wèn)題就是驅(qū)動(dòng)電流變得越來(lái)越大。較大的驅(qū)動(dòng)電流將會(huì)更容易引發(fā)熱載流子注入效應(yīng)(Hot Carrier Injection Effect),進(jìn)而降低半導(dǎo)體器件的性倉(cāng)泛。造成所述熱載流子注入效應(yīng)的原因是:當(dāng)外加較高的源/漏電壓時(shí)，MOS管在飽和狀態(tài)下產(chǎn)生熱載流子，NMOS產(chǎn)生熱電子，PMOS產(chǎn)生熱空穴；由于電子和空穴特性上的差異，產(chǎn)生熱電子的電壓要遠(yuǎn)遠(yuǎn)低于產(chǎn)生空穴的電壓。在NMOS漏區(qū)產(chǎn)生的熱電子與晶格原子發(fā)生碰撞，一些會(huì)激發(fā)到上面的柵氧化物中，大部分熱電子穿過(guò)柵氧化物然后回到硅襯底中，但是有一些熱電子被柵氧化物中的晶格缺陷所捕獲；被捕獲的熱電子停留在柵氧化物的晶格中，使之電勢(shì)升高，這種電荷轉(zhuǎn)換引起了 MOS管閾值電壓(threshold voltage)的變化，而且會(huì)影響到整個(gè)電路。同時(shí)，由于柵氧化物的厚度很薄，因而MOS管閾值電壓(thresholdvoltage)的變化極易造成柵氧化物的介電擊穿。因此，需要提出一種方法，在改進(jìn)半導(dǎo)體制造工藝的同時(shí)，避免上述問(wèn)題的發(fā)生，從而提高半導(dǎo)體器件的可靠性。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:步驟a)，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有NMOS區(qū)和PMOS區(qū)，且在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；步驟b)，在所述半導(dǎo)體襯底上形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以露出所述NMOS區(qū)；對(duì)所述NMOS區(qū)的源區(qū)和漏區(qū)實(shí)施第一 LDD注入；步驟c)，在所述半導(dǎo)體襯底上再次形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以?xún)H露出所述NMOS區(qū)的源區(qū)；對(duì)所述NMOS區(qū)的源區(qū)實(shí)施第二 LDD注入，其中，步驟b)和步驟c)的順序可以互換。進(jìn)一步，在所述第二 LDD注入之后，還包括:去除所述光致抗蝕劑層，并實(shí)施一退火工藝。進(jìn)一步，所述第一 LDD注入的注入元素為磷。進(jìn)一步,所述第一 LDD注入的注入劑量為1.0Xe13-L 0Xe15cnT3。進(jìn)一步，所述第一 LDD注入的注入能量為10_30KeV。進(jìn)一步，所述第二 LDD注入的注入元素為砷。進(jìn)一步，所述第二 LDD注入的注入劑量為1.0Xe14-1.0Xe16cm_3。進(jìn)一步，所述第二 LDD注入的注入能量為l-10KeV。本發(fā)明還提供一種CMOS器件，所述CMOS器件的NMOS區(qū)中的LDD注入?yún)^(qū)采用上述方法形成。
根據(jù)本發(fā)明，可以大幅降低外加源/漏電壓時(shí)NMOS漏區(qū)所產(chǎn)生的最大電場(chǎng)強(qiáng)度，抑制熱載流子注入效應(yīng)的發(fā)生，從而使半導(dǎo)體器件保持良好的性能。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。附圖中:圖1A-圖1C為本發(fā)明提出的對(duì)NMOS實(shí)施LDD注入的方法的各步驟的示意性剖面圖；圖2為本發(fā)明提出的對(duì)NMOS實(shí)施LDD注入的方法的流程圖；圖3為外加源/漏電壓時(shí)半導(dǎo)體硅襯底中NMOS區(qū)的漏區(qū)飽和電流Idsat的比較曲線(xiàn)。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的對(duì)NMOS實(shí)施LDD注入的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書(shū)中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。下面，參照?qǐng)D1A-圖1C和圖2來(lái)描述本發(fā)明提出的對(duì)NMOS實(shí)施LDD注入的方法的詳細(xì)步驟。參照?qǐng)D1A-圖1C，其中示出了本發(fā)明提出的對(duì)NMOS實(shí)施LDD注入的方法的各步驟的示意性剖面圖。首先，如圖1A所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實(shí)施例中，所述半導(dǎo)體襯底100選用單晶硅材料構(gòu)成。在所述半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)101，所述隔離結(jié)構(gòu)101為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。作為示例，在本實(shí)施例中，所述隔離結(jié)構(gòu)101為淺溝槽隔離(STI)結(jié)構(gòu)，其將所述半導(dǎo)體襯底100分為PMOS區(qū)和NMOS區(qū)。所述半導(dǎo)體襯底100中還形成有各種阱(well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。在所述半導(dǎo)體襯底100上形成有柵極結(jié)構(gòu)102，作為一個(gè)示例，所述柵極結(jié)構(gòu)102可包括自下而上依次層疊的柵極介電層和柵極材料層。柵極介電層可包括氧化物，如二氧化硅(SiO2)層。柵極材料層可包括多晶硅層、金屬層、導(dǎo)電性金屬氮化物層、導(dǎo)電性金屬氧化物層和金屬硅化物層中的一種或多種，其中，金屬層的構(gòu)成材料可以是鎢(W)、鎳(Ni)或鈦(Ti);導(dǎo)電性金屬氮化物層可包括氮化鈦(TiN)層；導(dǎo)電性金屬氧化物層可包括氧化銥(IrO2)層；金屬硅化物層可包括硅化鈦(TiSi)層。此外，作為示例，在所述柵極結(jié)構(gòu)102的兩側(cè)形成有緊靠柵極結(jié)構(gòu)的側(cè)壁體。其中，所述側(cè)壁體的材料為氧化物，如二氧化硅(SiO2)。上述形成阱(well)結(jié)構(gòu)、隔離結(jié)構(gòu)、柵極結(jié)構(gòu)以及側(cè)壁體的工藝步驟已經(jīng)為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再詳細(xì)加以描述。接著，如圖1B所示，在所述半導(dǎo)體襯底100上形成一光致抗蝕劑層103，圖形化所述光致抗蝕劑層103以露出所述半導(dǎo)體襯底100的NMOS區(qū)。然后，對(duì)所述NMOS區(qū)的源區(qū)和漏區(qū)實(shí)施第一 LDD注入104，其中，所述第一 LDD注入104的注入元素為磷(P)，注入劑量為 1.0Xe13-L O Xe15cnT3，注入能量為 10_30KeV。接著，如圖1C所示，在所述半導(dǎo)體襯底100上再次形成一光致抗蝕劑層103，圖形化所述光致抗蝕劑層103以?xún)H露出所述NMOS區(qū)的源區(qū)。然后，對(duì)所述NMOS區(qū)的源區(qū)實(shí)施第二 LDD注入105，其中，所述第二 LDD注入105的注入元素為砷(As)，注入劑量為
1.0Xe14-L O Xe16cnT3，注入能量為 1-1OKeV0至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的全部工藝步驟，需要說(shuō)明的是，可以根據(jù)實(shí)際工藝操作的需要，將所述第一 LDD注入和所述第二 LDD注入的順序互換。接下來(lái)，去除所述光致抗蝕劑層，并實(shí)施一退火工藝以使上述LDD注入的元素?cái)U(kuò)散并修復(fù)所述半導(dǎo)體襯底受到的損傷；然后，在所述柵極結(jié)構(gòu)的兩側(cè)形成間隙壁結(jié)構(gòu)，并對(duì)所述NMOS區(qū)實(shí)施源/漏注入。接下來(lái)，可以通過(guò)后續(xù)工藝完成整個(gè)半導(dǎo)體器件的制作，所述后續(xù)工藝與傳統(tǒng)的半導(dǎo)體器件加工工藝完全相同。根據(jù)本發(fā)明，可以大幅降低外加源/漏電壓時(shí)NMOS漏區(qū)所產(chǎn)生的最大電場(chǎng)強(qiáng)度，抑制熱載流子注入效應(yīng)的發(fā)生，從而使半導(dǎo)體器件保持良好的性能。參照?qǐng)D2，其中示出了本發(fā)明提出的對(duì)NMOS實(shí)施LDD注入的方法的流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。在步驟201中，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有NMOS區(qū)和PMOS區(qū)，且在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；在步驟202中，在所述半導(dǎo)體襯底上形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以露出所述NMOS區(qū)；在步驟203中，對(duì)所述NMOS區(qū)的源區(qū)和漏區(qū)實(shí)施第一 LDD注入；在步驟204中，在所述半導(dǎo)體襯底上再次形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以?xún)H露出所述NMOS區(qū)的源區(qū)；在步驟205中，對(duì)所述NMOS區(qū)的源區(qū)實(shí)施第二 LDD注入。下面，將結(jié)合圖3說(shuō)明本發(fā)明的示例性實(shí)施例所獲得的有益效果。其中，選用單晶硅材料構(gòu)成半導(dǎo)體襯底。作為本發(fā)明的示例，在LDD注入過(guò)程中，所述NMOS區(qū)的漏區(qū)未注入砷；而對(duì)于現(xiàn)有技術(shù)來(lái)說(shuō)，所述NMOS區(qū)的漏區(qū)注入有砷，因?yàn)樗錾榈淖⑷肟梢韵魅醵虦系佬?yīng)。參照?qǐng)D3，其中示出了外加源/漏電壓時(shí)半導(dǎo)體硅襯底中NMOS區(qū)的漏區(qū)飽和電流Idsat的比較曲線(xiàn)。其中，橫坐標(biāo)為時(shí)間，縱坐標(biāo)為漏區(qū)飽和電流Idsat的退化率，外加的漏區(qū)電壓Vd為4.7V。
由圖3可以清楚看出，在LDD注入時(shí)，由于本發(fā)明未對(duì)NMOS區(qū)的漏區(qū)實(shí)施砷(As)注入，因而可以大幅降低熱載流子注入效應(yīng)所誘導(dǎo)產(chǎn)生的NMOS區(qū)的漏區(qū)飽和電流Idsat的退化率，保持器件良好的性能。本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以?xún)?nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括: 步驟a)，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有NMOS區(qū)和PMOS區(qū)，且在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)； 步驟b)，在所述半導(dǎo)體襯底上形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以露出所述NMOS區(qū)； 對(duì)所述NMOS區(qū)的源區(qū)和漏區(qū)實(shí)施第一 LDD注入； 步驟c)，在所述半導(dǎo)體襯底上再次形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以?xún)H露出所述NMOS區(qū)的源區(qū)； 對(duì)所述WOS區(qū)的源區(qū)實(shí)施第二 LDD注入， 其中，步驟b)和步驟c)的順序可以互換。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述第二LDD注入之后，還包括:去除所述光致抗蝕劑層，并實(shí)施一退火工藝。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一LDD注入的注入元素為磷。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一LDD注入的注入劑量為1.0X e13-l.0 X e15cm 3。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一LDD注入的注入能量為10-30KeVo
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二LDD注入的注入元素為砷。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二LDD注入的注入劑量為1.0X e14-l.0 X e16cm 3。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二LDD注入的注入能量為1-1OKeV0
9.一種CMOS器件，其特征在于，所述CMOS器件的NMOS區(qū)中的LDD注入?yún)^(qū)采用權(quán)利要求1-8中任一項(xiàng)所述的方法形成。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括步驟a)，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有NMOS區(qū)和PMOS區(qū)，且在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；步驟b)，在所述半導(dǎo)體襯底上形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以露出所述NMOS區(qū)；對(duì)所述NMOS區(qū)的源區(qū)和漏區(qū)實(shí)施第一LDD注入；步驟c)，在所述半導(dǎo)體襯底上再次形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以?xún)H露出所述NMOS區(qū)的源區(qū)；對(duì)所述NMOS區(qū)的源區(qū)實(shí)施第二LDD注入，其中，步驟b)和步驟c)的順序可以互換。根據(jù)本發(fā)明，可以大幅降低外加源/漏電壓時(shí)NMOS漏區(qū)所產(chǎn)生的最大電場(chǎng)強(qiáng)度，抑制熱載流子注入效應(yīng)的發(fā)生，從而使半導(dǎo)體器件保持良好的性能。
文檔編號(hào)H01L27/092GK103177941SQ20111042889
公開(kāi)日2013年6月26日 申請(qǐng)日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者甘正浩, 馮軍宏 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司