專利名稱：結(jié)型場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別地涉及利用后柵極(gate-last)工藝來制造結(jié)型場效應(yīng)晶體管(JFET)。
背景技術(shù)：
目前，隨著半導(dǎo)體器件尺寸的不斷縮小，高k絕緣層與金屬柵極結(jié)合的技術(shù)幾乎已經(jīng)成為制造小尺寸晶體管的必備技術(shù)。然而，在制造這種結(jié)構(gòu)的晶體管的工藝方面，存在著先柵極(gate-first)和后柵極(gate-last)兩種制造工藝。通常認(rèn)為，使用先柵極工藝實現(xiàn)這種結(jié)構(gòu)的難點在于如何控制PMOS的閾值電壓。為了實現(xiàn)PMOS的閾值電壓的降低，需要在先柵極工藝中引入相當(dāng)多的器件結(jié)構(gòu)的變化和設(shè)計，這大大增加了工藝的復(fù)雜程度和制造成本。因此，本發(fā)明的發(fā)明人認(rèn)為，后柵極工藝是一項更加適合的技術(shù)?；パa結(jié)型場效應(yīng)晶體管(c-JFET)在當(dāng)前已經(jīng)得到了廣泛的應(yīng)用。現(xiàn)有的關(guān)于c-JFET的制造方法都采用了先柵極方法?，F(xiàn)有技術(shù)中并沒有介紹使用后柵極制造方法來制造c-JFET，也沒有相關(guān)文獻介紹這樣的制造工藝。然而，為了在一個芯片上集成c-JFET和CMOS，希望c-JFET的制造方法能與CMOS的后柵極工藝兼容。鑒于上述問題，期望提出一種利用后柵極工藝來制造JFET的方法。

發(fā)明內(nèi)容
本發(fā)明的一個目的是利用后柵極工藝來制造結(jié)型場效應(yīng)晶體管。根據(jù)本發(fā)明的第一方面，提供了一種制造結(jié)型場效應(yīng)晶體管的方法，其包括:在第一導(dǎo)電類型的半導(dǎo)體襯底上形成偽柵；在所述半導(dǎo)體襯底的在所述偽柵的兩側(cè)的區(qū)域中形成源極區(qū)和漏極區(qū)；在所述半導(dǎo)體襯底上形成絕緣體層，所述絕緣體層不覆蓋所述偽柵；去除所述偽柵，從而在所述絕緣體層中留下開口 ；以及在所述開口中自下而上依次形成第二導(dǎo)電類型的第一半導(dǎo)體層、第一導(dǎo)電類型的第二半導(dǎo)體層、以及金屬柵極。優(yōu)選地，形成所述源極區(qū)和漏極區(qū)的步驟包括:形成輕摻雜區(qū)域；在所述偽柵的兩側(cè)形成側(cè)壁間隔件；以及執(zhí)行離子注入以形成所述源極區(qū)和所述漏極區(qū)。優(yōu)選地，形成所述源極區(qū)和漏極區(qū)的步驟包括:刻蝕所述半導(dǎo)體襯底，以在所述半導(dǎo)體襯底的在所述偽柵的兩側(cè)的區(qū)域中形成凹槽；以及在所述凹槽中選擇性生長鍺硅以形成所述源極區(qū)和所述漏極區(qū)。優(yōu)選地，形成所述絕緣體層的步驟包括:沉積所述絕緣體層，然后執(zhí)行平坦化處理直到露出所述偽柵。優(yōu)選地，利用化學(xué)機械拋光工藝來執(zhí)行所述平坦化處理。優(yōu)選地，所述方法在去除所述偽柵之后還包括:對露出的所述半導(dǎo)體襯底的部分執(zhí)行第一導(dǎo)電類型的摻雜操作。優(yōu)選地，通過注入具有10_50KeV能量的、0.5-6.0XlO1W2的第一導(dǎo)電類型的雜質(zhì)離子來執(zhí)行所述摻雜操作。優(yōu)選地，所述第一導(dǎo)電類型為η型，所述第一導(dǎo)電類型的雜質(zhì)離子包括-.As、P或Sb。優(yōu)選地，所述第一導(dǎo)電類型為η型，所述第二導(dǎo)電類型為P型，所述第二導(dǎo)電類型的第一半導(dǎo)體層為P型硅、P型鍺或者P型鍺硅，所述第一導(dǎo)電類型的第二半導(dǎo)體層為η型單晶硅、η型摻雜的非晶硅或多晶硅。優(yōu)選地，所述第二導(dǎo)電類型的第一半導(dǎo)體層為P型鍺硅，并且所述P型鍺硅中的鍺濃度為10-45%。優(yōu)選地，所述第二導(dǎo)電類型的第一半導(dǎo)體層為P型鍺硅，并且所述P型鍺硅中的鍺濃度小于50%。優(yōu)選地，所述第一半導(dǎo)體層的厚度小于30nm。優(yōu)選地，所述第一半導(dǎo)體層的厚度小于10nm。優(yōu)選地，通過在所述開口中選擇性生長半導(dǎo)體材料來形成所述第一半導(dǎo)體層和所
述第二半導(dǎo)體層。 優(yōu)選地，通過在所述開口中選擇性外延生長第二導(dǎo)電類型摻雜的半導(dǎo)體材料來形成所述第一半導(dǎo)體層，并且通過如下步驟來形成所述第二半導(dǎo)體層:沉積由非晶硅或多晶硅構(gòu)成的半導(dǎo)體材料層；對所述半導(dǎo)體材料層進行第一導(dǎo)電類型的摻雜，并進行退火；以及回刻所述半導(dǎo)體材料層，以僅在所述開口中形成所述第二半導(dǎo)體層。優(yōu)選地，所述第一導(dǎo)電類型為η型，所述第二導(dǎo)電類型為P型，所述結(jié)型場效應(yīng)晶體管為包含P型結(jié)型場效應(yīng)晶體管和η型結(jié)型場效應(yīng)晶體管的互補結(jié)型場效應(yīng)晶體管，并且在去除所述偽柵之后，先在與P型結(jié)型場效應(yīng)晶體管的溝道區(qū)對應(yīng)的開口中自下而上依次形成P型的第一半導(dǎo)體層、η型的第二半導(dǎo)體層、以及金屬柵極；以及然后，在與η型結(jié)型場效應(yīng)晶體管的溝道區(qū)對應(yīng)的開口中自下而上依次形成η型半導(dǎo)體層、P型半導(dǎo)體層和金屬柵極。優(yōu)選地，通過在與η型結(jié)型場效應(yīng)晶體管的溝道區(qū)對應(yīng)的開口中選擇性生長η型硅或η型碳硅來形成所述η型半導(dǎo)體層，并且通過在所述η型半導(dǎo)體層上選擇性生長P型硅來形成所述P型半導(dǎo)體層。優(yōu)選地，通過在與η型結(jié)型場效應(yīng)晶體管的溝道區(qū)對應(yīng)的開口中選擇性生長η型硅或η型碳硅來形成所述η型半導(dǎo)體層，并且通過如下步驟來形成所述P型半導(dǎo)體層:沉積由非晶硅或多晶硅構(gòu)成的半導(dǎo)體材料層；對所述半導(dǎo)體材料層進行P型摻雜，并進行退火；以及回刻所述半導(dǎo)體材料層，以僅在所述開口中形成所述P型半導(dǎo)體層。優(yōu)選地，所述η型半導(dǎo)體層由η型碳硅構(gòu)成，并且所述η型碳硅中的碳濃度為1-4%。根據(jù)本發(fā)明的第二方面，提供了一種結(jié)型場效應(yīng)晶體管，其包括:在第一導(dǎo)電類型的半導(dǎo)體襯底中的第二導(dǎo)電類型的源極區(qū)和漏極區(qū)；以及在所述半導(dǎo)體襯底的夾在所述源極區(qū)和所述漏極區(qū)之間的區(qū)域上自下而上依次堆疊的第二導(dǎo)電類型的第一半導(dǎo)體層、第一導(dǎo)電類型的第二半導(dǎo)體層、以及金屬柵極。優(yōu)選地，所述第一導(dǎo)電類型為η型，所述第二導(dǎo)電類型為P型，所述半導(dǎo)體襯底由硅構(gòu)成。
優(yōu)選地，所述源極區(qū)和所述漏極區(qū)由鍺硅構(gòu)成。優(yōu)選地，所述第一半導(dǎo)體層為P型硅、P型鍺或者P型鍺硅，所述第二半導(dǎo)體層為η型單晶硅、η型摻雜的非晶硅或多晶硅。優(yōu)選地，所述第一半導(dǎo)體層為P型鍺硅，并且所述P型鍺硅中的鍺濃度為10-45%。優(yōu)選地，所述第一半導(dǎo)體層為P型鍺硅，并且所述P型鍺硅中的鍺濃度小于50%。本發(fā)明的一個優(yōu)點在于，通過使用根據(jù)本發(fā)明的制造方法，能夠?qū)崿F(xiàn)c-JFET與CMOS的后柵極工藝的完美的匹配。因此，使得更容易將功率降低器件系統(tǒng)集成到一個芯片中。通過以下參照附圖對本發(fā)明的示例性實施例的詳細(xì)描述，本發(fā)明的其它特征及其優(yōu)點將會變得更為清楚。


參照附圖，根據(jù)下面的詳細(xì)描述，可以更加清楚地理解本發(fā)明。為了清楚起見，圖中各個層的相對厚度以及特定區(qū)域的相對尺寸并沒有按比例繪制。在附圖中:圖1-6示例性地示出了根據(jù)本發(fā)明的一個實施例的制造結(jié)型場效應(yīng)晶體管的方法的各個步驟。
具體實施例方式下面將參照附圖來詳細(xì)描述本發(fā)明的各種示例性實施例。應(yīng)注意到:除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數(shù)字表達(dá)式和數(shù)值不限制本發(fā)明的范圍。另外，相似的標(biāo)號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進行進一步討論。以下對示例性實施例的描述僅僅是說明性的，決不作為對本發(fā)明及其應(yīng)用或使用的任何限制。本領(lǐng)域中公知的技術(shù)可以被應(yīng)用于沒有特別示出或描述的部分。在這里示出和討論的所有示例中，任何具體值應(yīng)被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它示例可以具有不同的值。圖1-6是在根據(jù)本發(fā)明的一個實施例的制造JFET的方法的各個步驟時的示例性截面圖。在所示出的實施例中，所制造的JFET為P型JFET。應(yīng)該理解，本發(fā)明不限于此。本發(fā)明還可以適用于制造η型JFET，只要將本實施例中的各個半導(dǎo)體層的導(dǎo)電類型反轉(zhuǎn)即可。此外，本發(fā)明也可以適用于制造既包含P型JFET又包含η型JFET的互補JFET (c-JFET)。在本實施例中，為了方便陳述，以P型JFET為例來描述本發(fā)明的概念和原理。如圖1所示，首先在第一導(dǎo)電類型(在本實施例中為η型)的半導(dǎo)體襯底101上形成偽柵102。半導(dǎo)體襯底101可以為硅襯底或者絕緣體上硅襯底等?？梢杂帽绢I(lǐng)域技術(shù)人員已知的各種方法來形成偽柵102。在一些實施例中，在偽柵102下形成有偽柵氧化物層。在這種情況下，在后續(xù)將描述的去除偽柵102的步驟時，還要去除偽柵氧化物層。如圖2所示，在半導(dǎo)體襯底101的在偽柵102的兩側(cè)的區(qū)域中形成源極區(qū)和漏極區(qū)105，并且然后在半導(dǎo)體襯底101上形成絕緣體層104，該絕緣體層104不覆蓋偽柵102。
在本實施例中，還在偽柵102的兩側(cè)形成側(cè)壁間隔件103。應(yīng)該理解，在某些實施例中，可以不形成側(cè)壁間隔件103。在本實施例中，通過如下步驟來形成源極區(qū)和漏極區(qū)105:先通過注入等工藝形成輕摻雜區(qū)域，然后在偽柵102的兩側(cè)形成側(cè)壁間隔件103，最后執(zhí)行離子注入以形成源極區(qū)和漏極區(qū)105。在另一個實施例中，可以利用鍺硅來形成源極區(qū)和漏極區(qū)，從而引入應(yīng)力以提高載流子遷移率。在該另一個實施例中，可以通過如下步驟來形成源極區(qū)和漏極區(qū):刻蝕半導(dǎo)體襯底101，以在半導(dǎo)體襯底101的在偽柵102的兩側(cè)的區(qū)域中形成凹槽；以及在該凹槽中選擇性生長鍺硅以形成源極區(qū)和漏極區(qū)?？梢酝ㄟ^選擇性外延工藝來生長鍺硅。優(yōu)選地，可以在選擇性生長鍺硅時進行原位摻雜?？梢酝ㄟ^如下步驟來在半導(dǎo)體襯底101上形成絕緣體層104:利用化學(xué)氣相沉積等工藝沉積絕緣體層104，然后執(zhí)行平坦化處理直到露出偽柵102 (以及側(cè)壁間隔件103)。優(yōu)選地，利用化學(xué)機械拋光工藝來執(zhí)行該平坦化處理。如圖3所示，去除偽柵102，從而在絕緣體層104中留下開口。在一些實施例中，在去除偽柵102之后，可選地，對露出的半導(dǎo)體襯底101的部分執(zhí)行第一導(dǎo)電類型的摻雜操作。可以通過注入具有10-50KeV能量的、0.5-6.0XlO1W的第一導(dǎo)電類型的雜質(zhì)離子來執(zhí)行所述摻雜操作。在第一導(dǎo)電類型為η型的情況下，所述第一導(dǎo)電類型的雜質(zhì)離子包括:As、P或Sb。如圖4-6所示，在開口中自下而上依次形成第二導(dǎo)電類型(在本實施例中為P型)的第一半導(dǎo)體層106、第一導(dǎo)電類型(在本實施例中為η型)的第二半導(dǎo)體層107、以及金屬柵極108。最終，形成如圖6所示的P型JFET。第一半導(dǎo)體層106可以由P型硅、P型鍺或者P型鍺硅構(gòu)成。在一些實施例中可以通過在開口中選擇性生長半導(dǎo)體材料來形成第一半導(dǎo)體層106?？梢酝ㄟ^選擇性外延工藝來實現(xiàn)該選擇性生長。優(yōu)選地，可以在選擇性外延的同時進行原位摻雜。在第一半導(dǎo)體層106為P型鍺硅的情況下，所述P型鍺硅中的鍺濃度優(yōu)選地可以為10-45%。在一些實施例中，所述P型鍺硅中的鍺濃度優(yōu)選地可以小于50%。在一些實施例中，第一半導(dǎo)體層106的厚度優(yōu)選地小于30nm。在一些實施例中，第一半導(dǎo)體層106的厚度優(yōu)選地小于10nm。第二半導(dǎo)體層107可以由η型單晶硅、η型摻雜的非晶硅或多晶硅構(gòu)成。在第二半導(dǎo)體層107由η型單晶硅構(gòu)成的實施例中，可以通過在開口中的第一半導(dǎo)體層106上選擇性生長單晶硅來形成該第二半導(dǎo)體層107。在第二半導(dǎo)體層107由η型摻雜的非晶硅或多晶硅構(gòu)成的實施例中，可以通過如下步驟來形成第二半導(dǎo)體層107:沉積由非晶硅或多晶硅構(gòu)成的半導(dǎo)體材料層；對所述半導(dǎo)體材料層進行η型摻雜，并進行退火；以及回刻所述半導(dǎo)體材料層，以僅在所述開口中形成第二半導(dǎo)體層107。圖1-6僅僅示例性示出了制造P型JFET的方法。然而，根據(jù)本發(fā)明，也可以制造包含P型JFET和η型JFET兩者的c-JFET。在這種情況下，可以先形成P型JFET，然后形成η型JFET。在這樣的實施例中，在去除偽柵之后，可以先在與P型JFET的溝道區(qū)對應(yīng)的開口中自下而上依次形成P型的第一半導(dǎo)體層106、η型的第二半導(dǎo)體層107、以及金屬柵極108。然后，在與η型JFET的溝道區(qū)對應(yīng)的開口中自下而上依次形成η型半導(dǎo)體層、P型半導(dǎo)體層和金屬柵極?？梢酝ㄟ^在與η型JFET的溝道區(qū)對應(yīng)的開口中選擇性生長η型硅或η型碳硅來形成該η型半導(dǎo)體層。在該η型半導(dǎo)體層由η型碳娃構(gòu)成的情況下,所述η型碳娃中的碳濃度優(yōu)選地可以為1_4%?？梢酝ㄟ^在該η型半導(dǎo)體層上選擇性生長P型硅來形成該P型半導(dǎo)體層?？商娲兀梢酝ㄟ^如下步驟來形成該P型半導(dǎo)體層:沉積由非晶硅或多晶硅構(gòu)成的半導(dǎo)體材料層；對所述半導(dǎo)體材料層進行P型摻雜，并進行退火；以及回刻所述半導(dǎo)體材料層，以僅在開口中的該η型半導(dǎo)體層上形成該P型半導(dǎo)體層。總之，如上所述，根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)c-JFET與CMOS的后柵極工藝的兼容，從而能夠利用后柵極工藝將c-JFET和CMOS集成在一個芯片中。至此，已經(jīng)詳細(xì)描述了根據(jù)本發(fā)明的JFET及其制造方法。為了避免遮蔽本發(fā)明的構(gòu)思，沒有描述本領(lǐng)域所公知的一些細(xì)節(jié)。本領(lǐng)域技術(shù)人員根據(jù)上面的描述，完全可以明白如何實施這里公開的技術(shù)方案。雖然已經(jīng)通過示例性實施例對本發(fā)明進行了詳細(xì)說明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，以上示例性實施例僅是為了進行說明，而不是為了限制本發(fā)明的范圍。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可在不脫離本發(fā)明的范圍和精神的情況下，對以上實施例進行修改。本發(fā)明的范圍由所附權(quán)利要求來限定。
權(quán)利要求
1.一種制造結(jié)型場效應(yīng)晶體管的方法，包括: 在第一導(dǎo)電類型的半導(dǎo)體襯底上形成偽柵； 在所述半導(dǎo)體襯底的在所述偽柵的兩側(cè)的區(qū)域中形成源極區(qū)和漏極區(qū)； 在所述半導(dǎo)體襯底上形成絕緣體層，所述絕緣體層不覆蓋所述偽柵； 去除所述偽柵，從而在所述絕緣體層中留下開口 ；以及 在所述開口中自下而上依次形成第二導(dǎo)電類型的第一半導(dǎo)體層、第一導(dǎo)電類型的第二半導(dǎo)體層、以及金屬柵極。
2.根據(jù)權(quán)利要求1所述的方法，其中形成所述源極區(qū)和漏極區(qū)的步驟包括: 形成輕摻雜區(qū)域； 在所述偽柵的兩側(cè)形成側(cè)壁間隔件；以及 執(zhí)行離子注入以形成所述源極區(qū)和所述漏極區(qū)。
3.根據(jù)權(quán)利要求1所述的方法，其中形成所述源極區(qū)和漏極區(qū)的步驟包括: 刻蝕所述半導(dǎo)體襯底，以在所述半導(dǎo)體襯底的在所述偽柵的兩側(cè)的區(qū)域中形成凹槽；以及 在所述凹槽中選擇性生長鍺硅以形成所述源極區(qū)和所述漏極區(qū)。
4.根據(jù)權(quán)利要求1所述的方法，其中形成所述絕緣體層的步驟包括:沉積所述絕緣體層，然后執(zhí)行平坦化處理直到露出所述偽柵。
5.根據(jù)權(quán)利要求4所述的方法，利用化學(xué)機械拋光工藝來執(zhí)行所述平坦化處理。
6.根據(jù)權(quán)利要求1所述的方法，在去除所述偽柵之后還包括:對露出的所述半導(dǎo)體襯底的部分執(zhí)行第一導(dǎo)電類型的摻雜操作。
7.根據(jù)權(quán)利要求6所述的方法，其中通過注入具有10-50KeV能量的、0.5-6.0X 1016cm_2的第一導(dǎo)電類型的雜質(zhì)離子來執(zhí)行所述摻雜操作。
8.根據(jù)權(quán)利要求7所述的方法，其中所述第一導(dǎo)電類型為η型，所述第一導(dǎo)電類型的雜質(zhì)離子包括:As、P或Sb。
9.根據(jù)權(quán)利要求1所述的方法，其中所述第一導(dǎo)電類型為η型，所述第二導(dǎo)電類型為P型，所述第二導(dǎo)電類型的第一半導(dǎo)體層為P型硅、P型鍺或者P型鍺硅，所述第一導(dǎo)電類型的第二半導(dǎo)體層為η型單晶硅、η型摻雜的非晶硅或多晶硅。
10.根據(jù)權(quán)利要求9所述的方法，其中所述第二導(dǎo)電類型的第一半導(dǎo)體層為P型鍺硅，并且所述P型鍺硅中的鍺濃度為10-45%。
11.根據(jù)權(quán)利要求9所述的方法，其中所述第二導(dǎo)電類型的第一半導(dǎo)體層為P型鍺硅，并且所述P型鍺硅中的鍺濃度小于50%。
12.根據(jù)權(quán)利要求9所述的方法，其中所述第一半導(dǎo)體層的厚度小于30nm。
13.根據(jù)權(quán)利要求12所述的方法，其中所述第一半導(dǎo)體層的厚度小于10nm。
14.根據(jù)權(quán)利要求1所述的方法，其中通過在所述開口中選擇性生長半導(dǎo)體材料來形成所述第一半導(dǎo)體層和所述第二半導(dǎo)體層。
15.根據(jù)權(quán)利要求1所述的方法，其中通過在所述開口中選擇性外延生長第二導(dǎo)電類型摻雜的半導(dǎo)體材料來形成所述第一半導(dǎo)體層，并且通過如下步驟來形成所述第二半導(dǎo)體層: 沉積由非晶硅或多晶硅構(gòu)成的半導(dǎo)體材料層；對所述半導(dǎo)體材料層進行第一導(dǎo)電類型的摻雜，并進行退火；以及 回刻所述半導(dǎo)體材料層，以僅在所述開口中形成所述第二半導(dǎo)體層。
16.根據(jù)權(quán)利要求1所述的方法，其中所述第一導(dǎo)電類型為η型，所述第二導(dǎo)電類型為P型，所述結(jié)型場效應(yīng)晶體管為包含P型結(jié)型場效應(yīng)晶體管和η型結(jié)型場效應(yīng)晶體管的互補結(jié)型場效應(yīng)晶體管，并且 在去除所述偽柵之后，先在與P型結(jié)型場效應(yīng)晶體管的溝道區(qū)對應(yīng)的開口中自下而上依次形成P型的第一半導(dǎo)體層、η型的第二半導(dǎo)體層、以及金屬柵極；以及 然后，在與η型結(jié)型場效應(yīng)晶體管的溝道區(qū)對應(yīng)的開口中自下而上依次形成η型半導(dǎo)體層、P型半導(dǎo)體層和金屬柵極。
17.根據(jù)權(quán)利要求16所述的方法，其中通過在與η型結(jié)型場效應(yīng)晶體管的溝道區(qū)對應(yīng)的開口中選擇性生長η型硅或η型碳硅來形成所述η型半導(dǎo)體層，并且通過在所述η型半導(dǎo)體層上選擇性生長P型硅來形成所述P型半導(dǎo)體層。
18.根據(jù)權(quán)利要求16所述的方法，其中通過在與η型結(jié)型場效應(yīng)晶體管的溝道區(qū)對應(yīng)的開口中選擇性生長η型硅或η型碳硅來形成所述η型半導(dǎo)體層，并且通過如下步驟來形成所述P型半導(dǎo)體層: 沉積由非晶硅或多晶硅構(gòu)成的半導(dǎo)體材料層； 對所述半導(dǎo)體材料層進行P型摻雜，并進行退火；以及 回刻所述半導(dǎo)體材料層，以僅在所述開口中形成所述P型半導(dǎo)體層。
19.根據(jù)權(quán)利要求17或1 8所述的方法，其中所述η型半導(dǎo)體層由η型碳硅構(gòu)成，并且所述η型碳娃中的碳濃度為1-4%。
20.一種結(jié)型場效應(yīng)晶體管，包括: 在第一導(dǎo)電類型的半導(dǎo)體襯底中的第二導(dǎo)電類型的源極區(qū)和漏極區(qū)；以及 在所述半導(dǎo)體襯底的夾在所述源極區(qū)和所述漏極區(qū)之間的區(qū)域上自下而上依次堆疊的第二導(dǎo)電類型的第一半導(dǎo)體層、第一導(dǎo)電類型的第二半導(dǎo)體層、以及金屬柵極。
21.根據(jù)權(quán)利要求20所述的結(jié)型場效應(yīng)晶體管，其中所述第一導(dǎo)電類型為η型，所述第二導(dǎo)電類型為P型，所述半導(dǎo)體襯底由硅構(gòu)成。
22.根據(jù)權(quán)利要求21所述的結(jié)型場效應(yīng)晶體管，其中所述源極區(qū)和所述漏極區(qū)由鍺硅構(gòu)成。
23.根據(jù)權(quán)利要求21所述的結(jié)型場效應(yīng)晶體管，其中所述第一半導(dǎo)體層由P型硅、P型鍺或者P型鍺硅構(gòu)成，所述第二半導(dǎo)體層由η型單晶硅、η型摻雜的非晶硅或多晶硅構(gòu)成。
24.根據(jù)權(quán)利要求23所述的結(jié)型場效應(yīng)晶體管，其中所述第一半導(dǎo)體層為P型鍺硅，并且所述P型鍺硅中的鍺濃度為10-45%。
25.根據(jù)權(quán)利要求23所述的結(jié)型場效應(yīng)晶體管，其中所述第一半導(dǎo)體層為P型鍺硅，并且所述P型鍺硅中的鍺濃度小于50%。
全文摘要
本發(fā)明涉及一種結(jié)型場效應(yīng)晶體管(JFET)及其制造方法。根據(jù)本發(fā)明的制造結(jié)型場效應(yīng)晶體管的方法包括在第一導(dǎo)電類型的半導(dǎo)體襯底上形成偽柵；在所述半導(dǎo)體襯底的在所述偽柵的兩側(cè)的區(qū)域中形成源極區(qū)和漏極區(qū)；在所述半導(dǎo)體襯底上形成絕緣體層，所述絕緣體層不覆蓋所述偽柵；去除所述偽柵，從而在所述絕緣體層中留下開口；以及在所述開口中自下而上依次形成第二導(dǎo)電類型的第一半導(dǎo)體層、第一導(dǎo)電類型的第二半導(dǎo)體層和金屬柵極。通過使用根據(jù)本發(fā)明的制造方法，能夠?qū)崿F(xiàn)c-JFET與CMOS的后柵極工藝的完美的匹配。
文檔編號H01L21/337GK103187309SQ20111045917
公開日2013年7月3日 申請日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者三重野文健 申請人:中芯國際集成電路制造(北京)有限公司