有源矩陣稀釋源極實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管的制作方法
【專利摘要】本發(fā)明提供了關(guān)于稀釋源極實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管的各個(gè)實(shí)施例。在各個(gè)實(shí)施例中，顯示面板包括像素陣列。在一個(gè)實(shí)施例中，其中，至少一個(gè)像素包括開關(guān)晶體管以及耦接至所述開關(guān)晶體管的驅(qū)動(dòng)晶體管，其中所述驅(qū)動(dòng)晶體管經(jīng)配置以響應(yīng)于所述開關(guān)晶體管的啟動(dòng)而發(fā)光。所述驅(qū)動(dòng)晶體管可以是稀釋源極實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管（DS-VOLET）。所述開關(guān)晶體管可以包括稀釋源極實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管（DS-VFET）。在另一個(gè)實(shí)施例中，雙稀釋源極實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管（DS-VFET）包括第一DS-VFET，所述第一DS-VFET耦接至第二DS-VFET。
【專利說明】有源矩陣稀釋源極實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管
[0001]相關(guān)申請(qǐng)案的交叉參考
[0002]本發(fā)明主張于2010年12月7日提交的序列號(hào)為61/420,512的標(biāo)題為“有源矩陣納米管實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管陣列(ACTIVE MATRIX NANOTUBE ENABLED VERTICALORGANIC LIGHT EMITTING TRANSISTOR ARRAY)”的同時(shí)待審的美國(guó)臨時(shí)申請(qǐng)案的在先申請(qǐng)優(yōu)先權(quán)，該臨時(shí)申請(qǐng)案的全部?jī)?nèi)容以引用的方式并入本文中。
[0003]關(guān)于由聯(lián)邦資助的研發(fā)的聲明
[0004]本發(fā)明得到了美國(guó)政府支持且遵守協(xié)議ECCS-0824157/00069937，并受到美國(guó)國(guó)家自然基金會(huì)的資助。美國(guó)政府享有本發(fā)明的某些權(quán)利。
【背景技術(shù)】
[0005]為了滿足不同的市場(chǎng)需求，顯示技術(shù)不斷地進(jìn)步。改進(jìn)的對(duì)比度、對(duì)觀看角度的不敏感性、省電，以及制造成本的降低，成為許多研發(fā)活動(dòng)的推動(dòng)力。但是，現(xiàn)有顯示技術(shù)在降低功耗方面的轉(zhuǎn)變常常會(huì)與在顯示對(duì)比度和顯示強(qiáng)度方面的改善相沖突。
【專利附圖】

【附圖說明】
[0006]本發(fā)明的許多方面通過參考以下附圖可以得到更好地理解。附圖中的組件不一定按比例繪制，而是將重點(diǎn)放在清晰地說明本發(fā)明的原理上。此外，在附圖中，貫穿若干視圖，相同的參考數(shù)字表不對(duì)應(yīng)的部分。
[0007]圖1A所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的有源矩陣稀釋源極實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管(AMDS-V0LET)像素的實(shí)例的平面圖。
[0008]圖1B和圖1C所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖1A中的AMDS-V0LET像素的有源單元的實(shí)例的截面圖。
[0009]圖2A所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的可能被包括在AMDS-V0LET中的稀釋碳納米管(CNT)網(wǎng)絡(luò)的實(shí)例的原子力顯微鏡(AFM)圖像。
[0010]圖2B所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖2A中的CNT網(wǎng)絡(luò)的透射率與波長(zhǎng)關(guān)系的圖表。
[0011]圖3所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的在圖2A中的稀釋CNT網(wǎng)絡(luò)上生長(zhǎng)的并五苯多晶體晶粒的重取向的X射線衍射(XRD)以及原子力顯微鏡(AFM)證據(jù)。
[0012]圖4所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的在一個(gè)表面上的并五苯平面取向。
[0013]圖5所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的由聚[9，9- 二辛基-笏-共-N_(4- 丁基苯基)_ 二苯胺](TFB)對(duì)粗糙多晶表面進(jìn)行的平坦化的圖像。
[0014]圖6所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖1A中的AMDS-V0LET的有源單元的實(shí)例的截面圖，其中包括圖5中的TFB平坦化層。
[0015]圖7所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的通過在圖6中有源單元中的圖5中TFB平坦化層在電流效率上的改善的圖表。
[0016]圖8所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖6中的有源單元的光電二極管響應(yīng)的圖表。
[0017]圖9A和圖9B所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖1A中的AMDS-V0LET像素的有源單元的實(shí)例的截面圖。
[0018]圖10所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖1B、圖1C、圖9A和圖9B中的有源單元的電路圖。
[0019]圖11、圖12、圖15、圖17、圖19和圖22所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖1A中的開關(guān)晶體管(Sw-Ts)的布局實(shí)例的平面圖。
[0020]圖13、圖18、圖20和圖23所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖1A中的有源單元的實(shí)例的截面圖，其中包括圖12、圖17、圖19和圖22中的Sw-Ts。
[0021]圖14A、圖14B、圖16、圖21和圖24所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖13、圖15、圖20和圖23中的有源單元的實(shí)例的電路圖。
[0022]圖25和圖26所示為根據(jù)本發(fā)明各個(gè)實(shí)施例的圖1A中的AMDS-V0LET像素的陣列的布局的實(shí)例的平面圖。
【具體實(shí)施方式】
[0023]本文所揭示的各個(gè)實(shí)施例涉及有源矩陣稀釋源極實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管(AMDS-V0LET )?，F(xiàn)在起將詳細(xì)參考對(duì)于附圖中所示的實(shí)施例的描述，其中在若干視圖中相同參考數(shù)字表示相同部分。
[0024]由于省電、改善的對(duì)比度以及對(duì)觀看角度的不敏感性等方面原因，現(xiàn)有顯示技術(shù)在技術(shù)方面正逐漸轉(zhuǎn)變?yōu)橛性淳仃囉袡C(jī)發(fā)光二極管(AMOLED)顯示器。該轉(zhuǎn)變?cè)谝韵路矫娲嬖谡系K:通過底板中的薄膜晶體管(TFT)來供應(yīng)有機(jī)發(fā)光二極管(OLED)所需要的高驅(qū)動(dòng)電流。把多晶娃(poly-Si)用作通道材料是達(dá)成高驅(qū)動(dòng)電流的一種選項(xiàng),但是poly-Si會(huì)帶來高的制造成本，并且具有不均勻性問題。用作TFT通道材料的有機(jī)半導(dǎo)體材料可能不會(huì)那么昂貴，但是有機(jī)半導(dǎo)體材料在輸出電流方面趕不上Poly-Si。
[0025]使用有機(jī)半導(dǎo)體材料達(dá)成高輸出電流的一種方法，是將TFT的通道長(zhǎng)度變短。在常規(guī)的橫向通道TFT設(shè)計(jì)中，使通道長(zhǎng)度變短會(huì)涉及到將TFT的源極端子和漏極端子安置成彼此非常接近。但是，由于需要高分辨率圖案化，這種設(shè)計(jì)會(huì)很昂貴。稀釋源極實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(DS-VFET)巧妙地解決了這個(gè)問題。DS-VFET的通道長(zhǎng)度由半導(dǎo)體薄膜通道層的厚度來界定，從而無需使用高分辨率圖案化也能獲得亞微米通道長(zhǎng)度。這樣就可以在與poly-Si TFT相當(dāng)?shù)墓南芦@得適用于操作OLED的高驅(qū)動(dòng)電流。DS-VFET還可以轉(zhuǎn)化成自身發(fā)光的裝置，進(jìn)而減少在像素底板中所需要的組件數(shù)目。DS-VFET發(fā)光組合裝置也被稱為稀釋源極實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管(DS-VOLET )。
[0026]本申請(qǐng)案描述了顯示面板、像素以及有源單元的各個(gè)實(shí)施例，包括DS-V0LET。在常規(guī)AMOLED像素中，驅(qū)動(dòng)晶體管和電荷儲(chǔ)能電容器靠近占據(jù)像素面積的OLED裝置，因此降低了孔徑比(0LED發(fā)光面積與總像素面積之比)。在所描述的各個(gè)實(shí)施例中，DS-VOLET包括驅(qū)動(dòng)晶體管和儲(chǔ)能電容器來作為其結(jié)構(gòu)中的一部分，從而允許DS-VOLET可以更大并且因此增大了發(fā)光面積。由于所需的離散電路組件更少，這樣還簡(jiǎn)化了制造工藝。另外，在每個(gè)像素中，DS-VOLET耦接至開關(guān)晶體管(Sw-T)，并且下文也會(huì)描述Sw-T的各個(gè)實(shí)施例。
[0027]圖1A所示為有源矩陣稀釋源極實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管(AMDS-V0LET)像素100的實(shí)施例的實(shí)例布局的平面圖。AMDS-VOLET像素100包括有源單元102的實(shí)施例，有源單元102居于由導(dǎo)電線123環(huán)繞的區(qū)域中，如圖1A所示。圖1B所提供的是圖1A中所示的有源單元102的實(shí)施例的截面圖，本文中標(biāo)注為102a。圖1A和圖1B所示的有源單元102包括DS-V0LET103的實(shí)施例的實(shí)例布局。開關(guān)晶體管(Sw-T) 106 (由晶體管電路元件表示)耦接至DS-V0LET103和導(dǎo)電線123，導(dǎo)電線123在本文中被標(biāo)注為123al、123a2、123b、123c和123d。下文將詳細(xì)論述Sw-T106的各個(gè)實(shí)施例的布局。
[0028]在圖1A和圖1B中所示的AMDS-V0LET像素100的實(shí)施例中所包括的導(dǎo)電線123，包括兩根數(shù)據(jù)導(dǎo)電線123a，該兩根數(shù)據(jù)導(dǎo)電線在本文中被標(biāo)注為123al和123a2，它們分別提供相應(yīng)的Vdata電壓信號(hào)。導(dǎo)電線123還包括源極導(dǎo)電線123b (S卩，提供Vstjuree電壓信號(hào))以及掃描導(dǎo)電線123c (即，提供Vsean電壓信號(hào))。此外，導(dǎo)電線123d將SW-T106耦接至DS-V0LET103。
[0029]DS-V0LET103 為 AMDS-V0LET 像素 100 的發(fā)光組件。不同于在 AMDS-V0LET 像素 100中包括獨(dú)立的驅(qū)動(dòng)晶體管和電荷儲(chǔ)能電容器，DS-V0LET103將該驅(qū)動(dòng)晶體管和儲(chǔ)能電容器并入到DS-V0LET103的堆疊內(nèi)。通過將該驅(qū)動(dòng)晶體管和儲(chǔ)能電容器添加在DS-V0LET103的堆疊內(nèi)，也就不需要獨(dú)立于DS-V0LET103的驅(qū)動(dòng)晶體管和儲(chǔ)能電容器。此外，由于該驅(qū)動(dòng)晶體管和儲(chǔ)能電容器被添加在DS-V0LET103內(nèi)，所以AMDS-V0LET像素100的發(fā)光部分大于常規(guī)像素的發(fā)光部分。發(fā)光部分的增加，增加了 AMDS-V0LET像素100的孔徑比。發(fā)光部分的這種增加使得AMDS-V0LET像素100能夠輸出與常規(guī)像素相同的光強(qiáng)，但是AMDS-V0LET像素100使用了較低的電流密度，這樣可以增加AMDS-V0LET像素100的壽命。而且，在一些實(shí)施例中，Sw-T106被設(shè)計(jì)得比較小，以減少由Sw-T106所占用的像素面積，并增加由DS-V0LET103所使用的像素面積。
[0030]使用薄膜晶體管(TFT)架構(gòu)驅(qū)動(dòng)晶體管的有源矩陣陣列中的儲(chǔ)能電容器，為該驅(qū)動(dòng)晶體管的現(xiàn)有柵極電容提供了額外的電荷儲(chǔ)能能力。總電容，即柵極電容和儲(chǔ)能電容器電容的總和，應(yīng)足夠大，以在該陣列的操作循環(huán)中的刷新事件之間保留絕大部分的數(shù)據(jù)電荷。DS-V0LET103的架構(gòu)使得其具有大的門控面積，并且因此具有更大的柵極電容，該柵極電容比在刷新事件之間保留絕大部分?jǐn)?shù)據(jù)電荷所需的柵極電容更大，并且無需獨(dú)立的儲(chǔ)能電容器。這是因?yàn)樵撻T控面積可以同AMDS-V0LET像素100的發(fā)光面積一樣大，該發(fā)光面積可以是AMDS-V0LET像素100面積的大部分(即，大于50%)。DS-V0LET103既具有大的門控面積，也具有大的孔徑比，這是因?yàn)闁艠O層和基板可以是透明的，如下文所描述。但是，如果柵極電容變得過大，那么會(huì)存在DS-V0LET103的切換速度不夠的問題。柵極電容越大，切換速度越低。下文提供了切換速度測(cè)量值，表明因切換速度足夠快而無法限制通常的顯示應(yīng)用中的AMDS-V0LET像素100的切換速度。
[0031]如圖1A所示，DS-V0LET103包括柵極層109 (本文中標(biāo)注為109a)、源極層113 (本文中標(biāo)注為113a)、有源層116，以及漏極層119。下文將結(jié)合圖1B的描述進(jìn)一步論述這些層。SW-T106耦接至傳輸Vdata信號(hào)的數(shù)據(jù)導(dǎo)電線123al，而SW-T106也通過導(dǎo)電線123d耦接至DS-V0LET103的柵極層109a。Sw_T106被掃描導(dǎo)電線123c以規(guī)則的間隔啟動(dòng)，掃描導(dǎo)電線123c耦接至SW-T106的柵極109，掃描導(dǎo)電線123c提供Vsean電壓信號(hào)。Sw_T106的啟動(dòng)使得Vdata信號(hào)被傳輸?shù)紻S-V0LET103的柵極層109a。以此方式，Sw-T106選擇性地將電壓(例如，Vdata)提供給DS-V0LET103的柵極層109a，來控制DS-V0LET103的灰度。V_Me和Vttain信號(hào)分別提供穿過DS-V0LET103的源極層113a和漏極層119的電壓。
[0032]現(xiàn)在參看圖1B,圖中所示為圖1A中所示的有源單元102的實(shí)施例的截面圖,本文中標(biāo)注為102a。有源單元102a包括SW-T106的實(shí)施例，本文中標(biāo)注為106a。Sw_T106a為TFT。有源單元102a還包括DS-V0LET103的實(shí)施例(本文中標(biāo)注為103a)。DS_V0LET103a和Sw-T106a各自包括柵極層109，本文中分別標(biāo)注為109a和109b。柵極層109a、109b可以根據(jù)相同工藝來形成，或者彼此獨(dú)立地形成。柵極層109a、109b與基板層126直接接觸，基板層126可以包括能透過可見光的材料。舉例來說，基板層126可以包括玻璃、石英、塑料基板，和/或另一種透明材料。基板層126在性質(zhì)上可以是剛性或柔性的。用于基板層126的可用塑料材料包括但不限于，聚酰亞胺、聚對(duì)苯二甲酸乙二醇酯(PET)，以及聚萘二甲酸乙二醇酯(PEN)。在一些實(shí)施例中，基板層126可以是不透明的，并且基板層126可以包括絕緣材料并且對(duì)該絕緣材料的光學(xué)性質(zhì)沒有任何限制。舉例來說，在一些實(shí)施例中，AMDS-V0LET像素100可以用于頂部發(fā)光顯示器中，而AMDS-V0LET像素100中所包括的基板層126是不透明的?；鍖?26還可以包括諸如不銹鋼等金屬。該金屬可以具有一定厚度來實(shí)現(xiàn)機(jī)械柔性。在基板層126包括金屬的實(shí)施例中，絕緣基礎(chǔ)層在沉積所有其他層之前先沉積，以防止AMDS-V0LET像素100與金屬基板層126之間發(fā)生電通信。該絕緣基礎(chǔ)層可以包括氧化硅、氮化硅或者是可溶液制備的絕緣聚合物，諸如聚酰亞胺?？梢酝ㄟ^等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、原子層沉積(ALD)、旋涂或下文提及的另一沉積方法來沉積該絕緣基礎(chǔ)層。
[0033]柵極層109a、109b中的每一者包括柵電極201和柵極介電層202。在圖1A中，為了簡(jiǎn)明，將柵極層109a圖示為單層。柵電極201經(jīng)圖案化以分別對(duì)應(yīng)于DS-V0LET103a和Sw-T106a，并且這里標(biāo)記為DS-VOLET柵電極201a和Sw-T柵電極201b。柵電極201中的至少一部分被柵極介電層202電絕緣。柵極介電層202經(jīng)圖案化以分別對(duì)應(yīng)于DS-V0LET103a和Sw-T106a，并且在這里標(biāo)記為DS-VOLET柵極介電202a和Sw-T柵極介電202b。
[0034]在一些實(shí)施例中，柵電極201包括透明導(dǎo)電層，而柵極介電層202包括透明介電涂層。在其他實(shí)施例中，柵電極201是不透明的。柵電極201可以包括單層或多層的導(dǎo)電材料，例如，有機(jī)或無機(jī)導(dǎo)電材料、透明或不透明金屬、半金屬和/或半導(dǎo)體(經(jīng)摻雜或未摻雜的，優(yōu)選為摻雜的)。術(shù)語(yǔ)“導(dǎo)體”可以用于指代一種半導(dǎo)電材料或半金屬，該半導(dǎo)體材料或半金屬經(jīng)摻雜以提高其載流子密度，使得其可以被看做是導(dǎo)體。柵電極201中所包括的材料的一些實(shí)例有:單層或多層石墨烯、碳納米管(CNT)的稀釋網(wǎng)絡(luò)或非稀釋層、摻雜有錫的氧化銦(IT0)、聚(3，4-乙烯二氧噻吩)聚(磺化苯乙烯)(PEDOT:PSS)、ZnO和/或氧化銦納米顆粒。在一些實(shí)施例中，柵極介電層202還可以包括由諸如氧化鋁等無機(jī)材料以及諸如苯并環(huán)丁烯(BCB)等聚合物組成的雙層。該無機(jī)材料提供了大的電容，并且該聚合物充當(dāng)了疏水層。這些層可以通過PECVD、ALD、旋涂或其他已知方法來沉積。
[0035]在DS_V0LET103a中，柵極介電202a被定位在柵電極201a上，以將柵電極201a與DS-V0LET103a中所包括的其他層電隔離。DS-VOLET柵電極201a和Sw-T柵電極201b可以同時(shí)進(jìn)行沉積和圖案化。相似地，對(duì)于柵極介電層202，也可以同時(shí)進(jìn)行關(guān)于DS-VOLET柵極介電202a和Sw-T柵極介電202b的沉積和圖案化。這些層也可以分開來沉積。
[0036]在一些實(shí)施例中，源極層113a可以包括稀釋源極材料，該稀釋源極材料包含逾滲性稀釋網(wǎng)絡(luò)。逾滲性稀釋網(wǎng)絡(luò)可以是任何稀釋且電逾滲的材料，例如任何低態(tài)密度導(dǎo)體；納米結(jié)構(gòu)化導(dǎo)體或半導(dǎo)體；納米圖案化導(dǎo)體或半導(dǎo)體；低態(tài)密度半導(dǎo)體，無機(jī)的或有機(jī)的；或低態(tài)密度半金屬，無機(jī)的或有機(jī)的。低態(tài)密度半金屬的實(shí)例為石墨烯。石墨烯可以是單層或多層的，并且可以經(jīng)圖案化以包括穿孔，或者不加圖案化。低態(tài)密度導(dǎo)體的另一實(shí)例包括金屬單壁和多壁碳納米管，其具有本有的低態(tài)密度，并且可以進(jìn)一步以低密度沉積到所謂的稀釋網(wǎng)絡(luò)中。低態(tài)密度半導(dǎo)體的其他實(shí)例包括半導(dǎo)碳納米管以及幾乎所有的有機(jī)半導(dǎo)體。納米結(jié)構(gòu)化半導(dǎo)體的實(shí)例包括Si納米線、氧化鋅納米線、磷化銦納米線、氮化鎵納米線。納米結(jié)構(gòu)化導(dǎo)體的實(shí)例包括銀納米線、金納米線以及鎳納米線。術(shù)語(yǔ)有機(jī)半導(dǎo)體指代任何基于有機(jī)小分子、低聚物或者是已知具有半導(dǎo)體性質(zhì)的聚合物。
[0037]如本文中所使用，“稀釋網(wǎng)絡(luò)”指代在源極層113a中所包括的薄膜或網(wǎng)絡(luò)，該薄膜或網(wǎng)絡(luò)具有穿孔，其中介電層202a的大部分區(qū)域未被該薄膜或網(wǎng)絡(luò)所覆蓋。源極層113a可以是足夠稀的，以便能暴露出例如約0.1%至約99.9%、約30%至約90%，以及約50%至約80%范圍的底層表面。另外，“逾滲性”指代:(i)納米管或納米線源極層113a所含有的納米管或納米線密度(即，每單元面積內(nèi)的納米管數(shù)目)足夠提供從源極層113a的一端到另一端的電氣連續(xù)性；或者(ii)導(dǎo)體、半導(dǎo)體或半金屬薄膜包括頻繁的穿孔(例如，以納米范圍、皮米范圍和/或微米范圍發(fā)生)，但是仍保持了從源極層113a的一端到另一端的電氣連續(xù)性。稀釋的還可以指代石墨烯，它被看做是稀釋源極材料，因?yàn)槠渚哂械蛻B(tài)密度，并且因此可以結(jié)合穿孔或不結(jié)合穿孔來使用。
[0038]在一些實(shí)施例中，碳納米管稀釋網(wǎng)絡(luò)被用作DS_V0LET103a的源電極。參看圖1C，圖中所示為有源單元102b的實(shí)施例，其中包括用作源極層113b的單壁碳納米管稀釋網(wǎng)絡(luò)，可以將其稱作碳納米管實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管(CN-V0LET)103b。稀釋納米管網(wǎng)絡(luò)源極層113b被定位在CN-VOLET柵電極201a上的CN-VOLET柵極介電202a上。CN-V0LET103b的各個(gè)實(shí)施例以及DS-VFET和DS-V0LET103的其他實(shí)施例見述于以下文獻(xiàn)中:于2008年9月10日提交的標(biāo)題為“納米管實(shí)現(xiàn)柵極電壓控制發(fā)光二極管(Nanotube Enabled, Gate-VoltageControlled Light Emitting Diodes)” 的序列號(hào)為 N0.12/677，457 的美國(guó)專利申請(qǐng)公開案US2010/0237336 ;于2011年3月4日提交的標(biāo)題為“包括電逾滲源極層的半導(dǎo)體裝置及其制造方法(Semiconductor Devices Including an Electrically Percolating SourceLayer and Methods of Fabricating the Same)”的國(guó)際申請(qǐng)?zhí)枮?N0.PCT/US2011/027155的國(guó)際公開案W02011/109693A2 ;以及于2010年3月4日提交且序列號(hào)為N0.61/310，342的標(biāo)題為“包括納米管層和存儲(chǔ)器層的半導(dǎo)體裝置及其制造方法(Semiconductor DevicesIncluding a Nanotube Layer and a Memory Layer and Methods of Fabricating theSame)”的美國(guó)臨時(shí)申請(qǐng)案，以上所有文獻(xiàn)均以全文引用的方式并入本文中。
[0039]再次參看圖1B，柵電極201a和源極層113a界定出基板126的重疊區(qū)域218a。有源層116被定位在源極層113a上，并且有源層116包括可能被摻雜的至少一個(gè)有機(jī)半導(dǎo)體層203。在圖1B所示的實(shí)施例中，有源層116包括兩個(gè)有機(jī)半導(dǎo)體層203，這里標(biāo)記為203a、203b。該稀釋納米管網(wǎng)絡(luò)可以使用見述于《科學(xué)》[Science (2004) 305, pp.1273 - 1276]雜志中的真空過濾轉(zhuǎn)移方法(vacuum filtration transfer method)來進(jìn)行沉積,或者通過以下方法中的至少一者來進(jìn)行沉積:旋涂、浸涂、落模鑄造、絲網(wǎng)印刷、噴涂、蒸汽噴印、刮刀涂布、化學(xué)氣相沉積、凹版印刷、柔性版印刷以及噴墨印刷。
[0040]有源層116進(jìn)一步包括至少一個(gè)發(fā)光層206。在圖1B所示的實(shí)施例中，有源層116包括三個(gè)實(shí)例發(fā)光層206，這里標(biāo)記為206a、206b以及206c。這些發(fā)光層206被定位在至少一個(gè)有機(jī)半導(dǎo)體層203上。在圖1B所不的實(shí)施例中，發(fā)光層206a被定位在該至少一個(gè)有機(jī)半導(dǎo)體層20b上。發(fā)光層206a為空穴傳輸層(HTL),而發(fā)光層206b為電致發(fā)光層(EL)并且被定位在發(fā)光層206a上。發(fā)光層206c為電子傳輸層(ETL)并且被定位在發(fā)光層206b上。這些發(fā)光層206可以是經(jīng)摻雜或未摻雜的?？梢蕴砑宇~外層(未在圖1B中示出)并且可以將這些額外層定位在至少一個(gè)有機(jī)半導(dǎo)體層203上，位于HTL206a下方，諸如經(jīng)摻雜或未摻雜的一個(gè)或多個(gè)空穴注入層的下方。有源層116可以包括任何有機(jī)(小分子或聚合物)或無機(jī)半導(dǎo)體。在一些實(shí)施例中，發(fā)光層206b為熒光或磷光發(fā)光的經(jīng)摻雜或未摻雜的有機(jī)或無機(jī)半導(dǎo)體材料。發(fā)光層206b中所包括的材料的實(shí)例為面式三(2-苯基吡啶)合銥(III) (Ir (ppy) 3)，該材料被摻雜到4，4-N，N-二咔唑-聯(lián)苯(CBP)中。在一些實(shí)施例中，發(fā)光層206a包括1，1-雙[(二-4-甲苯基氨基)苯基]環(huán)己烷(TAPC)，或者是N，N’_ 二(1-萘基)-N, N，- 二苯基-1, I，- 二苯基-1, 4’ - 二胺(NPD)。在一些實(shí)施例中，發(fā)光層206c包括三[3-(3-吡啶基)_米基]硼烷(3TPYMB)。
[0041]漏極層119被定位在有源層116上。確切地說，漏極層119被定位在有源層116中所包括的至少一個(gè)發(fā)光層206上。在一些實(shí)施例中，諸如在圖1B中所示的那樣，漏極層119包括兩個(gè)導(dǎo)電層209，這里標(biāo)記為209a、209b。導(dǎo)電層209a可以充當(dāng)發(fā)光層206c的電子注入層(EIL)。導(dǎo)電層20%可以包括鋁、另一種金屬，和/或透明導(dǎo)電材料。在一些實(shí)施例中，漏極層119還可以是單層、雙層或者是包含各種導(dǎo)電材料的多層，諸如有機(jī)或無機(jī)導(dǎo)電材料、透明或非透明金屬、半金屬或半導(dǎo)體(經(jīng)摻雜或未摻雜的，優(yōu)選為經(jīng)摻雜的)。漏極層119中所包括的材料的一些實(shí)例有:單層或多層石墨烯、碳納米管的稀釋網(wǎng)絡(luò)或非稀釋層、鋁、氟化鋰、摻雜有錫的氧化銦(IT0)、氧化鑰、聚(3，4-乙烯二氧噻吩)聚(磺化苯乙烯)(PEDOT:PSS), ZnO或氧化銦納米顆?；蚪饘偌{米顆粒。在一些實(shí)施例中，DS_V0LET103a的有源層116進(jìn)一步包括定位在發(fā)光層206a與發(fā)光層206b之間的電子阻擋層。
[0042]在DS-V0LET103發(fā)光透過漏極層119的情況中(也可以稱作頂部發(fā)射DS-V0LET103)，可以使用IT0，因?yàn)樗峭该鲗?dǎo)體。但是，因?yàn)镮TO通常是通過濺射法來沉積，這樣一般會(huì)對(duì)下面的有機(jī)發(fā)光層造成損傷。為了保護(hù)下面的發(fā)光層，可以在沉積ITO之前熱蒸鍍氧化鑰或另一種金屬氧化物，因?yàn)檫@些無機(jī)金屬氧化物提供了保護(hù)勢(shì)壘，用于阻擋在ITO濺射沉積期間對(duì)材料的高能撞擊，ITO濺射沉積可以在金屬氧化物沉積之后再進(jìn)行。此外，其他實(shí)施例可以包括對(duì)上述各層及額外層的組合，或修改，或者省略它們。
[0043]參看圖2A，圖中所示為CNT網(wǎng)絡(luò)的原子力顯微鏡(AFM)圖像，其中的CNT表面數(shù)密度為用于CN-V0LET103b的實(shí)施例的源極層113b的典型表面數(shù)密度。如圖2B所示，具有大約這種表面數(shù)密度的稀釋CNT網(wǎng)絡(luò)具有極高的透射比230，因此有利于允許在CN-V0LET103b的一些實(shí)施例中的電致發(fā)光發(fā)光層206b中所產(chǎn)生的光逸出，使得就由CNT源極層113b所導(dǎo)致的透射比損失來說，CN-V0LET103b的能量效率所受的影響被最小化(大約為1%)。圖2A中所示稀釋網(wǎng)絡(luò)透過可見近紅外光譜的透射比在圖2B中示出，并且大于98%的可見波長(zhǎng)透射比。
[0044]如圖1B和圖1C所示，在一些實(shí)施例中，有源層116包括兩個(gè)有機(jī)半導(dǎo)體層203，這里標(biāo)記為203a和203b。有機(jī)半導(dǎo)體層203a可以包括多晶有機(jī)半導(dǎo)體材料，并且有機(jī)半導(dǎo)體層203a涂覆到DS-V0LET103的源極層113中的至少一部分上。舉例來說，圖1C中的源極層113b的涂層形成了有機(jī)半導(dǎo)體層203a的極粗糙的頂部表面形態(tài)，這至少部分是因?yàn)樵礃O層113b中包括納米管。
[0045]舉例而言，直接生長(zhǎng)于碳納米管源極層113b上的并五苯，使多晶體晶粒成核，所述多晶體晶粒相對(duì)于納米管以及暴露的CN-VOLET柵極介電202a的取向不同，其中所述柵極介電與源極層113b的納米管相鄰。在納米管上成核的晶粒的特定取向，將有機(jī)半導(dǎo)體層203a的高遷移率平面取向?yàn)榕c利于CN-V0LET103b操作的電流流向相一致。因此，高遷移率平面的方向高度有利于CN-V0LET103b的性能。在納米管上的高遷移率晶粒也是生長(zhǎng)最快的晶粒，因此，在沉積完有機(jī)半導(dǎo)體層203a之后，快速生長(zhǎng)的晶粒會(huì)形成最終表面拓?fù)浣Y(jié)構(gòu)中的高點(diǎn)。
[0046]圖3所示為生長(zhǎng)于稀釋CNT網(wǎng)絡(luò)上的并五苯多晶體晶粒的重新取向的X射線衍射(XRD)和原子力顯微鏡(AFM)證據(jù)。在真空熱蒸鍍腔室中，并五苯在以下三種基板類型上以I A/s的速率生長(zhǎng)到560nm的厚度，所述三種基板類型為:1)在涂有BCB的玻璃上的稀釋CNT網(wǎng)絡(luò)；2)在玻璃上的45nm厚的CNT膜；以及，3)涂有BCB但不存在CNT的玻璃基板。45nm厚的膜允許進(jìn)行在不存在任何BCB區(qū)域的表面上生長(zhǎng)并五苯的實(shí)驗(yàn)，就像在CN-VOLET中所用的稀釋CNT網(wǎng)絡(luò)的情況那樣，這是因?yàn)?5nm厚的CNT膜中的CNT能有效地涂覆了整個(gè)基板表面。圖3 (a)中的XRD數(shù)據(jù)233、236以及239與具有如下特點(diǎn)的并五苯晶粒相一致:并五苯晶粒的a-b平面在基板中存在CNT的區(qū)域上被取向?yàn)榻拼怪狈较?，而并五苯晶粒的a-b平面在CNT之間的光裸介電區(qū)域上被取向?yàn)槠叫杏趨^(qū)域中的基板。圖3 (b)所示為在涂有BCB的玻璃基板上的稀釋CNT網(wǎng)絡(luò)的AFM圖像。對(duì)于CN_V0LET103b的一些實(shí)施例來說，圖3 (b)中的CNT表面數(shù)密度與源電極中所用的CNT表面數(shù)密度相似。圖3 (a)中針對(duì)45nm CNT樣本的XRD數(shù)據(jù)233中的缺少較低階峰值，這表明，當(dāng)不存在暴露的BCB區(qū)域時(shí)，不存在被取向?yàn)槠鋋-b平面平行于表面的晶粒。在圖3 (a)中，BCB樣本上的稀釋CNT上的并五苯的XRD數(shù)據(jù)236表明XRD峰值來自以下晶粒取向:a_b平面平行于基板表面的晶粒，a-b平面近似垂直于基板表面的晶粒。XRD數(shù)據(jù)239中的光裸BCB的XRD峰值僅指示出a-b平面平行于表面的并五苯晶粒的存在。這指示出CNT將并五苯晶粒的重新取向成核為近似垂直方向，這是有利于在CN-V0LET103b中輸送電荷的方向，從而增強(qiáng)其性能。在BCB上的45nm CNT膜和稀釋CNT網(wǎng)絡(luò)上生長(zhǎng)的并五苯的表面在圖3 (c)和圖3 Cd)中的AFM圖像示出分別為41.1nm和51.9nm的較大根均方(RMS)表面粗糙度值。這些RMS粗糙度值顯著大于針對(duì)光裸BCB樣本上的并五苯在圖3 (e)中的AFM圖像中所測(cè)得的20.SnmRMS粗糙度。AFM數(shù)據(jù)233、236以及239表明，在基板表面上的CNT的存在(并五苯隨后生長(zhǎng)于頂部)顯著增加了并五苯的表面RMS粗糙度。當(dāng)并五苯a-b平面被取向?yàn)榻拼怪狈较驎r(shí)，并五苯分子是平著的，其長(zhǎng)軸平行于CNT長(zhǎng)軸，如在圖4中的圖式所描繪。
[0047]參看圖1C中所示的實(shí)施例，>30nm的RMS表面粗糙度(例如，如圖3 Cd)中的AFM圖像所測(cè)得)產(chǎn)生了高于有機(jī)半導(dǎo)體層203a達(dá)120nm以及低于有機(jī)半導(dǎo)體層203a達(dá)120nm的離群值(膜中極高或極低的區(qū)域)。這些相對(duì)于有機(jī)半導(dǎo)體層203a的平均厚度突起或凹陷的表面區(qū)域所跨越的范圍大于所有發(fā)光層206 (即，206a、206b以及206c)的總厚度。這種表面粗糙度可能導(dǎo)致發(fā)光層206上的直接短路，從而使得AMDS-V0LET像素100的電流效率為不工作的或會(huì)降低亮度的。
[0048]為了克服這種直接短路的問題，可以沉積無定形的、可溶液制備的有機(jī)半導(dǎo)體層203b來作為平坦化層。在一些實(shí)施例中,可溶液制備的無定形的有機(jī)半導(dǎo)體,聚[9，9-二辛基-笏-共-N-(4- 丁基苯基)-二苯胺](TFB)，可以用于平坦化層并充當(dāng)有機(jī)半導(dǎo)體層203b?？梢詮募妆交蚱渌軇┲袑FB旋涂到粗糙多晶體小分子有機(jī)表面上。圖5所示為由粗糙多晶體表面中的TFB所進(jìn)行的此類平坦化的一個(gè)實(shí)例。圖5 (a)所示為在平坦化之前的粗糙光裸多晶體有機(jī)表面，其中RMS表面粗糙度為27nm。通過改變生長(zhǎng)條件，圖5 (a)中的表面變得比圖3 Cd)中的51.9nm RMS表面粗糙度更加平滑。圖5 (b)所示為在通過TFB平坦化之后的圖5 Ca)中的同一表面，從而形成了減小后的10.5nm的RMS粗糙度。
[0049]作為此平坦化的有效性的一個(gè)實(shí)驗(yàn)，將具有圖6中所示結(jié)構(gòu)的CN-VOLET裝置103c制造為具有以及不具有TFB平坦化層，并對(duì)裝置性能進(jìn)行比較。在圖6的制造實(shí)例中，基板126為玻璃；柵電極201a為摻雜有錫的氧化銦(IT0);介電層109a為雙層，其中第一層為所沉積氧化鋁的原子層202a，第二層為BCB層202d ;源極層113b為這樣的稀釋CNT網(wǎng)絡(luò)，其中CNT表面數(shù)密度相似于圖3B的AFM圖像中所示的CNT表面數(shù)密度；第一有機(jī)半導(dǎo)體層203a為小分子多晶體有機(jī)物質(zhì)；第二有機(jī)半導(dǎo)體層203b為TFB ;第三有機(jī)半導(dǎo)體層203c (空穴注入層)為共摻雜有氧化鑰的NPD ;空穴傳輸發(fā)光層206a為NPD ;電致發(fā)光發(fā)光層206b為共摻雜有Ir (ppy) 3的CBP ;電子輸送發(fā)光層206c為3TPYMB ;電子注入導(dǎo)體層209a為氟化鋰；而金屬導(dǎo)電層209b為鋁。在圖6的圖示中，多晶體有機(jī)半導(dǎo)體層203a被示有尖峰，用來表示其粗糙表面。
[0050]圖7所示為由TFB平坦化層所實(shí)現(xiàn)的電流效率的改善，電流效率以坎德拉/安培(Cd/A)為單位來測(cè)量并且被繪制成被測(cè)試的CN-V0LET103c (圖6)的亮度的函數(shù)，其中亮度以坎德拉每平方米(Cd/m2)為單位。漏極電壓(Vd)被從OV掃描至-9V，而柵極電壓(\)被保持恒定于-3V。在沒有TFB平坦化層的情況下，電流效率243會(huì)減少兩倍以上。電流效率上的這種減少歸因于在不存在TFB的CN-VOLET裝置103c中的第一有機(jī)半導(dǎo)體層203a與導(dǎo)電層209a和20%之間會(huì)發(fā)生直接短路，這是由粗糙多晶體有機(jī)半導(dǎo)體層表面所造成的。存在TFB的CN-VOLET裝置103c所具有的電流效率246為不存在TFB情況下的兩倍以上，這是因?yàn)橛袡C(jī)半導(dǎo)體層203a和203b —起來說足夠平滑，從而能實(shí)現(xiàn)隨后沉積的空穴注入層203c和發(fā)光層206a、206b以及206c的充分覆蓋，從而驅(qū)動(dòng)電流通過發(fā)光層206a、206b和206c，因此具有較高的電流效率。
[0051]但是,應(yīng)注意，無定形的可溶液制備的有機(jī)半導(dǎo)體材料無法匹配多晶體半導(dǎo)體材料的遷移率。多晶體半導(dǎo)體材料的高遷移率取向晶粒為有機(jī)半導(dǎo)體層203a的拓?fù)浣Y(jié)構(gòu)中的最高特征，這一事實(shí)允許使用厚度被限制的有機(jī)半導(dǎo)體層203b，有機(jī)半導(dǎo)體層203b可以填充在這些最高特征周圍并且輕輕地涂覆在這些最高特征上，進(jìn)而減少由于此類層所造成的任何性能損失。有機(jī)半導(dǎo)體層203b可以進(jìn)一步摻雜有可共溶的摻雜劑和界面摻雜劑，這些摻雜劑可以在沉積此平坦化層之前和/或之后進(jìn)行沉積。可能的摻雜劑包括SbCl5、WO3、氧化鑰、ReO3、氯化鐵、鐵氧化物、2，3，5，6-四氟_7，7，8，8-四氰醌二甲烷(F4TCNQ)、1，3，4，5，7，8-六氟四氰基萘醌二甲烷(F6-TNAP)以及3，6- 二氟-2，5，7，7，8，8-六氰醌二甲烷(F2-HCNQ)。有機(jī)半導(dǎo)體層203a可以包括經(jīng)摻雜或未摻雜的聚合物，諸如TFB或聚[N，N’_ 二(4-丁基苯基)-N，N’_二(苯基)-聯(lián)苯胺](聚-TH))。在替代實(shí)施方案中，有機(jī)半導(dǎo)體層203a可以包括高度導(dǎo)電的聚合物，諸如聚(3，4-乙烯二氧噻吩)聚(磺化苯乙烯)(PEDOT: PSS)，或者可溶液沉積的納米顆粒層。[0052]圖5 (b)中所示的平坦化表面的粗糙度為10.5nm。在一些應(yīng)用中，此粗糙度可能是過大的，進(jìn)而防止了在隨后沉積完發(fā)光層和漏極層之后獲得高性能裝置。通過將第二平坦化層旋涂到第一平坦化層的頂部上，可以減小該粗糙度。在旋涂之前，第一層被制成與第二層不可溶。達(dá)成此目標(biāo)的一種方法是使第一平坦化層交聯(lián)化，并使得其與其原始溶劑不可溶，進(jìn)而允許再次使用相同的聚合物和溶劑溶液。已知在持續(xù)恰當(dāng)時(shí)間段的退火過程(annealing process)中，TFB可以在某一溫度以上交聯(lián)化,這意味著TFB可以用作可交聯(lián)化的第一和第二平坦化層，只要其在沉積第二 TFB層之前通過恰當(dāng)處理來交聯(lián)化即可。如先前提及，TFB的載流子遷移率低于多晶體半導(dǎo)體層，并且因此，使用多個(gè)聚合物平坦化層可能會(huì)增加該裝置的串聯(lián)電阻，進(jìn)而會(huì)將其功耗增加到超過其可承受的程度。對(duì)聚合物平坦化層進(jìn)行摻雜是減輕此問題的一種方法。但是，在存在兩個(gè)聚合物平坦化層的情況下，第二層可以比第一層摻雜得更濃。對(duì)于可以將第一平坦化層摻雜到何種程度存在一個(gè)上限，因?yàn)橐坏┛邕^了某個(gè)點(diǎn)，DS-VOLET的開關(guān)比會(huì)受損，因?yàn)檩d流子密度過高會(huì)導(dǎo)致斷開狀態(tài)(off-state)電流增高。第一聚合物平坦化層的交聯(lián)化會(huì)保護(hù)摻雜較濃的第二聚合物平坦化層以免污染DS-VOLET的下部層。使第二聚合物層摻雜較濃可以將其對(duì)DS-VOLET功耗的負(fù)面影響最小化。
[0053]另外，在一些實(shí)施例中，有機(jī)半導(dǎo)體層203a和發(fā)光層206a、206b以及206c可以通過熱蒸鍍來沉積。而且，有機(jī)半導(dǎo)體層203b可以通過旋涂來沉積。在其他實(shí)施例中，可以將可溶解的高遷移率寬帶隙有機(jī)小分子添加到溶液中，以便通過下文提及方法中的任一者來用作有機(jī)半導(dǎo)體層203a。高遷移率指代約(XOlcm2V-1S-1的場(chǎng)效應(yīng)載流子遷移率。由于寬帶隙的存在，該有機(jī)小分子的薄膜固相不會(huì)吸收可見光。在該溶劑干燥期間和之后，該有機(jī)小分子可以形成局域多晶體晶粒，這種多晶體晶粒使得該有機(jī)小分子能獲得高遷移率。但是，應(yīng)注意，包括經(jīng)溶解的有機(jī)小分子材料的此類溶液的粘度可以是很低的，低到使得在下文提及的旋涂或其他技術(shù)中無法達(dá)成該材料的充分厚度，即使將該有機(jī)小分子的濃度增加到飽和點(diǎn)之后也不行。為了增加該粘度，可以將諸如TFB或聚TPD的可溶解無定形聚合物以控制量進(jìn)行添加，以增加該可溶解有機(jī)小分子溶劑溶液的粘度，使得其允許所選用的沉積方法能夠達(dá)成恰當(dāng)?shù)哪ず穸群托螒B(tài)。使用或不使用聚合物增稠劑的溶液沉積型的小分子有機(jī)半導(dǎo)體層203a，可以同聚合物平坦化的熱蒸鍍型的小分子有機(jī)半導(dǎo)體層203a至少一樣平滑，并且可能比后者更平滑。在其他實(shí)施例中，有機(jī)半導(dǎo)體層203a可以由寬帶隙、高遷移率的低聚或聚合材料組成，這些材料可以在溶劑干燥期間及之后通過下文提及的沉積方法中的一者來形成局域多晶體晶粒。這些局域多晶體晶?？梢栽试S所沉積的薄膜獲得高遷移率。溶液沉積的低聚或聚合有機(jī)半導(dǎo)體層203a，可以同聚合物平坦化的熱蒸鍍的小分子有機(jī)半導(dǎo)體層203a至少一樣平滑，并且可能比后者更平滑。在一些實(shí)施例中，可以使用以下可溶液制備以及不可溶液制備的方法中的任一者來沉積有機(jī)半導(dǎo)體層203和發(fā)光層206中的至少一者:旋涂、浸涂、落模鑄造、絲網(wǎng)印刷、噴涂、蒸汽噴印、物理氣相沉積、熱梯度升華(thermal gradient sublimation)、刮刀涂布、凹版印刷、柔性版印刷、熱蒸鍍以及噴墨印刷。
[0054]導(dǎo)電線123，包括數(shù)據(jù)導(dǎo)電線123a (即提供Vdata電壓信號(hào))(這里標(biāo)記為123al和123a2)、源極導(dǎo)電線123b (即提供V_TCe電壓信號(hào))以及掃描導(dǎo)電線123c (即提供Vscan電壓信號(hào))，可以使用以下物質(zhì)中的至少一者來加以制造:金屬；并入或未并入導(dǎo)電納米顆粒的碳膏；可溶液制備的導(dǎo)電聚合物，諸如聚(3，4-乙烯二氧噻吩)聚(磺化苯乙烯)(PEDOT:PSS);溶液沉積的導(dǎo)電納米顆粒；以及并入導(dǎo)電納米顆粒的膏。沉積導(dǎo)電線123的方法包括:濺射法、熱蒸鍍、電子束蒸鍍、電鍍、旋涂、浸涂、落模鑄造、刮刀涂布、絲網(wǎng)印刷、噴涂、凹版印刷、柔性板印刷、通過噴嘴進(jìn)行的膏沉積，以及噴墨印刷。數(shù)據(jù)導(dǎo)電線123a在其自身與源極導(dǎo)電線123b和掃描導(dǎo)電線123c之間的重疊區(qū)域中具有層間介電(ILD)以防止其間的電通信。源極導(dǎo)電線123b與DS-V0LET103的源極層113a電接觸。數(shù)據(jù)導(dǎo)電線123a提供到達(dá)SW-T106的一側(cè)的連接。Sw_T106的另一側(cè)連接到DS-VOLET柵電極201a。在一些實(shí)施例中，漏極層119為沿一整列中的多個(gè)有源單元102的一個(gè)連續(xù)層(下文會(huì)更詳細(xì)描述)。ILD被沉積在漏極層119與源極導(dǎo)電線123b和掃描導(dǎo)電線123c之間的重疊區(qū)域中。該ILD層可以包括一種或多種不同的有機(jī)或無機(jī)絕緣材料。舉例而言，該ILD層可以包括氧化硅、氮化硅、氧化鋁、氧化鉿、BCB,或聚酰亞胺。該ILD層可以通過PECVD、ALDj涂或上文提及的另一種沉積方法來沉積。
[0055]圖6中的CN-V0LET103c的實(shí)施例的切換速度經(jīng)測(cè)量，以確定CN_V0LET103c的截止頻率對(duì)于典型的顯示應(yīng)用是否足夠。該像素大小為ImmX Imm,正如Imm寬CNT源極113b與Imm寬鋁導(dǎo)電層209b的重疊所界定。寄生重疊電容據(jù)估計(jì)有像素中的柵極電容的兩倍大，這是因?yàn)镃NT源極層113b與ITO柵電極201a的重疊區(qū)域?yàn)閘mm(CNT寬度)X3mm(IT0寬度)，此柵電極的寬度為所需寬度的3倍寬，這有助于有利的裝置制造，且無需過度關(guān)注層對(duì)準(zhǔn)問題，但是，也可以將該寬度減小以減小寄生電容。該裝置在CNT源極113b與鋁導(dǎo)電層20%之間被給予恒定電壓。ITO柵電極201a被連接到供應(yīng)方波電壓信號(hào)的函數(shù)發(fā)生器，使得CN-V0LET103c在其導(dǎo)通狀態(tài)與斷開狀態(tài)之間振蕩。由CN_V0LET103c發(fā)射的閃光被Si光電二極管測(cè)量，該Si光電二極管連接到高速放大器，該高速放大器的信號(hào)由示波器讀取。圖8所示為在3kHz頻率下的CN-VOLET的光電二極管響應(yīng)253和輸入信號(hào)256。截止頻率是在光電二極管響應(yīng)衰減3db時(shí)取得的，并且測(cè)得為約9.1kHz0考慮到寄生電容兩倍于像素柵極電容的大小，不具有此寄生電容且經(jīng)恰當(dāng)設(shè)計(jì)成ImmXlmm的像素的切換速度會(huì)有可能為這個(gè)量的三倍，約為27kHz。用于手持式裝置及電視的典型顯示像素的典型邊尺寸處于約IOOiim到約400 iim的范圍中。隨著ImmX Imm像素大小變小，切換速度反而增加。如果將CN-V0LET103c (圖6)的尺寸減小到典型的手持式顯示像素大小和電視顯示像素大小，其切換速度的對(duì)應(yīng)增加會(huì)分別形成約2.7MHz和約200kHz的值。考慮到后一種情況，由于其切換速度較低，1920 X 1200像素WUXGA大屏幕高分辨率電視顯示器需要約72kHz來達(dá)到60Hz的屏幕刷新率。因此，預(yù)期有，對(duì)于包括大型高分辨率電視顯示器的大多數(shù)顯示應(yīng)用來說，CN-V0LET103c具有的切換速度是足夠的。
[0056]DS-V0LET103的架構(gòu)具有關(guān)于其切換速度的本有益處。由于DS-VOLET與常規(guī)TFT之間的架構(gòu)存在差異，DS-VOLET不會(huì)受到限制常規(guī)TFT切換速度的相同物理過程的影響。典型TFT的架構(gòu)使得柵極電荷的充電與放電的速`率會(huì)受到其通道的電阻的限制，當(dāng)該TFT處于斷開狀態(tài)時(shí)，該電阻極高。但是DS-VOLET不會(huì)受其信道電阻的限制，它主要受源極層113a的電阻的限制，源極層113a的電阻相對(duì)較低并且不論該裝置處于導(dǎo)通或斷開狀態(tài)均近似恒定。如本領(lǐng)域技術(shù)人員所熟知，在TFT中，計(jì)算得的截止頻率fTc=gm/(2 Cg)，其中g(shù)m為跨導(dǎo)而Cg為柵極電容。在嘗試使用用于常規(guī)TFT的已知fT。方程式來計(jì)算DS-VOLET的切換速度時(shí)，發(fā)現(xiàn)，當(dāng)稀釋CNT網(wǎng)絡(luò)用作包含CN-V0LET103c的源電極113b時(shí)，計(jì)算得的fT。大大低估了針對(duì)DS-V0LET103的示例性實(shí)施例所測(cè)得的實(shí)際截止頻率。使用fTc=gm/(2 Ji Cg)并插入獨(dú)立測(cè)量的CN-V0LET103c參數(shù)gm=32 u A/V和Cg=3.7nF進(jìn)行計(jì)算，計(jì)算得的fT=l.3kHz,比測(cè)得的截止頻率fTm9.1kHz幾乎要低一個(gè)數(shù)量級(jí)。但是，更接近所測(cè)得的截止頻率的模型為:對(duì)于包括電阻R和電容C的典型并聯(lián)RC電路來說，為RC截止頻率fKC=l/(2 ii RC)，對(duì)于R=5千歐且C=3.7nF的裝置所測(cè)得的CNT串聯(lián)電阻來說，&。計(jì)算值為8.6kHz,這更加接近于所測(cè)得的值9.1kHz0預(yù)期會(huì)看到與RC模型更相符，因?yàn)镃N-VOLET柵極的充電和放電受到該源極層的串聯(lián)電阻的限制，該源極層示意性地與柵電極和有源區(qū)域的重疊區(qū)域218a所界定的電容器串聯(lián)連接(即，在CNT間的開放區(qū)域中由源極層113b和有機(jī)半導(dǎo)體層203a組成的區(qū)域，在源極層113a包含CNT的實(shí)施例中，在該區(qū)域中層203a可以與介電層202a直接接觸)，從而給出其柵極電容。因?yàn)樵揅N-VOLET有可能擬合該并聯(lián)RC電路模型，所以簡(jiǎn)單地通過增加介電層202a的厚度或者是降低介電層202a的介電常數(shù)來降低該CN-VOLET的柵極電容，從而有可能增加其速度，但這樣做則需要較大的操作柵極電壓。但是，減少柵極電容以試圖增大常規(guī)TFT截止平率是行不通的，如本領(lǐng)域技術(shù)人員所了解的，這是因?yàn)獒槍?duì)TFT的控制模型中所涉及到的物理過程所致。
[0057]如上文所論述，AMDS-V0LET像素100布局使得AMDS-V0LET像素100孔徑比較大，這至少是由于與發(fā)光層206相同的堆疊結(jié)構(gòu)中包括了驅(qū)動(dòng)晶體管，這樣就能使AMDS-V0LET像素100中更多的區(qū)域用于發(fā)光。但是，連同AMDS-V0LET像素100中由DS-V0LET103所實(shí)現(xiàn)的發(fā)光層206覆蓋的較大面積來看，源極層113a與柵電極201a之間的電容，此處稱作柵極電容，在一些實(shí)施例中大于必需值。大于必需值的柵極電容可能會(huì)限制AMDS-V0LET像素100的切換速度，并且在一些應(yīng)用中有可能限制AMDS-V0LET像素100的有用性。
[0058]為了提高切換速度，可以通過使用具有較低介電常數(shù)的介電層202a以及/或者增加介電層202a的厚度，來降低DS-V0LET103的柵極電容。但是，通過這些方法中的任一方法來提高切換速度的代價(jià)是柵極電壓會(huì)成比例增加。在一些應(yīng)用中，柵極電壓成比例增加有可能會(huì)限制AMDS-V0LET像素100的有用性。在替代實(shí)施方案中，可以通過減少在柵電極201a與源極層113a之間的重疊區(qū)域218a中的基板126上的面積覆蓋，來降低DS-V0LET103的柵極電容，進(jìn)而使得DS-V0LET103的柵極電容的減少方式不會(huì)引起柵極電壓成比例增力口。以此種方式減少柵極電容，能夠使AMDS-V0LET像素100的切換速度增加，但不會(huì)出現(xiàn)較大柵極電壓的限制性缺點(diǎn)。但是，為了在減少重疊區(qū)域218a的同時(shí)維持較大的孔徑比，可以添加一個(gè)過渡導(dǎo)電層。
[0059]接下來參看圖9A,圖中所示為圖1A中所示的有源單元102 (這里標(biāo)記為102c)的另一實(shí)施例的截面圖，其包括實(shí)例DS-V0LET103，這里標(biāo)記為103d。在幾個(gè)方面上，圖9A所示的DS-V0LET103d不同于圖1B所示的DS_V0LET103a。舉例來說，柵電極201a和源極層113a界定出一個(gè)重疊區(qū)域218b，重疊區(qū)域218b具有的面積小于圖1B中所示的重疊區(qū)域218a的面積。此外，DS-V0LET103d進(jìn)一步包括定位于發(fā)光層206與有機(jī)半導(dǎo)體層203之間的過渡導(dǎo)電層220。ILD層223定位于過渡導(dǎo)電層220與源極導(dǎo)電線123b之間。參看圖9B，圖中所示為有源單元(標(biāo)記為102d)的實(shí)施例，其包括實(shí)例CN-V0LET103，這里標(biāo)記為103et)CN-V0LET103e包括單壁碳納米管的稀釋網(wǎng)絡(luò)來作為源極層113b，源極層113b定位于CN-VOLET柵電極201a上方的CN-VOLET柵極介電202a上。如同圖9A中的DS_V0LET103d，CN-V0LET103e包括定位于發(fā)光層206與有機(jī)半導(dǎo)體層203之間的過渡導(dǎo)電層220。[0060]過渡導(dǎo)電層220將電流從有機(jī)半導(dǎo)體層203傳遞到發(fā)光層206，有機(jī)半導(dǎo)體層203定位于源極層113a、柵極介電層202a以及柵電極201a之上，發(fā)光層206在較大面積上進(jìn)行沉積，這種電流傳遞進(jìn)而使發(fā)光區(qū)域占據(jù)AMDS-V0LET像素100中基本上所有的可用面積。ILD層223防止源極導(dǎo)電線123b與過渡導(dǎo)電層220之間出現(xiàn)電短路。過渡導(dǎo)電層220可以包括一層或多層的任何導(dǎo)電材料，諸如有機(jī)或無機(jī)材料、透明或不透明金屬、半金屬或半導(dǎo)體(經(jīng)摻雜或未摻雜的，優(yōu)選為摻雜的)。用于過渡導(dǎo)電層220的材料的一些實(shí)例包括:單層或多層石墨烯、碳納米管的稀釋網(wǎng)絡(luò)或非稀釋層、摻雜有錫的氧化銦、聚(3，4-乙烯二氧噻吩)聚(磺化苯乙烯)(PEDOT: PSS )、ZnO或氧化銦納米顆粒。
[0061]在一些實(shí)施例中，過渡導(dǎo)電層220能夠透過由發(fā)光層206所發(fā)射的光。在一些實(shí)施例中，過渡導(dǎo)電層220為不透明導(dǎo)體，諸如金屬。在那些不透明實(shí)施例中，漏極層209可以包括透明材料，而AMDS-V0LET像素100可以被包括在頂部發(fā)光顯示器中，其中發(fā)光層206中所生成的光會(huì)傳輸通過透明漏極層209。此外，在金屬過渡導(dǎo)電層220上的光反射減少了 AMDS-V0LET像素100的出光(light out-coupling)損失。在替代實(shí)施方案中，過渡導(dǎo)電層220的頂部表面被制成為非反射性的，并且可以是黑色的，從而能在環(huán)境光輻射到AMDS-V0LET像素100上時(shí)改善AMDS-V0LET的對(duì)比度；這可以通過雙層來完成，其中第一層是金屬，然后是黑色導(dǎo)電涂層，諸如:無定形碳、碳納米管、石墨烯、石墨、PEDOT: PSS或C6tl。
[0062]另外，當(dāng)DS-V0LET103的驅(qū)動(dòng)晶體管層(S卩，201a、202a、113a、203a以及203b)對(duì)從發(fā)光層206發(fā)出的光敏感，或者是對(duì)在環(huán)境中使用的AMDS-V0LET像素100所遇到的外部光敏感時(shí)，包括過渡導(dǎo)電層220的此類實(shí)施例可以變得尤其有用。在那些實(shí)施例中，過渡導(dǎo)電層220還提供了針對(duì)光的勢(shì)壘，從而改善了 AMDS-V0LET像素100的穩(wěn)定性。在此類實(shí)施例中，DS-V0LET103的驅(qū)動(dòng)晶體管層(S卩，201a、202a、113a、203a以及203b)的面積覆蓋可以小于、等于或大于發(fā)光層206的面積覆蓋。此外，可以將光吸收或反射層添加在基板層126的底部上，或者是柵電極201a與基板層126之間，或者該基板層自身可以是不透明的，或者柵電極201a自身可以包括不透明的和/或反射材料，諸如金屬，以到達(dá)為DS-V0LET103的驅(qū)動(dòng)晶體管層(即，201a、202a、113a、203a以及203b)遮光的目的。
[0063]連同本文所描述的DS-V0LET103的說明來看，其中正電荷從源極層113a注入并由柵電極201a控制而電子從漏極層119注入并且電子和空穴在發(fā)光層206b (例如，EL層)中重組合來發(fā)光，可以在不顯著偏離本發(fā)明精神的情況下實(shí)施此布置的倒置版本。在倒置AMDS-V0LET像素100的情況中，一個(gè)實(shí)施例可以包括源極層113，源極層113將電子注入到有機(jī)半導(dǎo)體層203中，在實(shí)施例中這些電子的注入可以由施加給柵電極201a的電壓來控制。類似地，空穴可以由漏極層119來注入。然后在發(fā)光層206b中，這些空穴可以與注入的電子重組合來發(fā)光。額外的變體包括頂部發(fā)射倒置設(shè)計(jì)、完全透明非倒置以及完全透明倒置設(shè)計(jì)。
[0064]現(xiàn)在來看Sw_T106a的論述，在圖1B、圖1C、圖9A以及圖9B中所示的有源單元102的實(shí)施例中，Sw-T106a為薄膜晶體管(TFT)。Sw-T106a中所包括的柵極層109b包括Sw-T柵電極201b和Sw-T柵極介電202b。Sw-T柵電極201b與基板126直接接觸，而Sw-T柵電極201b與掃描導(dǎo)電線123c電接觸。Sw-T柵極介電202b覆蓋了 Sw-T柵電極201b的表面，如圖1B、圖1C、圖9A和圖9B中的截面圖所示。Sw-T柵極介電202b可以是透明或不透明的，并且可以包括由無機(jī)材料(如，氧化鋁)和自裝置單分子層(SAM)(如，正十八烷基磷酸(ODPA))組成的雙層。該無機(jī)材料提供了大的電容，并且該SAM充當(dāng)了疏水層。Sw-T106a另外包括定位在Sw-T柵極介電202b上的半導(dǎo)體層216。半導(dǎo)體層216可以包括透明或不透明的有機(jī)或無機(jī)半導(dǎo)體材料(例如，分別為并五苯或無定形Si )。
[0065]在圖6、圖13以及圖18中所示的有源單元102的各個(gè)實(shí)施例的截面圖中，(相應(yīng)地)僅示出了 CN-V0LET103c、103f以及103g實(shí)施例。但是，如本領(lǐng)域技術(shù)人員所了解，在圖6、圖13和圖18中所示的有源單元102的各個(gè)實(shí)施例中，可以使用DS-V0LET103來替換CN-V0LET103c、103f 以及 103g。
[0066]圖10為圖示了圖1B、圖1C、圖9A以及圖9B中的截面圖所示的有源單元102a的電路圖。Sw-T 106a包括薄膜晶體管，該薄膜晶體管用晶體管電路元件303來表示，而DS-VOLET103用DS-VOLET電路元件306來表示。如該圖所示，Vsean信號(hào)耦接至晶體管電路元件303的柵極。另外，Vdata信號(hào)耦接至晶體管電路元件303的源極/漏極，而晶體管電路元件303的漏極/源極耦接至DS-V0LET103的柵極。
[0067]圖11為圖示了圖1B、圖1C、圖9A、圖9B以及圖3所示的Sw_T106a的實(shí)例布局的平面圖。圖11中所示的布局對(duì)應(yīng)于圖1A中用虛線界定的Sw-T區(qū)域129。圖11中所示的Sw-T106a包括柵極層109b (包括圖1B、圖1C、圖9A以及圖9B中所示的Sw-T柵電極201b以及Sw-T柵極介電202b)，并且Sw-T106a還包括定位在柵極層109b上的半導(dǎo)體層216。導(dǎo)電線123d耦接至半導(dǎo)體層216，盡管未在圖11中示出，導(dǎo)電線123d耦接至DS-V0LET103的DS-VOLET柵電極201a。掃描導(dǎo)電線123c耦接至柵極層109b，而數(shù)據(jù)導(dǎo)電線123a耦接至半導(dǎo)體層216中與耦接至導(dǎo)電線123d的半導(dǎo)體層216末端相反的末端。
[0068]接下來，Sw-T設(shè)計(jì)被描述成包括以各種方式連接的單個(gè)或多個(gè)DS-VFET來代替在Sw-T106a中所描述的實(shí)施例中的TFT。包括DS-VFET的這些版本具有以下優(yōu)勢(shì)，其具有的DS-VFET和DS-VOLET設(shè)計(jì)優(yōu)于傳統(tǒng)TFT設(shè)計(jì)。簡(jiǎn)言之，通道長(zhǎng)度較短并且面積電流容量較大的DS-VFET架構(gòu)使得，相對(duì)于相同的電流輸出容量來說，Sw-T可以被制作得更小，并且因此相對(duì)于由包括TFT的Sw-T制造成的架構(gòu)來說，占據(jù)的面積更小。這使得AMDS-V0LET像素100的孔徑比進(jìn)一步增大。
[0069]圖12為圖示SW-T106 (這里標(biāo)記為106b)的實(shí)施例的實(shí)例布局的平面圖，而圖13為包括Sw-T106b的有源單元102e的實(shí)施例的截面圖。圖12中所示的布局對(duì)應(yīng)于圖1A中用虛線界定的Sw-T區(qū)域129。Sw-T106b包括單個(gè)碳納米管實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(CN-VFET)，它也可以替換為DS-VFET。CN-V0LET103b的各個(gè)實(shí)施例以及DS-VFET和DS-V0LET103的其他實(shí)施例見述于以下文獻(xiàn)中:于2008年9月10日提交的標(biāo)題為“納米管實(shí)現(xiàn)柵極電壓控制發(fā)光二極管(Nanotube Enabled, Gate-Voltage Controlled Light Emitting Diodes)，，的序列號(hào)為N0.12/677,457的美國(guó)專利申請(qǐng)公開案US2010/0237336 ;于2011年3月4日提交的標(biāo)題為“包括電逾滲源極層的半導(dǎo)體裝置及其制造方法(Semiconductor DevicesIncluding an Electrically Percolating Source Layer and Methods of Fabricatingthe Same)”的國(guó)際申請(qǐng)?zhí)枮镹0.PCT/US2011/027155的國(guó)際公開案W02011/109693A2 ;以及于2010年3月4日提交且序列號(hào)為N0.61/310，342的標(biāo)題為“包括納米管層和存儲(chǔ)器層的半導(dǎo)體裝置及其制造方法(Semiconductor Devices Including a Nanotube Layer anda Memory Layer and Methods of Fabricating the Same)的美國(guó)臨時(shí)申請(qǐng)案，以上所有文獻(xiàn)均以全文引用的方式并入本文中?！辈煌趫D11中的包括TFT的Sw-T106a，圖12的Sw-T106b為包括具有稀釋碳納米管層的源極層113c的CN-VFET。在包括CN_V0LET103f的情況中，可以同時(shí)沉積源極層113b和113c(圖13)。類似地，在包括DS-V0LET103的情況中，可以同時(shí)沉積源極層113a (圖1B)和113c。而且，圖12和圖13中的Sw_T106b可以包括DS-VFET，在該DS-VFET中，源極層113c可以包括其他源電極，包括先前針對(duì)DS-V0LET103列出的逾滲稀釋網(wǎng)絡(luò)中的任一者。源極層113c可以包括任何低態(tài)密度金屬，包括無機(jī)或有機(jī)的；低態(tài)密度半導(dǎo)體，包括無機(jī)或有機(jī)的；或低態(tài)密度半金屬，包括無機(jī)或有機(jī)的。低態(tài)密度有機(jī)半金屬的實(shí)例包括石墨烯。石墨烯可以是單層或多層的，并且可以經(jīng)圖案化以包括穿孔，或者不加圖案化。參看圖13,CN-V0LET103f的結(jié)構(gòu)與圖1C中所示實(shí)施例中所示的結(jié)構(gòu)相同，并且它可以任選地替換為圖1B、圖9A或圖9B中所示的結(jié)構(gòu)。
[0070]與圖1B、圖1C、圖9A以及圖9B中所示的Sw_T106a相似，圖13中所示的Sw_T106b包括柵極層109b，該柵極層109b包括Sw-T柵電極201b以及Sw-T柵極介電202b。Sw-T柵電極201b耦接至掃描導(dǎo)電線123c(圖12)。Sw-T柵極介電202b覆蓋了 Sw-T柵電極201b的表面。Sw-T柵電極201b可以是透明或不透明的，并且可以包括由諸如氧化鋁(例如，A1203)的無機(jī)材料和諸如BCB的聚合物組成的雙層。該無機(jī)材料提供了大的電容，并且該聚合物充當(dāng)了疏水層。
[0071]接下來，Sw-Tioeb包括耦接至數(shù)據(jù)導(dǎo)電線123a的源極層113c。如上文所提及，源極層113c包括稀釋碳納米管層。定位在源極層113c上的是半導(dǎo)體層216。半導(dǎo)體層216包括單層或多層，或者是經(jīng)摻雜的單層或多層。這些層可以包括諸如并五苯的有機(jī)半導(dǎo)體材料或者是諸如硅(無定形的納米晶體/微晶體或多晶體)的無機(jī)半導(dǎo)體材料。硅可以使用PECVD來沉積。在一些實(shí)施例中，半導(dǎo)體層116中可能的有機(jī)p型摻雜劑包括31-15、103、氧化鑰、ReO3、氯化鐵、鐵氧化物、F4-TCNQ、F2-HCNQ或F6-TNAP。在半導(dǎo)體層116包括硅的其他實(shí)施例中，可能的摻雜劑包括硼(P型)以及磷或砷(均為n型)。
[0072]圖14A為圖示圖13中所示的有源單元102e的實(shí)例的電路圖。如圖13所示，在Sw-T106b中，導(dǎo)電線123d定位于半導(dǎo)體層216上，從而形成耦接至DS-V0LET103或耦接至CN-V0LET103f的漏電極。如上文所論述，Sw-T106b包括CN-VFET，該CN-VFET在圖14A中用CN-VFET或DS-VFET電路元件309a來表示。圖14B為圖示有源單元102的另一實(shí)例的電路圖，這里標(biāo)記為102f。與圖14A中所示的有源單元102e相似,有源單元102f包括DS-V0LET103。有源單元 102f 還包括 Sw_T106b。另外，Sw_T106b 包括 CN-VFET，該 CN-VFET在圖14B中用CN-VFET或DS-VFET電路元件309b來表示。但是，在CN-VFET電路元件309b中，Sw-T106b的源極-漏極連接是反向的。Sw-T106b的源電極(即源極層113c)(而不是Sw-T106b的漏電極)耦接至導(dǎo)電線123d，從而實(shí)現(xiàn)到CN-V0LET103的柵電極201a的電連接。因此，在有源單元102f中，漏電極由數(shù)據(jù)導(dǎo)電線123al形成。[0073]圖15為圖示SW-T106 (這里標(biāo)記為106c)的實(shí)施例的實(shí)例布局的平面圖，而圖16為包括圖15所示的平面圖中所示Sw-T106c的有源單元102g的實(shí)施例的電路圖。圖15中所示的布局對(duì)應(yīng)于圖1A中用虛線界定的Sw-T區(qū)域129。參看圖15和圖16，所示的Sw-T106c包括雙橫向CN-VFET或雙橫向DS-VFET。在圖16中，Sw_T106c中所包括的雙橫向CN-VFET或雙橫向DS-VFET用雙橫向CN-VFET或雙橫向DS-VFET電路元件312來表示。雙橫向CN-VFET包括兩個(gè)CN-VFET，這兩個(gè)CN-VFET并聯(lián)耦接并且與反向的源極層113c、113d和漏電極并排布置，并且這兩個(gè)CN-VFET共用一個(gè)共同的柵極層10%。類似地，雙橫向DS-VFET包括兩個(gè)DS-VFET，這兩個(gè)DS-VFET并聯(lián)耦接并且與反向的源極層113c、113d和漏電極并排布置，并且這兩個(gè)DS-VFET共用一個(gè)共同的柵極層10%。
[0074]與Sw-T106b相比，Sw_T106c (即包括雙橫向CN-VFET或雙橫向DS-VFET)在通過數(shù)據(jù)導(dǎo)電線123a向DS-VOLET柵電極201a和從該柵電極處供應(yīng)和移除電荷方面，能實(shí)現(xiàn)更好的電流控制。相比之下，當(dāng)圖12、圖13、圖14A以及圖14B中的Sw-T106b (即包括單個(gè)CN-VFET或DS-VFET)被正向偏置時(shí)，電流從源極層113c流到導(dǎo)電線123d (即從源極到漏極)，并且該電流得到充分的控制以添加足夠量的電荷來以指定的灰度操作DS-V0LET103。但是，當(dāng)Sw-T106b被反向偏置時(shí)，從導(dǎo)電線123d流到源極層113c (即從漏極到源極)的電流沒有得到充分的控制，從而在有源單元102的刷新事件之間的時(shí)間內(nèi)會(huì)導(dǎo)致DS-VOLET柵電極201a上所儲(chǔ)存的電荷發(fā)生損失。刷新事件包括有源單元102的定址，方式是對(duì)指定行中的掃描導(dǎo)電線123c的電壓施以脈沖，進(jìn)而使用來自指定列的數(shù)據(jù)導(dǎo)電線123a的電荷來對(duì)DS-V0LET103的DS-VOLET柵電極201a進(jìn)行充電。對(duì)進(jìn)入和離開DS-V0LET103的柵極的電荷轉(zhuǎn)移進(jìn)行同等良好的控制實(shí)現(xiàn)了對(duì)AMDS-V0LET像素100的成功操作。
[0075]可以使用與上文提及的Sw_T106b相同的制造過程來制造Sw_T106c中所包括的雙橫向CN-VFET或雙橫向DS-VFET的柵極層109b、源極層113c、113d、半導(dǎo)體層216b、216c，不同之處在于如圖15中所示的實(shí)例布局所示，Sw-T106c中的各層均被圖案化。此外，可以同時(shí)沉積源極層113c、113d來作為相同圖案化層的一部分。類似地，也可以同時(shí)沉積半導(dǎo)體層216b、216c來作為相同圖案化層的一部分。在圖15中所示的實(shí)例中圖示了這些層的布置。在Sw-T106c的一些實(shí)施例中，導(dǎo)電線123d形成圖15中的下部單個(gè)CN-VFET或DS-VFET的漏電極，而導(dǎo)電線123a形成圖15中的上部單個(gè)CN-VFET或DS-VFET的漏電極，這兩種導(dǎo)電線可以包括一種材料，該材料在與該雙橫向CN-VFET或雙橫向DS-VFET的半導(dǎo)體層216b、216c相接觸時(shí)形成電子或空穴的肖特基勢(shì)壘(>0.1eVX
[0076]圖17為圖示SW-T106 (這里標(biāo)記為106d)的另一實(shí)施例的實(shí)例布局的平面圖，而圖18為包括Sw-T106d的有源單元102h的實(shí)施例的截面圖。圖17中所示的布局對(duì)應(yīng)于圖1A中用虛線界定的Sw-T區(qū)域129。在此實(shí)施例中，Sw-T106d包括雙倒置CN-VFET或雙倒置DS-VFET。圖18所示為包括雙倒置CN-VFET的Sw-T106d的實(shí)施例。雙倒置CN-VFET和雙倒置DS-VFET的設(shè)計(jì)分別類似于單個(gè)CN-VFET和DS-VFET，其至少一個(gè)差異在于添加了充當(dāng)漏極層的另一源極層113e。在Sw-T106d包括雙倒置CN-VFET的情況中，源極層113e包括稀釋碳納米管網(wǎng)絡(luò)，而源極層113e耦接至導(dǎo)電線123d。柵極層109c定位在包括Sw-T柵極介電202c和Sw-T柵電極201c的源極層113e上，如圖17和圖18所示。
[0077]可以使用與上文所提及的Sw_T106b相同的方式和相同的材料來制造雙倒置CN-VFET或雙倒置DS-VFET的柵極層109b、源極層113c、半導(dǎo)體層216，不同之處在于如圖17中的實(shí)例布局所示，Sw-T106d中的各個(gè)層均被圖案化。在圖17和圖18中所示的實(shí)例中圖示了這些層的覆蓋。舉例來說，源極層113e沉積于半導(dǎo)體層216上，而第二柵極層109c沉積于源極層113e上。如圖18所示，第二柵極層109c包括沉積于源極層113e上的Sw-T柵極介電202c以及沉積于Sw-T柵極介電202c上的Sw-T柵電極201c。Sw-T柵極介電202c可以是單個(gè)絕緣層或多個(gè)絕緣層。Sw-T柵電極201c可以是金屬(例如，鋁(Al))、TCO (例如，HO),以及/或者該兩種或其他導(dǎo)電材料的混合物，該其他導(dǎo)電材料包括碳納米管、石墨烯、PED0T:PSS以及導(dǎo)電納米顆粒。圖17和圖18中所示的Sw-T106d的實(shí)施例，盡管不同于Sw-T106c (即包括雙橫向CN-VFET以及雙橫向DS-VFET)，仍能夠?qū)崿F(xiàn)對(duì)Sw_T106b (BP包括單個(gè)CN-VFET以及單個(gè)DS-VFET)的相似的電流控制益處。
[0078]圖19為圖示SW-T106 (這里標(biāo)記為106e)的另一實(shí)施例的實(shí)例布局的平面圖，而圖20為包括Sw-T106e的有源單元102j的實(shí)施例的截面圖。圖19中所示的布局對(duì)應(yīng)于圖1A中用虛線界定的Sw-T區(qū)域129。在此實(shí)施例中，Sw-T106e包括反向串聯(lián)雙CN-VFET或反向串聯(lián)雙DS-VFET。圖19和圖20所示為包括反向串聯(lián)雙DS-VFET的Sw-T106e的實(shí)施例。該反向串聯(lián)雙DS-VFET設(shè)計(jì)類似于單個(gè)DS-VFET，至少一個(gè)差異在于添加了另一源極層113f，該源極層充當(dāng)?shù)诙?lián)連接但極性相反的DS-VFET的源極層。源極層113f包括用于包含稀釋納米管網(wǎng)絡(luò)的DS-VFET或DS-VOLET中的所有先前提及的材料。源極層113f耦接至導(dǎo)電線123d。如圖19和圖20所示，Sw-T106e的漏電極123e在各個(gè)DS-VFET之間共用。圖21所示為包括反向串聯(lián)雙DS-VFET Sw-T106e (標(biāo)記為電路元件313)的有源單元102j的電路圖。
[0079]可以使用與上文所提及的Sw_T106b相同的方式和相同的材料來制造反向串聯(lián)雙DS-VFET的柵極層109b、源極層113f和113g、半導(dǎo)體層216，不同之處在于如圖19和圖20中的實(shí)例布局所示，Sw-T106e中的各個(gè)層均被圖案化。在Sw-T106e的一些實(shí)施例中，漏電極123e可以包括一種材料，該材料在與反向串聯(lián)雙DS-VFET的半導(dǎo)體層216b接觸時(shí)形成電子和空穴的歐姆接觸勢(shì)壘(〈0.2eV)。圖19和圖20中所示的Sw_T106e的實(shí)施例，盡管不同于Sw-T106c (即包括雙橫向CN-VFET以及雙橫向DS-VFET)，仍能夠?qū)崿F(xiàn)對(duì)Sw_T106b (BP包括單個(gè)CN-VFET以及單個(gè)DS-VFET)的相似的電流控制益處。
[0080]Sw-T106的另一實(shí)施例包括在反向串聯(lián)雙DS-VFET實(shí)施例中使每一 DS-VFET的極性變反，并且示于圖22、圖23以及圖24，且這里標(biāo)記為Sw-T106f。圖23為包括Sw_T106f的有源單元102k的實(shí)施例的截面圖。Sw-T106f中的DS-VFET共用一個(gè)共同的源電極113h，并且具有獨(dú)立圖案化的漏電極，如圖22和圖23所示。圖24所示為反向串聯(lián)雙DS-VFETSw-T106f的電路圖，其電路元件標(biāo)記為314。
[0081]圖25為圖示AMDS-V0LET像素100的陣列1200 (這里標(biāo)記為1200a)的實(shí)施例的實(shí)例布局的平面圖。每一 AMDS-V0LET像素100各自發(fā)出具有相同顏色的光，并且每一AMDS-V0LET像素100包括根據(jù)上文所述實(shí)施例中的任一者的有源單元102。有源單元102排布于n列Xm行的陣列1200a中，每一有源單元102的位置用坐標(biāo)(n，m)表示，其中n為列數(shù)目，而m為行數(shù)目。每一有源單元102可以由Vsran_n和VdataI信號(hào)來定址，該兩個(gè)信號(hào)由外部控制電路提供，該外部控制電路可以在顯示面板的外圍安裝到顯示面板。所有Vdrain_m電壓信號(hào)均可以連接到單個(gè)電壓供應(yīng)器來提供指定電壓。所有電壓信號(hào)均可以連接到單個(gè)電壓供應(yīng)器來提供指定電壓。
[0082]圖26為圖示AMDS-V0LET像素100的陣列1200 (這里標(biāo)記為1200b)的另一實(shí)施例的實(shí)例布局的平面圖。每一 AMDS-V0LET像素100包括三個(gè)有源單元102，根據(jù)上文所述的實(shí)施例中的任一者，每一有源單元各自發(fā)出不同的色光(例如，紅色、藍(lán)色、綠色)。在一個(gè)實(shí)施例中，AMDS-V0LET像素100包括并排的三個(gè)有源單元102，其中一個(gè)有源單元102為紅色(R),—者為綠色(G),另一者為藍(lán)色(B)。重復(fù)的有源單元102排布于n列Xm行的矩陣中，每一重復(fù)單元的位置用坐標(biāo)(n，m)表示,其中n為列數(shù)目，而m為行數(shù)目。如圖26所示，每一列Cn被劃分成三種顏色。列Cn根據(jù)列顏色(例如，Rn (紅)、Gn (綠)、Bn (藍(lán)))劃分成單獨(dú)的列。
[0083]根據(jù)各種顏色獲得方法，可以達(dá)成有源單元102的各種顏色。在第一顏色獲得方法中，確定顏色的方式為，在相應(yīng)的有源單元102中的DS-V0LET103的發(fā)光層206b (即EL層)中對(duì)所用的材料進(jìn)行選擇。換言之，發(fā)光層206b中所包括的材料會(huì)發(fā)出所要的顏色，R、G或B。在第二顏色獲得方法中，發(fā)光層206b中所包括的材料經(jīng)選擇以發(fā)出白光，并且使用恰當(dāng)?shù)纳膺^濾層來使指定的R、G或B色光傳輸透過該色光過濾層。該色光過濾層可以放置在基板層126的另一側(cè)上，或者是在基板層126與柵極層109a之間的需要指定色光的區(qū)域中(例如，在底部發(fā)射顯示器中，其中來自發(fā)光層206b的光發(fā)射通過基板層126)。在頂部發(fā)射顯示器(來自發(fā)光層206b的光發(fā)射通過DS-V0LET103的漏極層119)的情況中，該色光過濾層可以放置在漏極層119的頂部上。在第三顏色獲得方法中，發(fā)光層206b發(fā)出藍(lán)光，并且使用恰當(dāng)?shù)念伾淖儗觼矸謩e在R和G有源單元上獲得R光和G光。顏色改變層的位置可以類似于第二顏色獲得方法中的色光過濾層所用的位置。
[0084]所有的先前提及的實(shí)施例均假定使用了本領(lǐng)域技術(shù)人員所熟知的常規(guī)圖案化方法。常規(guī)光刻為用于在隨后的工藝步驟中界定圖案的一種廣泛使用的方法，所述工藝步驟例如，在沉積光阻之前對(duì)曾沉積在整個(gè)基板上的感興趣材料進(jìn)行消減蝕刻(濕式或干式)。光阻為用于通過通常用紫外(UV)光暴露所要區(qū)域來制造圖案的聚合物材料。在UV曝光之后，正/負(fù)光阻的暴露/未暴露區(qū)域變得可溶于顯影液中。該光阻還覆蓋著整個(gè)基板，并且通常通過旋涂來沉積。還可以利用除消減蝕刻以外的其他方法。對(duì)于其他金屬類型，還可以使用諸如剝離工藝(lift-off process)的方法,該方法通常用于界定金屬。在剝離方法中，在沉積感興趣材料(例如可以是金屬)之前，敷加光阻。光阻通常專用于此目的，它通常被稱作剝離光阻，然后，該光阻會(huì)經(jīng)歷UV曝光的常規(guī)光刻工藝步驟，并在顯影液中進(jìn)行圖案顯影。在將圖案?jìng)鬟f給該剝離光阻之后，可以通過諸如濺射的常規(guī)方法來沉積該金屬。在沉積該金屬之后，仍存在剝離光阻的區(qū)域可以被溶解于溶劑中，并且可以將在該區(qū)域中的金屬剝離，從而留下具有所要布局的圖案化金屬層。而且，對(duì)于自身圖案化的方法來說，諸如凹版印刷、柔性板印刷、噴墨印刷以及蒸汽噴印，常規(guī)光刻可能并不是必需。
[0085]本申請(qǐng)案中所含有的所有附圖并非按比例繪制。有機(jī)半導(dǎo)體層無需限制為有機(jī)物質(zhì)。在其他實(shí)施例中，有機(jī)半導(dǎo)體層可以是無機(jī)物質(zhì)，在這種情況下它們僅是半導(dǎo)體層?？赡艿臒o機(jī)半導(dǎo)體包括硅(無定形的單晶體、微/納米晶體以及多晶體)以及納米顆粒。
[0086]應(yīng)強(qiáng)調(diào)，上文所述的實(shí)施例僅僅是為便于清晰理解本發(fā)明原理而闡述的實(shí)施方案的可能實(shí)例?？梢栽诓粚?shí)質(zhì)偏離本發(fā)明精神和原理的前提下對(duì)上文所描述的實(shí)施例作出許多變化和修改。所有這些修改和變化在此希望被包括在本發(fā)明和本申請(qǐng)案的范圍內(nèi)。
[0087]應(yīng)注意，在本文中，比率、濃度、量以及其他數(shù)值數(shù)據(jù)可能通過范圍形式來表達(dá)。應(yīng)理解，此類范圍形式的使用是為了方便和簡(jiǎn)捷，因此，應(yīng)該以靈活方式來理解，它不僅包括所明確提到的作為范圍界限的數(shù)值，而且還包括在該范圍內(nèi)所涵蓋的所有單個(gè)數(shù)值或子范圍，就像明確引用了每一數(shù)值和子范圍一樣。為便于說明，應(yīng)將“約0.1%至約5%”的濃度范圍理解為不僅包括約0.lwt%至約5wt%的明確引用的濃度，而且還包括所指示范圍內(nèi)的單個(gè)濃度(例如，1%、2%、3%以及4%)和子范圍(例如，0.5%、1.1%、2.2%、3.3%以及4.4%)。術(shù)語(yǔ)“約”可以包括根據(jù)數(shù)值的有效數(shù)字進(jìn)行傳統(tǒng)四舍五入后的整數(shù)值。此外，詞組“約‘X’至‘y’”包括“約‘X’至約‘y’”。
【權(quán)利要求】
1.一種顯不面板，包括: 像素陣列，其中至少一個(gè)像素包括: 開關(guān)晶體管；以及 耦接至所述開關(guān)晶體管的驅(qū)動(dòng)晶體管，其中所述驅(qū)動(dòng)晶體管經(jīng)配置以響應(yīng)于所述開關(guān)晶體管的啟動(dòng)而發(fā)光。
2.如權(quán)利要求1所述的顯示面板，其中所述驅(qū)動(dòng)晶體管為耦接至所述開關(guān)晶體管的稀釋源極實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管(DS-VOLET )。
3.如權(quán)利要求2所述的顯示面板，其中所述DS-VOLET為碳納米管實(shí)現(xiàn)垂直有機(jī)發(fā)光晶體管(CN-VOLET)。
4.如權(quán)利要求2所述的顯示面板，其中所述DS-VOLET包括: 基板層； 柵電極，所述柵電極定位于所述基板上以用于提供柵極場(chǎng)； 源極層，所述源極層包括稀釋源極材料； 介電層，所述介電層插入于所述柵電極與所述源極層之間，其中所述介電層定位于所述柵電極上； 漏極層，其中所述漏極層包括用于注入一種電荷的導(dǎo)體，所述電荷與由所述源極層注入的另一種電荷互補(bǔ)；以及` 有源層，所述有源層布置在所述源極層與所述漏極層之間，其中所述電荷經(jīng)組合以生成光子，并且在所述源極層與所述有源層之間的電荷注入由柵極場(chǎng)來調(diào)制。
5.如權(quán)利要求4所述的顯示面板，其中所述基板層為絕緣體。
6.如權(quán)利要求5所述的顯示面板，其中所述基板層包括玻璃和塑料中的至少一者。
7.如權(quán)利要求4所述的顯示面板，其中所述基板層為金屬，并且包括絕緣基礎(chǔ)層，所述絕緣基礎(chǔ)層定位在所述基板層與所述開關(guān)晶體管之間以及所述基板層與所述DS-VOLET之間。
8.如權(quán)利要求7所述的顯示面板，其中所述絕緣基礎(chǔ)層包括氧化硅、氮化硅、聚酰亞胺以及可溶液制備的絕緣聚合物中的至少一者。
9.如權(quán)利要求4所述的顯示面板，其中所述基板層為柔性的。
10.如權(quán)利要求4所述的顯示面板，其中所述柵電極包括導(dǎo)體。
11.如權(quán)利要求4所述的顯示面板，其中所述柵電極包括摻雜有錫的氧化銦(IT0)、鋁、鑰、鉭、鈦以及金中的至少一者。
12.如權(quán)利要求4所述的顯示面板，其中所述柵極介電層為絕緣體。
13.如權(quán)利要求4所述的顯示面板，其中所述柵極介電層為雙層。
14.如權(quán)利要求13所述的顯示面板，其中所述雙層包括無機(jī)氧化物層以及疏水性聚合物層。
15.如權(quán)利要求14所述的顯示面板，其中所述無機(jī)氧化物層包括氧化鋁，而所述疏水性聚合物層包括苯并環(huán)丁烯(BCB )。
16.如權(quán)利要求4所述的顯示面板，其中所述稀釋源極材料包括逾滲性稀釋網(wǎng)絡(luò)。
17.如權(quán)利要求4所述的顯示面板，其中所述稀釋源極材料包括低態(tài)密度材料。
18.如權(quán)利要求4所述的顯示面板，其中所述稀釋源極材料包括石墨烯。
19.如權(quán)利要求4所述的顯示面板，其中所述稀釋源極材料包括多層石墨烯。
20.如權(quán)利要求19所述的顯示面板，其中所述石墨烯經(jīng)圖案化以具有穿孔。
21.如權(quán)利要求4所述的顯示面板，其中所述稀釋源極材料包括碳納米管稀釋網(wǎng)絡(luò)。
22.如權(quán)利要求4所述的顯示面板，其中所述有源層包括半導(dǎo)體層和發(fā)光層。
23.如權(quán)利要求22所述的顯示面板，其中所述半導(dǎo)體層包括有機(jī)半導(dǎo)體或無機(jī)半導(dǎo)體。
24.如權(quán)利要求22所述的顯示面板，其中所述有源層包括多個(gè)半導(dǎo)體層。
25.如權(quán)利要求24所述的顯示面板，其中所述多個(gè)半導(dǎo)體層包括多晶體半導(dǎo)體層以及定位于所述多晶體半導(dǎo)體層上的可溶液制備的聚合物層。
26.如權(quán)利要求25所述的顯示面板，其中所述可溶液制備的聚合物層為可交聯(lián)化的可溶液制備的聚合物層。
27.如權(quán)利要求22所述的顯示面板，其中所述有源層包括多個(gè)發(fā)光層。
28.如權(quán)利要求22所述的顯示面板，其中所述有源層另外包括位于所述半導(dǎo)體層與所述發(fā)光層之間的過渡導(dǎo)電層。
29.如權(quán)利要求28所述的顯示面板，其另外包括層間介電層，所述層間介電層將所述過渡導(dǎo)電層與源極導(dǎo)電線電絕緣。
30.如權(quán)利要求28所述的顯示面板，其中所述過渡導(dǎo)電層中的至少一部分直接接觸基板層。
31.如權(quán)利要求4所述的顯示面板，其中所述源極層耦接至源極導(dǎo)電線。
32.如權(quán)利要求4所述的顯示面板，其中所述漏極層為雙層。
33.如權(quán)利要求32所述的顯示面板，其中所述雙層包括氟化鋰層以及鋁層。
34.如權(quán)利要求4所述的顯示面板，其中所述漏極層為多層。
35.如權(quán)利要求34所述的顯示面板，其中所述多層包括氟化鋰層、氧化鑰層，以及摻雜有錫的氧化銦(ITO)層。
36.如權(quán)利要求2所述的顯示面板，其中所述開關(guān)晶體管通過導(dǎo)電線耦接至所述DS-VOLET。
37.如權(quán)利要求36所述的顯示面板，其中所述導(dǎo)電線形成所述開關(guān)晶體管的漏電極。
38.如權(quán)利要求1所述的顯示面板，其中所述開關(guān)晶體管包括薄膜晶體管(TFT)。
39.如權(quán)利要求1所述的顯示面板，其中所述開關(guān)晶體管耦接至數(shù)據(jù)導(dǎo)電線，所述數(shù)據(jù)導(dǎo)電線形成所述開關(guān)晶體管的源電極。
40.如權(quán)利要求1所述的顯示面板，其中所述開關(guān)晶體管包括耦接至掃描導(dǎo)電線的柵電極。
41.如權(quán)利要求1所述的顯示面板，其中所述開關(guān)晶體管包括稀釋源極實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(DS-VFET)。
42.如權(quán)利要求41所述的顯示面板，其中所述DS-VFET的源極層包括逾滲性稀釋網(wǎng)絡(luò)。
43.如權(quán)利要求41所述的顯示面板，其中所述DS-VFET的源極層包括低態(tài)密度材料。
44.如權(quán)利要求41所述的顯示面板，其中所述DS-VFET的源極層包括一層石墨烯。
45.如權(quán)利要求44所述的顯示面板，其中所述石墨烯經(jīng)圖案化以具有穿孔。
46.如權(quán)利要求41所述的顯示面板，其中所述DS-VFET為碳納米管實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(CN-VFET)。
47.如權(quán)利要求46所述的顯示面板，其中所述CN-VFET的源極層包括碳納米管稀釋網(wǎng)絡(luò)。
48.如權(quán)利要求41所述的顯示面板，其中所述DS-VFET包括源極層，所述源極層耦接至數(shù)據(jù)導(dǎo)電線以及漏極層導(dǎo)電線，所述漏極層導(dǎo)電線耦接至所述驅(qū)動(dòng)晶體管的柵電極。
49.如權(quán)利要求41所述的顯示面板,其中所述DS-VFET包括漏極層,所述漏極層稱接至數(shù)據(jù)導(dǎo)電線以及漏極層導(dǎo)電線，所述漏極層導(dǎo)電線耦接至所述驅(qū)動(dòng)晶體管的柵電極。
50.如權(quán)利要求41所述的顯示面板，其中所述DS-VFET包括: 定位于所述基板上的柵電極； 定位于所述柵電極上的柵極介電層； 定位于所述柵極介電層上的源極層，所述源極層包括稀釋源極材料； 半導(dǎo)體層；以及 漏極層，其中所述半導(dǎo)體層定位于所述源極層與所述漏極層之間。
51.如權(quán)利要求50所述的顯示面板，其中所述柵極介電層為雙層。
52.如權(quán)利要求51所述的顯示面板，其中所述雙層包括無機(jī)氧化物層以及疏水性聚合物層。
53.如權(quán)利要求52所述的顯示面板，其中所述無機(jī)氧化物層包括氧化鋁，而所述疏水性聚合物層包括苯并環(huán)丁烯(BCB )。
54.如權(quán)利要求1所述的顯示面板，其中所述開關(guān)晶體管包括雙橫向稀釋源極實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(DS-VFET )。
55.如權(quán)利要求54所述的顯示面板，其中所述雙橫向DS-VFET包括并聯(lián)耦接的第一DS-VFET 和第二 DS-VFET。
56.如權(quán)利要求55所述的顯示面板，其中所述第一DS-VFET和所述第二 DS-VFET共用一個(gè)柵電極。
57.如權(quán)利要求55所述的顯示面板，其中所述第一DS-VFET和所述第二 DS-VFET各自包括一個(gè)源極層，所述源極層包括稀釋碳納米管網(wǎng)絡(luò)。
58.如權(quán)利要求55所述的顯示面板，其中所述第一DS-VFET和所述第二 DS-VFET各自包括一個(gè)源極層，所述源極層包括一層石墨烯。
59.如權(quán)利要求55所述的顯示面板，其中所述開關(guān)晶體管通過導(dǎo)電線耦接至所述驅(qū)動(dòng)晶體管的柵電極，其中所述導(dǎo)電線耦接至所述第一 DS-VFET的所述源極層并且所述導(dǎo)電線形成所述第二 DS-VFET上的漏電極，并且數(shù)據(jù)導(dǎo)電線耦接至所述第二 DS-VFET的源極層并且所述數(shù)據(jù)導(dǎo)電線形成所述第一 DS-VFET的漏電極。
60.如權(quán)利要求1所述的顯示面板，其中所述開關(guān)晶體管包括雙倒置稀釋源極實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(DS-VFET )。
61.如權(quán)利要求60所述的顯示面板，其中所述開關(guān)晶體管通過導(dǎo)電線耦接至所述驅(qū)動(dòng)晶體管的柵電極，并且其中所述雙倒置DS-VFET包括: 耦接至掃描導(dǎo)電線的第一柵電極； 定位于所述第一柵電極上的第一柵極介電層； 定位于所述第一柵極介電層上的第一源極層，其中所述第一源極層包括稀釋源極材料，其中所述第一源極層耦接至數(shù)據(jù)導(dǎo)電線； 定位于所述第一源極層上的半導(dǎo)體層； 定位于所述半導(dǎo)體層上的第二源極層，其中所述第二源極層包括稀釋源極材料，其中所述第二源極層耦接至所述導(dǎo)電線； 定位于所述第二源極層上的第二柵極介電層；以及 定位于所述第二柵極介電層上的第二柵電極，其中所述第二柵電極耦接至所述掃描導(dǎo)電線。
62.如權(quán)利要求61所述的顯示面板，其中所述第一源極層和第二源極層包括逾滲性稀釋網(wǎng)絡(luò)。
63.如權(quán)利要求61所述的顯示面板，其中所述第一源極層和第二源極層包括低態(tài)密度材料。
64.如權(quán)利要求61所述的顯示面板，其中所述第一源極層和第二源極層包括稀釋碳納米管網(wǎng)絡(luò)。
65.如權(quán)利要求61所述的顯示面板，其中所述第一源極層和第二源極層包括石墨烯。
66.如權(quán)利要求1所述的顯示面板，其中所述開關(guān)晶體管包括反向串聯(lián)雙稀釋源極實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(DS-VFET )。
67.如權(quán)利要求 66所述的顯示面板，其中所述反向串聯(lián)雙DS-VFET包括并聯(lián)耦接的第一 DS-VFET 和第二 DS-VFET。
68.如權(quán)利要求67所述的顯示面板，其中所述第一DS-VFET和所述第二 DS-VFET共用一個(gè)柵電極。
69.如權(quán)利要求67所述的顯示面板，其中所述第一DS-VFET的漏極層耦接至所述第二DS-VFET的漏極層。
70.如權(quán)利要求67所述的顯示面板，其中所述開關(guān)晶體管通過導(dǎo)電線耦接至所述驅(qū)動(dòng)晶體管的柵電極，其中所述導(dǎo)電線耦接至所述第一 DS-VFET的源極層，并且數(shù)據(jù)導(dǎo)電線耦接至所述第二 DS-VFET的源極層。
71.如權(quán)利要求67所述的顯示面板，其中所述第一DS-VFET的源極層耦接至所述第二DS-VFET的源極層。
72.如權(quán)利要求67所述的顯示面板，其中所述開關(guān)晶體管通過導(dǎo)電線耦接至所述驅(qū)動(dòng)晶體管的柵電極，其中所述導(dǎo)電線耦接至所述第一 DS-VFET的漏極層，并且數(shù)據(jù)導(dǎo)電線耦接至所述第二 DS-VFET的漏極層。
73.—種雙橫向稀釋源極實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(DS-VFET)，包括: 第一 DS-VroT ；以及 第二 DS-VFET，所述DS-VFET并聯(lián)耦接至所述第一 DS-VFET，其中所述第一 DS-VFET和所述第二 DS-VFET共用一個(gè)柵電極，所述第一 DS-VFET和所述第二 DS-VFET各自包括源極層，所述源極層包括稀釋源極材料。
74.如權(quán)利要求73所述的雙橫向DS-VFET，其中所述第一DS-VFET和第二 DS-VFET為碳納米管實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(CN-VFETs )。
75.如權(quán)利要求73所述的雙橫向DS-VFET，其中所述第一DS-VFET和所述第二 DS-VFET定位于基板層上，其中所述基板層包括金屬。
76.如權(quán)利要求75所述的雙橫向DS-VFET，其中所述金屬為不銹鋼。
77.如權(quán)利要求75所述的雙橫向DS-VFET，其中所述基板層為柔性的。
78.如權(quán)利要求75所述的雙橫向DS-VFET，其中絕緣基礎(chǔ)層定位于所述基板層與所述第一 DS-VFET之間以及所述基板層與所述第二 DS-VFET之間。
79.如權(quán)利要求73所述的雙橫向DS-VFET，其中所述第一DS-VFET的源極層耦接至所述第二 DS-VFET的漏電極，并且所述第二 DS-VFET的源極層耦接至所述第一 DS-VFET的漏電極。
80.一種雙倒置稀釋源極實(shí)現(xiàn)垂直場(chǎng)效應(yīng)晶體管(DS-VFET)，包括: 基板層； 沉積于基板層上的第一柵極層； 定位于所述第一柵極層上的第一源極層，其中所述第一源極層包括稀釋源極材料； 定位于所述第一源極層上的半導(dǎo)體層； 定位于所述半導(dǎo)體層上的第二源極層，其中所述第二源極層包括稀釋源極材料；以及 定位于所述第二源極層上的第二柵極層。
81.如權(quán)利要求80所述的雙倒置DS-VFET，其中所述第一源極層和第二源極層包括逾滲性稀釋網(wǎng)絡(luò)。
82.如權(quán)利要求80所述的雙倒置DS-VFET，其中所述第一源極層和第二源極層包括低態(tài)密度材料。
83.如權(quán)利要求80所述的雙倒置DS-VFET，其中所述第一源極層和第二源極層包括稀釋碳納米管網(wǎng)絡(luò)。
84.如權(quán)利要求80所述的雙倒置DS-VFET，其中所述第一源極層和第二源極層包括石墨稀。
85.如權(quán)利要求80所述的雙倒置DS-VFET，其中所述第一柵極層和第二柵極層各自包括柵電極和柵極介電。
86.如權(quán)利要求80所述的雙倒置DS-VFET，其中所述基板層包括絕緣體。
87.如權(quán)利要求80所述的雙倒置DS-VFET，其中所述基板層為柔性的。
88.如權(quán)利要求80所述的雙倒置DS-VFET，其中絕緣基礎(chǔ)層定位于所述基板層與所述第一柵極層之間，其中所述基板層包括金屬。
【文檔編號(hào)】H01L29/786GK103460424SQ201180064181
【公開日】2013年12月18日 申請(qǐng)日期:2011年12月7日 優(yōu)先權(quán)日:2010年12月7日
【發(fā)明者】安德魯·加布里埃爾·林茲勒, 米歇爾·奧斯汀·麥卡錫, 劉波 申請(qǐng)人:佛羅里達(dá)大學(xué)研究基金會(huì)