專利名稱：提高共源運(yùn)算放大器頻率特性的mos器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種提高共源運(yùn)算放大器頻率特性的MOS 器件制造方法。
背景技術(shù)：
CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)運(yùn)算放大器，是各種電路的基礎(chǔ)單元之一。隨著信息技術(shù)的發(fā)展，對(duì)于信息數(shù)據(jù)的處理速度要求越來越高，對(duì)其中采用的CMOS運(yùn)算放大器的頻率響應(yīng)特性要求也越來越高。然而，CMOS器件的寄生電容隨著工作頻率的升高起到越來越大的負(fù)面作用，如何減小這些寄生電容對(duì)CMOS運(yùn)算放大器的影響，已經(jīng)成為提高CMOS運(yùn)算放大器頻率響應(yīng)特性的關(guān)鍵。密勒電容是一個(gè)等效電容，其描述的是跨接在運(yùn)算放大器的輸出端與輸入端之間的反饋電容(C。)對(duì)運(yùn)算放大器頻率特性的影響。如圖IA所示的一個(gè)運(yùn)算放大器電路，一個(gè)戴維南電源(Va) 11通過一個(gè)戴維南電阻(Ra) 12驅(qū)動(dòng)這個(gè)電路，在輸出端(Vwt) 17設(shè)有第一電阻(R1) 15和第一電容(C1) 16組成的相移電路作為負(fù)載,輸入端(Vin) 18和輸出端17通過一個(gè)反饋電容(Cc) 13相連，放大器14的電壓增益值為K,即Vtjut = Av*Vin。密勒電容對(duì)于電路的頻率特性的影響稱為密勒效應(yīng)。請(qǐng)參照?qǐng)D1B，其為圖IA的等效電路圖，密勒效應(yīng)是通過放大輸入電容來起作用的，即密勒電容(Cm) 13’可以使得器件或者電路的等效輸入電容增大(1+AV)倍，其中Cm = Cc*(I+Av)。因此很小的反饋電容(C。) 13即可造成器件或者電路的頻率特性大大降低。請(qǐng)參照?qǐng)D2，其為現(xiàn)有技術(shù)中共源極運(yùn)算放大器的電路的示意圖所述共源極運(yùn)算放大器的電路通常包括一個(gè)NMOS (N型金屬氧化物半導(dǎo)體)晶體管22和一個(gè)輸出電阻 (Rout) 25，輸出端24為NMOS晶體管22的漏端，輸入端21為NMOS的柵端。在輸出端和輸入端之間，由于存在柵漏的寄生交疊電容(Cgd) 23，構(gòu)成一個(gè)反饋電容，由于密勒效應(yīng)，寄生交疊電容23會(huì)嚴(yán)重降低共源極運(yùn)算放大器的頻率響應(yīng)特性。如何在保持器件性能不變的前提下，減小寄生的交置電容，成為提聞共源極運(yùn)算放大器頻率響應(yīng)特性的關(guān)鍵。如圖3A 3C所示，對(duì)于制備共源極放大器中NMOS器件，通常工藝中，包括首先，提供襯底31，所述襯底31包括源極區(qū)域和漏極區(qū)域，所述源極區(qū)域中形成有源極延伸區(qū)34，所述漏極區(qū)域中形成有漏極延伸區(qū)35，所述襯底31上形成有柵極結(jié)構(gòu) 32，隨后在襯底31和柵極結(jié)構(gòu)32上沉積形成側(cè)墻沉積層33，如圖3A所示；接下來，采用各向異性的干法刻蝕工藝對(duì)側(cè)墻沉積層33進(jìn)行刻蝕，以在源極區(qū)域上方形成源極側(cè)墻33a，在漏極區(qū)域上方形成漏極側(cè)墻33b，所述源極側(cè)墻33a和漏極側(cè)墻 33b為對(duì)稱結(jié)構(gòu)，如圖3B所示；然后，進(jìn)行源漏重?fù)诫s以及退火工藝，在襯底中形成源極重?fù)诫s區(qū)341和漏極重?fù)诫s區(qū)351,可以得知,源極重?fù)诫s區(qū)341和漏極重?fù)诫s區(qū)351的位置受源極側(cè)墻33a和漏極側(cè)墻33b的影響，即，源極重?fù)诫s區(qū)341和漏極重?fù)诫s區(qū)351中摻雜離子距離器件溝道的距離由側(cè)墻的寬度所決定。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠有效提高共源運(yùn)算放大器頻率特性的MOS器件制造方法。為解決上述技術(shù)問題，本發(fā)明提供一種提高共源運(yùn)算放大器頻率特性的MOS器件制造方法，包括在襯底上形成柵極結(jié)構(gòu)，所述襯底包括源極結(jié)構(gòu)和漏極結(jié)構(gòu)；以所述柵極結(jié)構(gòu)為掩膜，在柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)進(jìn)行輕摻雜，形成源極延伸區(qū)和漏極延伸區(qū)；在所述襯底上形成側(cè)墻沉積層；采用中性離子對(duì)所述側(cè)墻沉積層進(jìn)行離子注入，所述離子注入方向與垂直于所述襯底方向成一夾角且向源極方向傾斜；對(duì)所述側(cè)墻沉積層進(jìn)行刻蝕，以在所述源極區(qū)域上方形成源極側(cè)墻，在所述漏極區(qū)域上方形成漏極側(cè)墻，所述源極側(cè)墻的截面寬度小于所述漏極側(cè)墻的截面寬度；進(jìn)行源漏重?fù)诫s以及退火工藝，形成源極重?fù)诫s區(qū)和漏極重?fù)诫s區(qū)，所述漏極重?fù)诫s區(qū)和源極重?fù)诫s區(qū)為非對(duì)稱結(jié)構(gòu)，所述源極重?fù)诫s區(qū)比漏極重?fù)诫s區(qū)更靠近溝道。較佳的，在所述的提高共源運(yùn)算放大器頻率特性的MOS器件制造方法中，所述離子注入方向夾角為5度-45度。較佳的，所述中性離子為鍺離子或氙離子。本發(fā)明采用中性離子對(duì)所述側(cè)墻沉積層進(jìn)行離子注入，所述離子注入方向與垂直于所述襯底方向成一夾角且向源極方向傾斜，使得源極區(qū)域上方的側(cè)墻沉積層的刻蝕速率要高于漏極區(qū)域上方的側(cè)墻沉積層，因此最終刻蝕后的側(cè)墻，在源極的寬度會(huì)減小，在漏極的寬度會(huì)增大。進(jìn)行完源漏重?fù)诫s和退火工藝，由于摻雜離子與器件溝道的距離由側(cè)墻的寬度所決定，摻雜后漏極的摻雜離子與器件溝道的距離被拉遠(yuǎn)，使得漏極重?fù)诫s區(qū)域柵極結(jié)構(gòu)之間的交疊面積減小，從而減小了 MOS器件漏極與柵極之間的寄生交疊電容，減小了共源極放大器的密勒電容，從而提高了共源極放大器的頻率響應(yīng)特性。


圖IA IB為密勒電容對(duì)元算放大器頻率特性的影響示意圖；圖2為共源極運(yùn)算放大器的密勒電容示意圖；圖3A 3C為現(xiàn)有技術(shù)中側(cè)墻刻蝕方法中的器件剖面示意圖；圖4A 4F為本發(fā)明一具體實(shí)施例的提高共源運(yùn)算放大器頻率特性的MOS器件制造方法中的器件剖面示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。本發(fā)明一具體實(shí)施例的提高共源運(yùn)算放大器頻率特性的MOS器件制造方法，包括請(qǐng)參照?qǐng)D4A，提供襯底41，在襯底41上形成柵極結(jié)構(gòu)42，所述襯底41包括源極區(qū)域和漏極區(qū)域，所述源極區(qū)域是指后續(xù)要形成源極延伸區(qū)和源極重?fù)诫s區(qū)的區(qū)域，同理，所述漏極區(qū)域是指后續(xù)要形成漏極延伸區(qū)和漏極重?fù)诫s區(qū)的區(qū)域；
請(qǐng)參照?qǐng)D4B，以柵極結(jié)構(gòu)42為掩膜，在柵極結(jié)構(gòu)42兩側(cè)的襯底41內(nèi)進(jìn)行輕摻雜， 形成源極延伸區(qū)43和漏極延伸區(qū)44 ；請(qǐng)參照?qǐng)D4C，在上述襯底41和柵極結(jié)構(gòu)42上形成側(cè)墻沉積層45，所述側(cè)墻沉積層45包括覆蓋在源極區(qū)域上方的側(cè)墻沉積層以及覆蓋在漏極區(qū)域上方的側(cè)墻沉積層，其中，側(cè)墻沉積層材質(zhì)為氧化硅或氮化硅；請(qǐng)參照?qǐng)D4D，采用中性離子對(duì)襯底41和柵極結(jié)構(gòu)42上的側(cè)墻沉積層45進(jìn)行離子注入，其中所述中性離子可為鍺、氙等離子，離子注入方向與垂直于襯底方向成一夾角α 并向源極方向傾斜，夾角α大小為5度-45度。本發(fā)明實(shí)施例采用鍺離子對(duì)源極上方的側(cè)墻沉積層進(jìn)行離子注入，離子注入方向?yàn)?5度至30度之間的角度，優(yōu)選為25度。由于離子注入方向向源極傾斜，漏極延伸區(qū)44上方(即柵極42側(cè)壁角落處，圖中虛線所示區(qū)域) 的側(cè)墻沉積層452因?yàn)闁艠O結(jié)構(gòu)阻擋未被離子注入，而其它的側(cè)墻沉積層因?yàn)楸浑x子注入而發(fā)生變化，在后續(xù)刻蝕過程中被離子注入的部分刻蝕速率變大，故，被離子注入的側(cè)墻沉積層451的刻蝕速率大于未被注入的側(cè)墻沉積層452的刻蝕速率；請(qǐng)參照?qǐng)D4Ε，對(duì)側(cè)墻沉積層45進(jìn)行刻蝕，因?yàn)楸浑x子注入的側(cè)墻沉積層451的刻蝕速率要高于漏極延伸區(qū)44上方(柵極42側(cè)壁角落處)的側(cè)墻沉積層452的刻蝕速率， 適當(dāng)調(diào)節(jié)刻蝕機(jī)臺(tái)的側(cè)墻刻蝕菜單(recipe)，最終刻蝕后的側(cè)墻，在源極的寬度會(huì)減小，在漏極會(huì)增大，即源極側(cè)墻451A的寬度小于漏極側(cè)墻452A的寬度；請(qǐng)參照?qǐng)D4F，對(duì)上述器件進(jìn)行源漏重?fù)诫s以及退火步驟，在源漏重?fù)诫s以及退火工藝中，由于摻雜離子與器件溝道的距離由側(cè)墻的寬度所決定，因此摻雜后，源極重?fù)诫s區(qū) 431的摻雜離子與器件溝道的距離被拉近，漏極重?fù)诫s區(qū)441的摻雜離子與器件溝道的距離被拉遠(yuǎn)，使得漏極重?fù)诫s區(qū)與柵極結(jié)構(gòu)之間的交疊區(qū)域面積減小，從而減小了 MOS器件漏極與柵極之間的寄生交疊電容，減小了共源極運(yùn)算放大器的密勒電容，從而提高了共源極放大器的頻率特性。此外，由于在漏極重?fù)诫s區(qū)的摻雜離子與溝道的距離被拉遠(yuǎn)的同時(shí)，源極重?fù)诫s區(qū)的摻雜離子與溝道的距離被拉近，總的源漏重?fù)诫s離子之間的距離保持不變，因此器件的有效溝道長(zhǎng)度(Effective Channel Length)基本保持不變,器件的其他性能得以保持。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求范例所作的均等變化與修飾，皆應(yīng)屬于本發(fā)明權(quán)利要求涵蓋范圍。
權(quán)利要求
1.一種提高共源運(yùn)算放大器頻率特性的MOS器件制造方法，其特征在于，包括在襯底上形成柵極結(jié)構(gòu)，所述襯底包括源極結(jié)構(gòu)和漏極結(jié)構(gòu)；以所述柵極結(jié)構(gòu)為掩膜，在柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)進(jìn)行輕摻雜，形成源極延伸區(qū)和漏極延伸區(qū)；在所述襯底上形成側(cè)墻沉積層；采用中性離子對(duì)所述側(cè)墻沉積層進(jìn)行離子注入，所述離子注入方向與垂直于所述襯底方向成一夾角且向源極方向傾斜；對(duì)所述側(cè)墻沉積層進(jìn)行刻蝕，以在所述源極區(qū)域上方形成源極側(cè)墻，在所述漏極區(qū)域上方形成漏極側(cè)墻，所述源極側(cè)墻的截面寬度小于所述漏極側(cè)墻的截面寬度；進(jìn)行源漏重?fù)诫s以及退火工藝，形成源極重?fù)诫s區(qū)和漏極重?fù)诫s區(qū)，所述漏極重?fù)诫s區(qū)和源極重?fù)诫s區(qū)為非對(duì)稱結(jié)構(gòu)，所述源極重?fù)诫s區(qū)比漏極重?fù)诫s區(qū)更靠近溝道。
2.如權(quán)利要求I所述的提高共源運(yùn)算放大器頻率特性的MOS器件制造方法，其特征在于，所述離子注入方向夾角為5度-45度。
3.如權(quán)利要求I所述的提高共源極運(yùn)算放大器頻率特性的MOS器件制造方法，其特征在于，所述中性離子為鍺離子或氙離子。
全文摘要
本發(fā)明提供了一種提高共源運(yùn)算放大器頻率特性的MOS器件制造方法，通過利用中性離子對(duì)側(cè)墻層進(jìn)行離子注入，離子注入方向與垂直于所述襯底方向成一夾角且向源極方向傾斜，在共源極運(yùn)算放大器的MOS器件的源漏端形成不同形貌的側(cè)墻，使得刻蝕后漏極的側(cè)墻寬度增大，而源極的側(cè)墻寬度減小，在接下來的源漏重?fù)诫s注入和退火工藝后，漏極的摻雜離子與器件溝道距離被拉遠(yuǎn)，源極的摻雜離子與器件溝道的距離被拉近，在保持器件性能不變的情況下，減小了漏極的寄生交疊電容，從而提高了共源極運(yùn)算放大器的頻率響應(yīng)特性。
文檔編號(hào)H01L21/336GK102610527SQ201210081228
公開日2012年7月25日 申請(qǐng)日期2012年3月23日 優(yōu)先權(quán)日2012年3月23日
發(fā)明者俞柳江 申請(qǐng)人:上海華力微電子有限公司