專利名稱：基于SOI的后柵型積累模式Si-NWFET制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及一種基于SOI的后柵型積累模式Si-NWFET制備方法。
背景技術(shù)：
通過縮小晶體管的尺寸來提高芯片的工作速度和集成度、減小芯片功耗密度一直是微電子工業(yè)發(fā)展所追求的目標(biāo)。在過去的四十年里，微電子工業(yè)發(fā)展一直遵循著摩爾定律。當(dāng)前，場效應(yīng)晶體管的物理柵長已接近20nm，柵介質(zhì)也僅有幾個(gè)氧原子層厚，通過縮小傳統(tǒng)場效應(yīng)晶體管的尺寸來提高性能已面臨一些困難，這主要是因?yàn)樾〕叽缦露虦系佬?yīng)和柵極漏電流使晶體管的開關(guān)性能變壞。納米線場效應(yīng)晶體管(NWFET，NanowireMOSFET)有望解決這一問題。一方面，小的溝道厚度和寬度使NWFET的柵極更接近于溝道的各個(gè)部分，有助于晶體管柵極調(diào)制能力的增強(qiáng)；另一方面，NWFET利用自身的細(xì)溝道和圍柵結(jié)構(gòu)改善柵極調(diào)制力和抑制短溝道效應(yīng)，緩解了減薄柵介質(zhì)厚度的要求，有望減小柵極漏電流。此外，納米線溝道可以不摻雜，減少了溝道內(nèi)雜質(zhì)離散分布和庫侖散射。對于一維納米線溝道，由于量子限制效應(yīng)，溝道內(nèi)載流子遠(yuǎn)離表面分布，故載流子輸運(yùn)受表面散射和溝道橫向電場影響小，可以獲得較高的遷移率?；谝陨蟽?yōu)勢，NWFET越來越受到科研人員的關(guān)注。由于Si材料和工藝在半導(dǎo)體工業(yè)中占有主流地位，與其他材料相比，硅納米線場效應(yīng)晶體管(Si-NWFET)的制作更容易與當(dāng)前工藝兼容。NWFET的關(guān)鍵工藝是納米線的制作，可分為自上而下和自下而上兩種工藝路線。對于Si納米線的制作，前者主要利用光刻(光學(xué)光刻或電子束光刻)和ICP刻蝕(感應(yīng)耦合等離子體刻蝕)、RIE (反應(yīng)離子)刻蝕或濕法腐蝕工藝，后者主要基于金屬催化的氣-液-固(VLS)生長機(jī)制，生長過程中以催化劑顆粒作為成核點(diǎn)。目前，自下而上的工藝路線制備的硅納米線由于其隨機(jī)性而不太適合Si-NWFET的制備，因此目前的硅納米線場效應(yīng)晶體管中的Si-NW主要是通過自上而下的工藝路線制備。申請?zhí)枮?00910199721. 9的中國專利公開了一種混合材料積累型圓柱體全包圍柵CMOS場效應(yīng)晶體管結(jié)構(gòu)，其被柵極全包圍的溝道截面為圓型；申請?zhí)枮?00910199725. 7的中國專利公開了一種混合晶向積累型全包圍柵CMOS場效應(yīng)晶體管結(jié)構(gòu)，其被柵極全包圍的溝道截面為跑道型；申請?zhí)枮?00910199723. 8的中國專利公開了一種混合材料積累型全包圍柵CMOS場效應(yīng)晶體管結(jié)構(gòu)，其被柵極全包圍的溝道截面為跑道型，以上3個(gè)專利都采用積累型混合晶向的MOSFET，具有以下缺點(diǎn)I. NMOS和PMOS共用同一柵極層，只能實(shí)現(xiàn)鉗位式的CMOS結(jié)構(gòu)，無法實(shí)現(xiàn)NMOS和 PMOS分離結(jié)構(gòu)，而實(shí)際CMOS電路中具有大量NMOS和PMOS分離結(jié)構(gòu)；2. NMOS和PMOS共用同一柵極層，無法針對NMOS和PMOS分別進(jìn)行柵極功函數(shù)調(diào)節(jié)和柵極電阻率調(diào)節(jié)；3.工藝上很難實(shí)現(xiàn)針對NMOS和PMOS分別進(jìn)行源漏離子注入。

發(fā)明內(nèi)容
本發(fā)明提供一種基于SOI的后柵型積累模式Si-NWFET制備方法，實(shí)現(xiàn)了 NM0SFET與PM0SFET分離結(jié)構(gòu)，能夠針對NMOS和PMOS分別進(jìn)行柵極功函數(shù)調(diào)節(jié)、柵極電阻率調(diào)節(jié)以及針對NMOS和PMOS分別進(jìn)行源漏離子注入；有效減小PM0SFET的接觸孔電阻、提高PM0SFET性能，提高載流子遷移率。為解決上述技術(shù)問題，本發(fā)明提供一種基于SOI的后柵型積累模式Si-NWFET制備方法，包括提供SOI襯底，所述SOI襯底由下至上依次包括硅襯層、埋氧層和頂層硅；將所述頂層硅轉(zhuǎn)化為初始鍺硅層；在所述初始鍺硅層上形成硅層和后續(xù)鍺硅層，所述初始鍺硅層和后續(xù)鍺硅層共同構(gòu)成鍺硅層；對所述鍺硅層和硅層刻蝕處理，形成鰭形有源區(qū)；刻蝕所述鍺硅層，形成鰭形溝道區(qū)，剩余的區(qū)域作為源漏區(qū)；在所述鰭形有源區(qū)內(nèi)形成硅納米線；在所述SOI襯底上的溝道內(nèi)形成隔離介質(zhì)層；進(jìn)行源漏區(qū)離子注入以及退火工藝，所述離子類型為N型；在所述硅納米線、SOI襯底以及源漏區(qū)表面形成柵極氧化層；在所述源漏區(qū)之間的SOI襯底上形成柵極；進(jìn)行自對準(zhǔn)金半合金工藝，形成積累型NM0SFET ;進(jìn)行積累型NM0SFET的層間隔離介質(zhì)層沉積；在所述層間隔離介質(zhì)層上形成積累型PM0SFET ;進(jìn)行自對準(zhǔn)金半合金以及后道金屬互連工藝，引出各端口。作為優(yōu)選，將所述SOI襯底頂層硅轉(zhuǎn)化為初始鍺硅層的步驟包括在所述SOI襯底表面沉積一鍺層或鍺硅層；對所述鍺層和鍺硅層氧化處理，所述鍺層或鍺硅層中鍺氧化濃縮與所述SOI襯底頂層硅中的硅形成初始鍺硅層，所述初始鍺硅層的上層表面為SiO2層；濕法去除所述SiO2層。作為優(yōu)選，所述積累型PM0SFET中硅納米線的表面晶向?yàn)?110 )，所述積累型PM0SFET溝道方向?yàn)椤?10〉。作為優(yōu)選，積累型NM0SFET中硅納米線的表面晶向?yàn)?100)，所述積累型NM0SFET溝道方向?yàn)椤?10〉。作為優(yōu)選，對所述鍺硅層和硅層刻蝕處理之后，對所述源漏區(qū)之間的區(qū)域進(jìn)行離子注入。作為優(yōu)選，所述硅納米線的直徑在I納米微米之間。作為優(yōu)選，所述硅納米線的截面形狀為圓形、橫向跑道形或縱向跑道形。作為優(yōu)選，在所述SOI襯底上的溝道內(nèi)形成隔離介質(zhì)層之后，進(jìn)行源漏區(qū)離子注入以及退火工藝，所述離子類型為N型。作為優(yōu)選，在所述源漏區(qū)之間的SOI襯底上柵極形成之后，進(jìn)行源漏區(qū)離子注入以及退火工藝作為優(yōu)選，所述層間隔離介質(zhì)層為二氧化硅或具有微孔結(jié)構(gòu)的含碳低K 二氧化硅。作為優(yōu)選，所述層間隔離介質(zhì)層的表面粗糙度小于10nm。 作為優(yōu)選，采用次常壓化學(xué)氣相刻蝕法刻蝕所述硅鍺層。作為優(yōu)選，所述次常壓化學(xué)氣相刻蝕法采用氫氣和氯化氫混合氣體，其中氫氣和氯化氫混合氣體的溫度在600°C 800°C之間，其中氯化氫的分壓大于300Torr。作為優(yōu)選，在所述層間隔離介質(zhì)層上形成積累型PMOSFET步驟中采用激光退火工藝對所述PMOSFET的源漏區(qū)進(jìn)行退火。
與現(xiàn)有技術(shù)相比，本發(fā)明基于SOI的后柵型積累模式Si-NWFET制備方法具有以下優(yōu)點(diǎn)I.基于SOI襯底，PMOSFET與硅襯層之間設(shè)置有絕緣體層，使柵極與硅襯層之間能夠很好地隔離；2.上下兩層半導(dǎo)體納米線MOSFET是由層間隔離介質(zhì)層隔離開，可以完全獨(dú)立進(jìn)行工藝調(diào)試，如柵極功函數(shù)調(diào)節(jié)、柵極電阻率調(diào)節(jié)以及針對NMOS和PMOS分別進(jìn)行源漏離子注入工藝；3.本發(fā)明中PMOSFET與NM0SFET均為積累型，又由于載流子遷移率為體材料遷移率，因此本發(fā)明的基于SOI雙層隔離混合晶向積累型Si-NWFET器件具有較高的載流子遷移率。


圖I為本發(fā)明一具體實(shí)施例中SOI襯底X-X’向剖面示意圖；圖2為本發(fā)明一具體實(shí)施例中形成鍺層或鍺硅層后器件X-X’向剖面示意圖；圖3為本發(fā)明一具體實(shí)施例中氧化工藝后器件X-X’向剖面示意圖；圖4為本發(fā)明一具體實(shí)施例中去除二氧化硅后器件X-X’向剖面示意圖；圖5為本發(fā)明一具體實(shí)施例中形成硅層和鍺硅層后器件X-X’向剖面示意圖；圖6為本發(fā)明一具體實(shí)施例中溝道區(qū)離子注入后器件X-X’向剖面示意圖；圖7為本發(fā)明一具體實(shí)施例形成鰭形有源區(qū)后器件Y-Y’向剖面示意圖；圖8A 8B為本發(fā)明一具體實(shí)施例中鰭形有源區(qū)鍺硅刻蝕后器件X_X’向和Y_Y’向剖面示意圖；圖8C為本發(fā)明一具體實(shí)施例中形成硅納米線后器件的立體結(jié)構(gòu)示意圖；圖9為本發(fā)明一具體實(shí)施例中硅納米線的剖面示意圖；圖IOAlOB為本發(fā)明一具體實(shí)施例中沉積溝道隔離介質(zhì)層后器件Χ-Χ’向和Υ-Υ’向剖面示意圖；圖IlAllB為本發(fā)明一具體實(shí)施例中去除多余隔離介質(zhì)層后器件Χ-Χ’向和Y-V向剖面示意圖；圖12為本發(fā)明一具體實(shí)施例中進(jìn)行源漏區(qū)離子注入時(shí)器件Χ-Χ’向剖面示意圖；圖13Α 13Β為本發(fā)明一具體實(shí)施例中形成柵極溝槽后器件Χ_Χ’向和Υ_Υ’向剖面示意圖；圖14為本發(fā)明一具體實(shí)施例中形成柵極氧化層后器件Χ-Χ’向剖面示意圖；圖15Α 15Β為本發(fā)明一具體實(shí)施例中沉積柵極材料后器件Χ_Χ’向和Υ_Υ’向剖面示意圖； 圖16Α 16Β為本發(fā)明一具體實(shí)施例中去除多余柵極材料后器件Χ_Χ’向和Υ_Υ’向剖面示意圖；圖17為本發(fā)明一具體實(shí)施例中自對準(zhǔn)金半合金工藝后器件Χ-Χ’向剖面示意圖；圖18為本發(fā)明一具體實(shí)施例中沉積層間隔離介質(zhì)層后器件Χ-Χ’向剖面示意圖；圖19Α 19Β為本發(fā)明一具體實(shí)施例中形成上層單晶硅層的工藝流程示意圖和各工藝完成后器件Χ-Χ’向剖面示意圖20為本發(fā)明一具體實(shí)施例中上層沉積硅層和后續(xù)鍺硅層后器件X-X’向剖面示意圖；圖21為本發(fā)明一具體實(shí)施例中PMOSFET源漏區(qū)離子注入時(shí)器件X_X’向剖面示意圖；圖22A 22B為本發(fā)明一具體實(shí)施例中上層自對準(zhǔn)金半合金工藝后器件X_X’向和Y-Y’向剖面示意圖；圖23A 23B為本發(fā)明一具體實(shí)施例中金屬互連工藝后X_X’向和Y_Y’向剖面示意圖；圖24為本發(fā)明一具體實(shí)施例中基于SOI雙層隔離混合晶向積累型Si-NWFET的立體結(jié)構(gòu)示意圖；圖25為本發(fā)明一具體實(shí)施例中基于SOI雙層隔離混合晶向積累型Si-NWFET的俯視不意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。如圖25所示，為了更清楚的描述本實(shí)施例，定義鰭形有源區(qū)或后續(xù)形成的硅納米線的長度方向?yàn)棣?Χ’向，Χ-Χ’向貫穿柵極和源漏區(qū)，垂直于Χ-Χ’向?yàn)棣?Υ’向。下面結(jié)合圖I至25詳細(xì)的描述本發(fā)明一實(shí)施例基于SOI的后柵型積累模式Si-NWFET制備方法，具體包括請參照圖1，提供SOI襯底，所述SOI襯底的底層為用于提供機(jī)械支撐的硅襯層1，硅襯層I上為絕緣體層，本發(fā)明采用埋氧層(BOX) 2作為絕緣體層，埋氧層2上為頂層硅3。接著，將所述SOI襯底的頂層硅3轉(zhuǎn)化為初始鍺硅層6’ ；具體包括首先，請參照圖2，在SOI襯底表面形成一鍺層4 (鍺層可由鍺硅層替代)；接著，請參照圖3，對SOI襯底表面進(jìn)行氧化處理，鍺層4因?yàn)檠趸瘽饪s滲到頂層硅3中，形成初始鍺硅層6’，初始鍺硅層6’上層表面的硅被氧化成為二氧化硅層5 ;接著，請參照圖4，采用濕法刻蝕去除SOI襯底表面的二氧化硅層5，此時(shí)，SOI襯底的硅層硅3轉(zhuǎn)化為初始鍺硅層6’。請參照圖5，在SOI襯底上分別形成硅層7和后續(xù)鍺硅層6”，首先在初始鍺硅層6’上外延生長硅層7，再外延生長后續(xù)鍺硅層6”，為方便描述，將初始鍺硅層6’和后續(xù)鍺硅層6”統(tǒng)稱為鍺硅層6。請參照圖6，對SOI襯底的溝道區(qū)進(jìn)行離子注入，具體為首先，在鍺硅層6上進(jìn)行光刻工藝，覆蓋光刻膠8在后續(xù)形成源漏區(qū)10 (請參照圖26)，接著進(jìn)行離子注入，離子類型為N型，離子注入完成后去除源漏區(qū)10表面的光刻膠8。需要說明的是，該步驟為可選步驟，依器件電性要求允許情況下可省略。請參照圖7，對所述鍺硅層6和硅層7刻蝕處理，形成鰭形有源區(qū)201 (請參照圖26),剩余的區(qū)域作為源漏區(qū)10 ;可采用光學(xué)光刻(Photolithography)或電子束光刻(electron beam lithography),刻蝕掉鰭形有源區(qū)201周圍多余的鍺娃層6和娃層7,直至 暴露埋氧層2表面。請參照圖8A1C，在所述鰭形有源區(qū)201內(nèi)形成硅納米線71 ;具體為，選擇性刻蝕去除鰭形有源區(qū)201內(nèi)的鍺硅層6，可選的，利用次常壓化學(xué)氣相刻蝕法進(jìn)行選擇性刻蝕，可以采用60(Γ800攝氏度下的H2和HCL混合氣體，其中HCL的分壓大于300Torr，選擇性刻蝕步驟直至鰭形有源區(qū)201內(nèi)的鍺硅層6全部去除為止；接著,對鰭形有源區(qū)201、S0I襯底和源漏區(qū)10表面進(jìn)行氧化,控制氧化時(shí)間,利用濕法工藝去除鰭形有源區(qū)201、SOI襯底以及源漏區(qū)10表面的SiO2，從而形成硅納米線71(請參照圖8C)。進(jìn)一步的,如果所述的熱氧化是爐管氧化(Furnace Oxidation),則氧化時(shí)間范圍為I分鐘至20小時(shí)；如果是快速熱氧化(RTO)，則氧化時(shí)間范圍為I秒到30分鐘，然后通過濕法工藝去除上述步驟在硅納米線71及埋氧層2和源漏區(qū)10表面上形成的二氧化硅。最后形成的硅納米線71的直徑在I納米微米之間。由于硅層7的厚度與鰭形有源區(qū)201橫向尺寸大小不同，硅納米線71的截面形狀也不同，請參照圖9，硅納米線71的截面形狀包括圓形301，橫向跑道形302以及縱向跑道形303，本發(fā)明優(yōu)選截面形狀為圓形301的硅納米線71，通過更先進(jìn)的圖形轉(zhuǎn)移技術(shù)，可以對鰭形有源區(qū)(Fin)結(jié)構(gòu)尺寸進(jìn)行更精確控制，從而更有利于硅納米線71的形狀優(yōu)化和精確控制硅納米線71的直徑。請參照圖10A 13B，在鰭形有源區(qū)外的溝道區(qū)形成溝道隔離介質(zhì)層9’，具體為如圖IOAlOB所示，在鰭形有源區(qū)201內(nèi)的SOI襯底和源漏區(qū)10表面沉積溝道隔離介質(zhì)層9’;接著，請參照圖11A 11B，去除鰭形有源區(qū)201以及源漏區(qū)10表面多余的溝道隔離介質(zhì)層9’，使刻蝕后的隔離介質(zhì)層9’與源漏區(qū)10上表面處于同一水平面。請參照圖12，進(jìn)行源漏區(qū)離子注入工藝，具體為先進(jìn)行光刻工藝，在源漏區(qū)10以外部分的區(qū)域覆蓋光刻膠8’ ；然后，針對不同類型的MOS晶體管選擇不同類型的離子進(jìn)行注入；最終，去除光刻膠8’并對源漏區(qū)10進(jìn)行退火以激活注入的離子?？蛇x地，源漏區(qū)離子注入以及退火工藝也可以在柵極形成之后進(jìn)行。請參照圖13A 13B，光刻以及選擇性刻蝕去除源漏區(qū)之間多余的溝道隔離介質(zhì)層9 ’，形成柵極溝槽，所述柵極溝槽用于后續(xù)形成柵極202。請參照圖1Γ16Β，在硅納米線71上形成柵極氧化層，在柵極溝槽內(nèi)形成柵極202。具體為首先，請參照圖14，在硅納米線表面形成柵極氧化層11，其中柵極氧化層采用的是常規(guī)的柵極氧化層材質(zhì)，因此柵極氧化層11的材質(zhì)可以為爐管氧化、快速熱氧化或原子層沉積技術(shù)(ALD)形成的SiO2或SiON或?yàn)椴捎迷訉映练e的高k介質(zhì)(高介電值介質(zhì))或其組合，高k介質(zhì)為Hf02、Al203、Zr02中的一種或其任意組合；因?yàn)闁艠O氧化層11以及SOI襯底中的埋氧層2的存在，使得后續(xù)柵極202與SOI襯底的隔離效果更佳。接著，請參照圖15A 15B，在鰭形有源區(qū)201和源漏區(qū)10表面沉積柵極材料12，柵極材料12可以為多晶硅，無定形硅，金屬或者其任意組合，其中金屬優(yōu)選為鋁或鈦或鉭的金屬化合物。接著，請參照圖16A 16B，采用化學(xué)機(jī)械研磨去除鰭形有源區(qū)201、源漏區(qū)10表面多余的柵極材料12，使柵極材料12與源漏區(qū)10上表面在同一水平面。
接著，請參照圖17，進(jìn)行自對準(zhǔn)金半合金工藝，在源漏區(qū)10以及柵極202表面形成硅合金13。此時(shí)，完成基于SOI雙層隔離混合晶向積累型Si-NWFET器件的下層積累型NM0SFET101 的形成。
接著，請參照圖18，進(jìn)行NM0SFET101的層間隔離介質(zhì)層9”沉積，且所述層間隔離介質(zhì)層9’的表面粗糙度小于10nm，所述層間隔離介質(zhì)層9”與溝道隔離介質(zhì)層9’采用的材質(zhì)相同，共稱為隔離介質(zhì)層9。需要說明的是，所述隔離介質(zhì)層9為二氧化硅；進(jìn)一步的，為了減小器件之間的電容耦合效益，也可以為微孔結(jié)構(gòu)的含碳低K 二氧化硅層。需要說明的是，積累型NM0SFET101不完全覆蓋SOI襯底，其余部分用于后續(xù)沉積隔離介質(zhì)層9 ;同理，后續(xù)在層間隔離介質(zhì)層9”上形成的PMOSFET也不完全覆蓋所述層間隔離介質(zhì)層9”，其余部分用于沉積隔離介質(zhì)層9。此外，理論上講，上下兩層晶體管中可以采用任何表面晶向的硅納米線，而由研究成果可知，(100)表面晶向和〈110〉溝道晶向的電子遷移率最大，(110)表面晶向和〈110〉溝道晶向的空穴遷移率最大。因此，優(yōu)選地，本發(fā)明以(110)表面晶向的硅納米線作為PMOSFET的溝道材料，并且PMOSFET的溝道方向?yàn)椤?10〉；以(100)表面晶向的硅納米線作為后續(xù)形成的NM0SFET的溝道材料，并且NM0SFET的溝道方向?yàn)椤?10〉。接著，在所述NM0SFET101上形成PM0SFET102，由于NM0SFET101已經(jīng)制備完成，為了不影響NM0SFET101和金屬硅合金的性能，后續(xù)PM0SFET102的制備過程中必須采用低溫方法。首先，請參照圖19A 19B，將單晶硅層3’與制備有硅納米線的NM0SFET101的支撐片進(jìn)行低溫鍵合，具體包括將帶有單晶硅層3’的硅貼合片14進(jìn)行硅的常規(guī)清洗，接著進(jìn)行化學(xué)或等離子體活化處理、親水處理、室溫貼合、低溫鍵合、低溫剝離以及低溫固相或液相外延生長，使得層間隔離介質(zhì)層9”與單晶硅層3’緊密結(jié)合；其中，低溫固相或液相外延生長為可選步驟。較佳的，低溫剝離工藝中，可采用劑量為5*1016cnT2到9*1016cnT2的注氫片或者氫氦共注片在500度左右進(jìn)行剝離，而硅貼合片14溫度小于400度；作為優(yōu)選，所述單晶硅層3’表面晶向?yàn)?100)，更容易進(jìn)行單晶硅層3’的剝離。請參照圖20，采用低溫外延技術(shù)和鍺氧化濃縮法，使得單晶硅層3’轉(zhuǎn)化為初始鍺硅層6A’，再外延生長硅層V和后續(xù)鍺硅層6A”，所述初始鍺硅層6A’與后續(xù)鍺硅層6A”共同組成鍺娃層6A。作為優(yōu)選,為減少后續(xù)的熱預(yù)算(thermal budget),在外延娃層時(shí)直接對溝道區(qū)進(jìn)行N型離子摻雜，后續(xù)不需要再進(jìn)行溝道離子注入工藝。請參照圖21，由于PM0SFET102中硅納米線與柵極氧化層的形成、柵極以及隔離介質(zhì)制備與NM0SFET101基本相同，只是采用低溫制備方法，此處不再贅述。其中，源漏區(qū)離子注入以及退火工藝中，由于溫控的要求，本步驟中采用激光退火方法，從而確保上層的PM0SFET102局部退火時(shí)不會(huì)影響NM0SFET101性能。最后，請參照圖22A 23B，進(jìn)行自對準(zhǔn)金半合金以及金屬互連工藝，引出下層NM0SFET101 以及上層 PM0SFET102 的各端口。綜上所述，請繼續(xù)參照圖23A 23B，并結(jié)合圖2Γ25，本發(fā)明基于SOI雙層隔離混合晶向積累型Si-NWFET具有以下優(yōu)點(diǎn)I.采用下層積累型NMS0FET加上層積累型PMOSFET模式，有效減小PMOSFET的接觸孔電阻并提高PMOSFET性能； 2.積累型場效應(yīng)晶體管源漏區(qū)摻雜類型與溝道摻雜類型相同，導(dǎo)電載流子為多數(shù)載流子，源極和漏極與溝道之間不存在PN結(jié)，因此又被稱為無PN結(jié)場效應(yīng)晶體管，本發(fā)明中PMOSFET與NMOSFET均為積累型工作模式，又由于載流子遷移率為體材料遷移率，因此本發(fā)明的基于SOI的后柵型積累模式Si-NWFET器件具有較高的載流子遷移率；3.以(110)表面晶向的硅納米線作為PMOSFET的溝道材料，并且PMOSFET的溝道方向?yàn)椤?10〉；以(100)表面晶向的硅納米線作為NMOSFET的溝道材料，并且NMOSFET的溝道方向?yàn)椤?10〉，有效增大NMOSFET和PMOSFET的電流驅(qū)動(dòng)能力；4.上下兩層半導(dǎo)體納米線MOSFET是由層間隔離介質(zhì)層隔離開，可以完全獨(dú)立進(jìn)行工藝調(diào)試，如柵極功函數(shù)調(diào)節(jié)、柵極電阻率調(diào)節(jié)以及源漏離子注入工藝；5.基于SOI襯底，NMOSFET與硅襯層之間設(shè)置有絕緣體層，使柵極與硅襯層之間能夠很好地隔離；6. PMOSFET的制備采用低溫技術(shù)以及激光退火，從而實(shí)現(xiàn)局部退火，有效避免了對下層器件性能的影響；7.由于基于SOI雙層隔離混合晶向積累型Si-NWFET為縱向設(shè)置的，從而保持較高的器件集成密度；8.本發(fā)明采用后柵極工藝，利于柵極輪廓控制以及器件電性控制；9,米用(100)表面晶向娃層作為初始娃層,方便層轉(zhuǎn)移工藝實(shí)現(xiàn)。 顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種基于SOI的后柵型積累模式Si-NWFET制備方法，包括 提供SOI襯底，所述SOI襯底由下至上依次包括硅襯層、埋氧層和頂層硅； 將所述頂層硅轉(zhuǎn)化為初始鍺硅層； 在所述初始鍺硅層上形成硅層和后續(xù)鍺硅層，所述初始鍺硅層和后續(xù)鍺硅層共同構(gòu)成錯(cuò)娃層； 對所述鍺硅層和硅層刻蝕處理，形成鰭形有源區(qū)； 刻蝕所述鍺硅層，形成鰭形溝道區(qū)，剩余的區(qū)域作為源漏區(qū)； 在所述鰭形有源區(qū)內(nèi)形成硅納米線； 在所述SOI襯底上的溝道內(nèi)形成隔離介質(zhì)層； 在所述硅納米線表面形成柵極氧化層； 在所述鰭形有源區(qū)內(nèi)的SOI襯底上形成柵極； 自對準(zhǔn)金半合金工藝形成積累型NM0SFET ； 進(jìn)行積累型NM0SFET的層間隔離介質(zhì)層沉積； 在所述層間隔離介質(zhì)層上形成積累型PM0SFET ； 進(jìn)行自對準(zhǔn)金半合金以及后道金屬互連工藝。
2.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，將所述SOI襯底頂層硅轉(zhuǎn)化為初始鍺硅層的步驟包括 在所述SOI襯底表面沉積一鍺層或鍺硅層； 對所述鍺層或鍺硅層氧化處理，所述鍺層或鍺硅層中鍺氧化濃縮與所述SOI襯底頂層硅中的硅形成初始鍺硅層，所述初始鍺硅層的上層表面為SiO2層； 濕法去除所述SiO2層。
3.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，所述積累型PM0SFET中硅納米線的表面晶向?yàn)?110 )，所述積累型PM0SFET溝道方向?yàn)椤?10〉。
4.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，所述積累型匪OSFET中硅納米線的表面晶向?yàn)?100)，所述積累型NM0SFET溝道方向?yàn)椤?10〉。
5.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，在所述初始鍺硅層上形成硅層和后續(xù)鍺硅層之后，對所述SOI襯底的溝道區(qū)進(jìn)行離子注入，所述離子類型為N型。
6.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，所述娃納米線的直徑在I納米"I微米之間。
7.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，所述硅納米線的截面形狀為圓形、橫向跑道形或縱向跑道形。
8.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，在所述SOI襯底上的溝道內(nèi)形成隔離介質(zhì)層之后，對所述源漏區(qū)進(jìn)行離子注入以及退火工藝。
9.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，在所述鰭形有源區(qū)內(nèi)的SOI襯底上形成柵極之后，對所述源漏區(qū)進(jìn)行離子注入以及退火工藝。
10.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，所述層間隔離介質(zhì)層為二氧化硅或具有微孔結(jié)構(gòu)的含碳低K 二氧化硅。
11.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，所述層間隔離介質(zhì)層的表面粗糙度小于10nm。
12.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，采用次常壓化學(xué)氣相刻蝕法刻蝕所述硅鍺層。
13.如權(quán)利要求11所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，所述次常壓化學(xué)氣相刻蝕法采用氫氣和氯化氫混合氣體，其中氫氣和氯化氫混合氣體的溫度在600°C 800°C之間，其中氯化氫的分壓大于300Torr。
14.如權(quán)利要求I所述的基于SOI的后柵型積累模式Si-NWFET制備方法，其特征在于，在所述層間隔離介質(zhì)層上形成積累型PMOSFET步驟中采用激光退火工藝對所述PMOSFET的源漏區(qū)進(jìn)行局部退火。
全文摘要
本發(fā)明公開了一種基于SOI的后柵型積累模式Si-NWFET制備方法，包括刻蝕SOI襯底上形成的硅層和硅鍺層形成鰭形有源區(qū)；鰭形有源區(qū)內(nèi)形成硅納米線；形成溝道隔離介質(zhì)層并進(jìn)行源漏區(qū)離子注入；形成柵極并金半合金工藝形成積累型NMOSFET；沉積層間隔離介質(zhì)層，在所述層間隔離介質(zhì)層上形成積累型PMOSFET。由于基于SOI襯底，使NMOSFET中柵極與硅襯層之間很好地隔離；上下兩層半導(dǎo)體納米線MOSFET是由層間隔離介質(zhì)層隔離開，便于層轉(zhuǎn)移工藝的實(shí)現(xiàn)，也可以完全獨(dú)立進(jìn)行工藝調(diào)試，如柵極功函數(shù)調(diào)節(jié)；此外，本發(fā)明中PMSOFET與NMOSFET均為積累型，器件具有較高的載流子遷移率。
文檔編號(hào)H01L21/336GK102637605SQ20121013527
公開日2012年8月15日 申請日期2012年5月3日 優(yōu)先權(quán)日2012年5月3日
發(fā)明者黃曉櫓 申請人:上海華力微電子有限公司