Mos器件及其制作方法、cmos器件的制作方法
【專利摘要】本發(fā)明提供一種MOS器件、一種MOS器件的制作方法和兩種CMOS器件的制作方法。所述MOS器件的制作方法包括：提供襯底，襯底上包括多晶硅柵；在襯底和多晶硅柵上依次形成中間層、隔離層和第一層間介質(zhì)層；使第一層間介質(zhì)層的上表面與隔離層的上表面齊平；去除多晶硅柵上方的隔離層、多晶硅柵上方的中間層和多晶硅柵，形成溝槽；在溝槽中形成金屬柵極；進行平坦化處理，使金屬柵極的上表面、第一層間介質(zhì)層的上表面、隔離層的上表面和中間層的上表面齊平；去除位于金屬柵極側(cè)壁的中間層，形成空隙；在第一層間介質(zhì)層、隔離層、空隙和金屬柵極的上表面形成第二層間介質(zhì)層。本發(fā)明可精確控制金屬柵極的厚度，降低寄生電容，提高器件性能。
【專利說明】MOS器件及其制作方法、CMOS器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種MOS(金屬氧化物半導(dǎo)體)器件、一種MOS器件的制作方法和兩種CMOS (互補金屬氧化物半導(dǎo)體)器件的制作方法。
【背景技術(shù)】
[0002]隨著集成電路制造技術(shù)的不斷發(fā)展，MOS器件的特征尺寸也越來越小。在MOS器件特征尺寸不斷縮小情況下，為了降低MOS器件柵極的寄生電容，提高器件速度，高K柵介電層與金屬柵電極的柵極疊層結(jié)構(gòu)被引入到MOS器件中。
[0003]為避免金屬柵電極的金屬材料對器件其他結(jié)構(gòu)的影響，所述金屬柵電極與高K柵介電層的柵極疊層結(jié)構(gòu)通常采用柵極替代工藝制作。在該工藝中，在源/漏區(qū)注入前，在待形成的柵電極位置首先形成由多晶硅構(gòu)成的偽柵極，所述偽柵極用于自對準(zhǔn)形成源漏區(qū)等工藝處理。而在形成源漏區(qū)之后，會移除所述偽柵極并在偽柵極的位置形成柵極開口，之后，再在所述柵極開口中依次填充高K柵介電層與金屬柵電極。由于金屬柵電極在源漏區(qū)注入完成后再進行制作，這使得后續(xù)工藝的數(shù)量得以減少，避免了金屬材料不適于進行高溫處理的問題。
[0004]然而，采用上述柵極替代工藝制作MOS器件仍存在著挑戰(zhàn)。隨著柵極長度的進一步縮小，這種問題更加嚴重。例如，在該工藝中，由于負載效應(yīng)(Loading effect)和化學(xué)機械研磨工藝中的非均勻性等，導(dǎo)致不能精確控制金屬柵極的厚度。此外，現(xiàn)有技術(shù)中柵電極具有很大的寄生電容，最終會影響器件的開關(guān)速度等。
[0005]因此，如何精確控制金屬柵極的厚度且降低器件的寄生電容就成為本領(lǐng)域技術(shù)人員亟待解決的問題之一。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種MOS器件、一種MOS器件的制作方法和兩種CMOS器件的制作方法，既可以精確控制金屬柵極的厚度，又可以降低寄生電容，最終提高器件性倉泛。
[0007]為解決上述問題，本發(fā)明提供了一種MOS器件的制作方法，包括:
[0008]提供襯底，所述襯底上包括多晶硅柵，所述多晶硅柵兩側(cè)的襯底中包括源/漏區(qū):
[0009]在所述襯底和所述多晶硅柵上依次形成中間層、隔離層和第一層間介質(zhì)層:
[0010]進行平坦化處理，使所述第一層間介質(zhì)層的上表面與所述隔離層的上表面齊平；
[0011]去除所述多晶硅柵上方的所述隔離層，剩余的所述隔離層的上表面與所述中間層的上表面齊平；
[0012]去除所述多晶硅柵上方的所述中間層，剩余的所述中間層的上表面與所述多晶硅柵的上表面齊平；
[0013]去除所述多晶硅柵，形成溝槽；[0014]在所述溝槽中形成金屬柵極；
[0015]進行平坦化處理，使所述金屬柵極的上表面、所述第一層間介質(zhì)層的上表面、所述隔離層的上表面和所述中間層的上表面齊平；
[0016]去除位于所述金屬柵極側(cè)壁的所述中間層，形成空隙；
[0017]在所述第一層間介質(zhì)層、所述隔離層、所述空隙和所述金屬柵極的上表面形成第
二層間介質(zhì)層。
[0018]為解決上述問題，本發(fā)明還提供了一種CMOS器件的制作方法，包括:
[0019]提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域，與所述第一區(qū)域?qū)?yīng)的襯底上包括第一多晶硅柵，與所述第二區(qū)域?qū)?yīng)的襯底上包括第二多晶硅柵；
[0020]在所述襯底、所述第一多晶硅柵和所述第二多晶硅柵上依次形成中間層、隔離層和第一層間介質(zhì)層；
[0021]進行平坦化處理，使所述第一層間介質(zhì)層的上表面與所述隔離層的上表面齊平；
[0022]在所述第二區(qū)域?qū)?yīng)的隔離層和第一層間介質(zhì)層上形成第一硬掩模層；
[0023]去除所述第一多晶硅柵上方的所述隔離層，剩余的所述隔離層的上表面與所述中間層的上表面齊平；
[0024]去除所述第一多晶硅柵上方的所述中間層，剩余的所述中間層的上表面與所述第一多晶娃柵的上表面齊平；
[0025]去除所述第一多晶硅柵，形成第一溝槽；
[0026]在所述第一溝槽中形成第一金屬柵極，去除所述第一硬掩模層，且第一金屬柵極的上表面與所述第一層間介質(zhì)層的上表面齊平；
[0027]在所述第一區(qū)域?qū)?yīng)的隔離層和第一層間介質(zhì)層上形成第二硬掩模層；
[0028]去除所述第二多晶硅柵上方的所述隔離層，剩余的所述隔離層的上表面與所述中間層的上表面齊平；
[0029]去除所述第二多晶硅柵上方的所述中間層，剩余的所述中間層的上表面與所述第二多晶硅柵的上表面齊平；
[0030]去除所述第二多晶硅柵，形成第二溝槽；
[0031]在所述第二溝槽中形成第二金屬柵極；
[0032]進行平坦化處理，去除所述第二硬掩模層，且使所述第一金屬柵極的上表面、所述第二金屬柵極的上表面、所述第一層間介質(zhì)層的上表面、所述隔離層的上表面和所述中間層的上表面齊平；
[0033]去除位于所述第一金屬柵極側(cè)壁和所述第二金屬柵極側(cè)壁的所述中間層，形成空隙；
[0034]在所述第一層間介質(zhì)層、所述隔離層、所述空隙、所述第一金屬柵極和所述第二金屬柵極的上表面形成第二層間介質(zhì)層。
[0035]為解決上述問題，本發(fā)明還提供了一種CMOS器件的制作方法，包括:
[0036]提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域，與所述第一區(qū)域?qū)?yīng)的襯底上包括第一多晶硅柵，與所述第二區(qū)域?qū)?yīng)的襯底上包括第二多晶硅柵；
[0037]在所述襯底、所述第一多晶硅柵和所述第二多晶硅柵上依次形成中間層、隔離層和第一層間介質(zhì)層；[0038]進行平坦化處理，使所述第一層間介質(zhì)層的上表面與所述隔離層的上表面齊平；
[0039]去除所述第一多晶硅柵上方的所述隔離層，且去除所述第二多晶硅柵上方的所述隔離層，剩余的所述隔離層的上表面與所述中間層的上表面齊平；
[0040]去除所述第一多晶硅柵上方的所述中間層，且去除所述第二多晶硅柵上方的所述中間層，剩余的所述中間層的上表面與所述第一多晶硅柵或所述第二多晶硅柵的上表面齊平；
[0041]去除所述第一多晶硅柵，形成第一溝槽，且去除所述第二多晶硅柵，形成第二溝槽；
[0042]在所述第一溝槽中形成第一金屬柵極，且在所述第二溝槽中形成第二金屬柵極；
[0043]進行平坦化處理，使所述第一金屬柵極的上表面、所述第二金屬柵極的上表面、所述第一層間介質(zhì)層的上表面、所述隔離層的上表面和所述中間層的上表面齊平；
[0044]去除位于所述第一金屬柵極側(cè)壁和所述第二金屬柵極側(cè)壁的所述中間層，形成空隙；
[0045]在所述第一層間介質(zhì)層、所述隔離層、所述空隙、所述第一金屬柵極和所述第二金屬柵極的上表面形成第二層間介質(zhì)層。
[0046]為解決上述問題，本發(fā)明還提供了一種MOS器件，包括:
[0047]襯底:
[0048]位于所述襯底上的金屬柵極；
[0049]依次位于所述金屬柵極兩側(cè)的襯底上的中間層、第一隔離層和第一層間介質(zhì)層；
[0050]位于所述第一層間介質(zhì)層側(cè)壁的第二隔離層，所述第二隔離層與所述中間層的對應(yīng)邊緣對齊；
[0051]所述金屬柵極與所述第二隔離層和中間層之間存在空隙；
[0052]位于所述金屬柵極、第一層間介質(zhì)層、所述空隙和第二隔離層上表面的第二層間介質(zhì)層。
[0053]與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點:
[0054]I)先在襯底和多晶硅柵上依次形成中間層和隔離層，然后將多晶硅柵替換為金屬柵極，在形成金屬柵極之后，去除金屬柵極側(cè)壁的中間層，從而在金屬柵極的兩側(cè)形成空隙(air gap)，由于該空隙很小，因此第二層間介質(zhì)層不會填充該空隙，即該空隙會始終存在，因此最終可以降低MOS器件的寄生電容，提高器件的性能。
[0055]2)所述多晶硅柵上方的所述隔離層、所述多晶硅柵上方的所述中間層和所述多晶硅柵都可以在同一干法刻蝕腔室中被去除，從而工藝比較簡單，節(jié)省生產(chǎn)成本。
[0056]3)通過合理選擇第一層間介質(zhì)層、中間層和隔離層的材質(zhì)，使中間層和隔離層的刻蝕選擇比、中間層和第一層間介質(zhì)層的刻蝕選擇比、隔離層和第一層間介質(zhì)層的刻蝕選擇比都比較大，從而可以減小金屬柵極和多晶硅柵的厚度差，最終可以精確控制金屬柵極的厚度，保證器件的性能穩(wěn)定。
【專利附圖】

【附圖說明】
[0057]圖1至圖7是本發(fā)明實施例中MOS器件的制作方法的示意圖；
[0058]圖8至圖13是本發(fā)明實施例中一種CMOS器件的制作方法的示意圖；[0059]圖14至圖18是本發(fā)明實施例中另一種CMOS器件的制作方法的示意圖。
【具體實施方式】
[0060]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0061]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。
[0062]正如【背景技術(shù)】部分所述，現(xiàn)有技術(shù)中MOS器件(包括CMOS器件)的寄生電容比較大，且多晶硅柵和金屬柵極的厚度差比較大(經(jīng)過多次刻蝕處理后，金屬柵極的厚度是多晶硅柵的一半左右)，導(dǎo)致金屬柵極的厚度不易控制，器件性能較差。
[0063]針對上述缺陷，本發(fā)明提供了 一種MOS器件、一種MOS器件的制作方法和兩種CMOS器件的制作方法。所述MOS器件中金屬柵極兩側(cè)存在空隙，從而可以降低其寄生電容。所述MOS器件的制作方法中，先在多晶硅柵兩側(cè)形成由可去除(disposable)的材質(zhì)構(gòu)成的中間層，然后使金屬柵極替換所述多晶硅柵之后，去除金屬柵極兩側(cè)的中間層，從而在金屬柵極的兩側(cè)形成了空隙，最終可以降低其寄生電容。所述CMOS器件的兩種制作方法中，同樣是在NMOS器件或PMOS器件對應(yīng)的多晶硅柵兩側(cè)形成由可去除的材質(zhì)構(gòu)成的中間層，然后使對應(yīng)的金屬柵極替換所述多晶硅柵之后，去除金屬柵極兩側(cè)的中間層，以在金屬柵極的兩側(cè)形成空隙。兩種CMOS器件的制作方法的不同之處在于，既可以先使一種類型的金屬柵極替換對應(yīng)的多晶硅柵，再使另一種類型的金屬柵極替換對應(yīng)的多晶硅柵，然后在平坦化處理后，同時去除兩種類型的金屬柵極側(cè)壁的中間層；也可以同時去除兩種類型的多晶硅柵，再分別形成對應(yīng)的金屬柵極，然后在平坦化處理后，同時去除兩種類型的金屬柵極側(cè)壁的中間層。
[0064]下面結(jié)合附圖進行詳細說明。
[0065]本實施方式提供了一種MOS器件的制作方法，包括:
[0066]步驟SI，提供襯底，所述襯底上包括多晶硅柵，所述多晶硅柵兩側(cè)的襯底中包括源/漏區(qū):
[0067]步驟S2，在所述襯底和所述多晶硅柵上依次形成中間層、隔離層和第一層間介質(zhì)層；
[0068]步驟S3，進行平坦化處理，使所述第一層間介質(zhì)層的上表面與所述隔離層的上表面齊平；
[0069]步驟S4，去除所述多晶硅柵上方的所述隔離層，剩余的所述隔離層的上表面與所述中間層的上表面齊平；
[0070]步驟S5，去除所述多晶硅柵上方的所述中間層，剩余的所述中間層的上表面與所述多晶硅柵的上表面齊平；
[0071]步驟S6，去除所述多晶硅柵，形成溝槽；
[0072]步驟S7，在所述溝槽中形成金屬柵極；
[0073]步驟S8，進行平坦化處理，使所述金屬柵極的上表面、所述第一層間介質(zhì)層的上表面、所述隔離層的上表面和所述中間層的上表面齊平；[0074]步驟S9，去除位于所述金屬柵極側(cè)壁的所述中間層，形成空隙；
[0075]步驟S10，在所述第一層間介質(zhì)層、所述隔離層、所述空隙和所述金屬柵極的上表面形成第二層間介質(zhì)層。
[0076]所述MOS器件可以是NMOS器件，也可以是PMOS器件。
[0077]參考圖1所示，提供襯底101，在所述襯底101上形成柵介質(zhì)層102和多晶硅柵103，且在多晶硅柵103兩側(cè)的襯底101上形成側(cè)墻104。
[0078]在形成側(cè)墻104之后，可以以所述側(cè)墻104和多晶硅柵103為掩模，在多晶硅柵103兩側(cè)的襯底101中形成源/漏區(qū)(圖中未示出)，其對于本領(lǐng)域的技術(shù)人員是熟知的，在此不再贅述。
[0079]所述柵介質(zhì)層102的材質(zhì)可以為高k材料，如:Hf02、HFSiO, HfON, La203、LaAlO、A1203、ZrO2, ZrSiO、TiO2或Y2O3 ;也可以為氧化硅等材料。
[0080]需要說明的是，當(dāng)柵介質(zhì)層102為高k材料時，為了提高柵介質(zhì)層102和襯底101的界面特性，還可以在襯底101與柵介質(zhì)層102之間設(shè)置界面層(圖中未示出)。
[0081]接著，在所述襯底101和所述多晶硅柵103上形成中間層105。
[0082]所述中間層105需要在后續(xù)步驟中去除，因此所述中間層105需要選擇易被去除(如:易被燒掉)的材質(zhì)。具體地，所述中間層105的材質(zhì)可以是無定形碳和有機抗反射材料中的一種或多種，其厚度范圍可以包括:30人~60人Jf述有機抗反射材料包括:底部抗反射涂層(Bottom ant1-reflectivecoating,簡稱BARC)或有機分布層(OrganicDistribution Layer,簡稱 0DL)。
[0083]本實施例中所述中間層105的材質(zhì)為無定形碳，其采用化學(xué)氣相沉積工藝形成。
[0084]接著，在所述中間層105上形成隔離層106。
[0085]所述隔離層106的材質(zhì)可以包括:氮化硅和氮氧化硅中的一種或兩種；其厚度范圍可以包括:150A?3()0Au
[0086]所述中間層105和所述隔離層106的刻蝕選擇比比較大，本實施例中所述中間層105和所述隔離層106的刻蝕選擇比可以為8?20，如:10。
[0087]接著，在所述隔離層106上形成第一層間介質(zhì)層107。
[0088]本實施例中所述中間層105和所述第一層間介質(zhì)層107的刻蝕選擇比范圍可以為8?20，如:10 ;所述隔離層106和所述第一層間介質(zhì)層107的刻蝕選擇比范圍可以為8?20，如:10。
[0089]結(jié)合參考圖2所示，接著，采用化學(xué)機械研磨(CMP)或回刻(etch back)方法，以隔離層106為停止層，使第一層間介質(zhì)層107和隔離層106的上表面齊平。
[0090]結(jié)合參考圖3所示，接著，去除所述多晶硅柵103上方對應(yīng)的所述隔離層106。
[0091]所述隔離層106可以采用干法刻蝕去除，剩余的隔離層106的上表面與所述中間層105的上表面齊平。
[0092]由于所述隔離層106與所述第一層間介質(zhì)層107的刻蝕選擇比比較大，因此在刻蝕去除所述隔離層106的同時，所述第一層間介質(zhì)層107基本沒有損失。
[0093]接著，去除所述多晶硅柵103上方的中間層105。
[0094]所述中間層105可以采用干法刻蝕去除，剩余的中間層105的上表面與所述多晶娃柵103的上表面齊平。[0095]由于所述中間層105與所述隔離層106的刻蝕選擇比比較大，所述中間層105與所述第一層間介質(zhì)層107的刻蝕選擇比也比較大，因此在刻蝕去除所述中間層105的同時，剩余的所述隔離層106和所述第一層間介質(zhì)層107基本沒有損失。
[0096]結(jié)合參考圖4所示，接著，去除所述多晶硅柵103，形成溝槽。
[0097]所述多晶硅柵103可以采用干法刻蝕方法去除。
[0098]優(yōu)選地，本實施例中上述去除部分隔離層106、部分中間層105和多晶硅柵103的三個步驟可以在同一個干法刻蝕腔室中去除，從而可以簡化工藝，節(jié)省生產(chǎn)成本。
[0099]接著，在所述溝槽中依次形成功函數(shù)金屬層108和柵極金屬層109，所述功函數(shù)金屬層108和柵極金屬層109組成金屬柵極。
[0100]所述功函數(shù)金屬層108和柵極金屬層109對于本領(lǐng)域的技術(shù)人員是熟知的，在此不再贅述。在本發(fā)明的其他實施例中，還可以省卻形成功函數(shù)金屬層108的步驟，其不限制本發(fā)明的保護范圍。
[0101]需要說明的是，當(dāng)柵介質(zhì)層102為高k材料時，則可以直接形成功函數(shù)金屬層108和柵極金屬層109 ;當(dāng)柵介質(zhì)層102為氧化硅時，則需要先去除所述柵介質(zhì)層102，然后在襯底102上形成高k材料構(gòu)成的新的柵介質(zhì)層，總之，本實施例形成的柵極結(jié)構(gòu)至少為高k柵介質(zhì)層和金屬柵極的堆疊結(jié)構(gòu)。
[0102]由于在刻蝕去除所述隔離層106的同時，所述第一層間介質(zhì)層107幾乎沒有損失；在刻蝕去除所述中間層105的同時，剩余的所述隔離層106和所述第一層間介質(zhì)層107幾乎沒有損失，因此可以保證金屬柵極的厚度與所述多晶硅柵的厚度基本一致，從而通過控制多晶娃棚的厚度，就可以精確控制金屬棚極的厚度。
[0103]結(jié)合參考圖5所示，采用化學(xué)機械研磨方法進行平坦化處理，使功函數(shù)金屬層108、柵極金屬層109、側(cè)墻104、中間層105、隔離層106和第一層間介質(zhì)層107的上表面齊平。
[0104]結(jié)合參考圖6所示，接著，去除位于所述金屬柵極側(cè)壁的所述中間層105，形成空隙110，隔離層106下方的中間層105被保留。
[0105]本實施例中所述中間層105可以采用灰化方法去除，從而操作簡單，對其它結(jié)構(gòu)的影響小。
[0106]結(jié)合參考圖7所示，接著，形成第二層間介質(zhì)層111。
[0107]由于所述空隙110的尺寸很小，因此在形成第二層間介質(zhì)層111時，所述第二層間介質(zhì)層111不會填充所述空隙110，從而在形成第二層間介質(zhì)層111之后，所述空隙110仍然存在，從而可以保證MOS器件的寄生電容比較小。
[0108]所述MOS器件的后續(xù)制作過程與現(xiàn)有技術(shù)相同，在此不再贅述。
[0109]相應(yīng)地，本實施方式還提供了一種MOS器件，包括:
[0110]襯底:
[0111]位于所述襯底上的金屬柵極；
[0112]依次位于所述金屬柵極兩側(cè)的襯底上的中間層、第一隔離層和第一層間介質(zhì)層；
[0113]位于所述第一層間介質(zhì)層側(cè)壁的第二隔離層，所述第二隔離層與所述中間層的對應(yīng)邊緣對齊；
[0114]所述金屬柵極與所述第二隔離層和中間層之間存在空隙；[0115]位于所述金屬柵極、第一層間介質(zhì)層、所述空隙和第二隔離層上表面的第二層間介質(zhì)層。
[0116]其中，所述中間層的材質(zhì)包括:無定形碳和有機抗反射材料中的一種或多種；所述中間層的厚度范圍包括
【權(quán)利要求】
1.一種MOS器件的制作方法，其特征在于，包括: 提供襯底，所述襯底上包括多晶硅柵，所述多晶硅柵兩側(cè)的襯底中包括源/漏區(qū): 在所述襯底和所述多晶硅柵上依次形成中間層、隔離層和第一層間介質(zhì)層: 進行平坦化處理，使所述第一層間介質(zhì)層的上表面與所述隔離層的上表面齊平； 去除所述多晶硅柵上方的所述隔離層，剩余的所述隔離層的上表面與所述中間層的上表面齊平； 去除所述多晶硅柵上方的所述中間層，剩余的所述中間層的上表面與所述多晶硅柵的上表面齊平； 去除所述多晶硅柵，形成溝槽； 在所述溝槽中形成金屬柵極； 進行平坦化處理，使所述金屬柵極的上表面、所述第一層間介質(zhì)層的上表面、所述隔離層的上表面和所述中間層的上表面齊平； 去除位于所述金屬柵極側(cè)壁的所述中間層，形成空隙； 在所述第一層間介質(zhì)層、所述隔離層、所述空隙和所述金屬柵極的上表面形成第二層間介質(zhì)層。
2.如權(quán)利要求1所述的MOS器件的制作方法，其特征在于，所述中間層的材質(zhì)包括:無定形碳和有機抗反射材料中的一種或多種；所述中間層的厚度范圍包括:
3.如權(quán)利要求1或2所述的MOS器件的制作方法，其特征在于，所述隔離層的材質(zhì)包括:氮化硅和氮氧化硅中的一種或兩種；所述隔離層的厚度范圍包括:
4.如權(quán)利要求1所述的MOS器件的制作方法，其特征在于，所述中間層和所述隔離層的刻蝕選擇比范圍包括:8~20。
5.如權(quán)利要求1所述的MOS器件的制作方法，其特征在于，所述中間層和所述第一層間介質(zhì)層的刻蝕選擇比范圍包括:8~20 ;所述隔離層和所述第一層間介質(zhì)層的刻蝕選擇比范圍包括:8~20。
6.如權(quán)利要求1所述的MOS器件的制作方法，其特征在于，所述多晶硅柵上方的所述隔離層、所述多晶硅柵上方的所述中間層和所述多晶硅柵在同一干法刻蝕腔室中被去除。
7.如權(quán)利要求1所述的MOS器件的制作方法，其特征在于，所述襯底和所述多晶硅柵之間包括高K柵介質(zhì)層；形成所述金屬柵極包括依次形成功函數(shù)金屬層和柵極金屬層。
8.如權(quán)利要求1所述的MOS器件的制作方法，其特征在于，所述中間層采用化學(xué)氣相沉積工藝形成；去除位于所述金屬柵極側(cè)壁的所述中間層采用灰化方法實現(xiàn)。
9.一種CMOS器件的制作方法，其特征在于，包括: 提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域，與所述第一區(qū)域?qū)?yīng)的襯底上包括第一多晶硅柵，與所述第二區(qū)域?qū)?yīng)的襯底上包括第二多晶硅柵； 在所述襯底、所述第一多晶硅柵和所述第二多晶硅柵上依次形成中間層、隔離層和第一層間介質(zhì)層； 進行平坦化處理，使所述第一層間介質(zhì)層的上表面與所述隔離層的上表面齊平； 在所述第二區(qū)域?qū)?yīng)的隔離層和第一層間介質(zhì)層上形成第一硬掩模層； 去除所述第一多晶硅柵上方的所述隔離層，剩余的所述隔離層的上表面與所述中間層的上表面齊平；去除所述第一多晶硅柵上方的所述中間層，剩余的所述中間層的上表面與所述第一多晶硅柵的上表面齊平； 去除所述第一多晶硅柵，形成第一溝槽； 在所述第一溝槽中形成第一金屬柵極，去除所述第一硬掩模層，且第一金屬柵極的上表面與所述第一層間介質(zhì)層的上表面齊平； 在所述第一區(qū)域?qū)?yīng)的隔離層和第一層間介質(zhì)層上形成第二硬掩模層； 去除所述第二多晶硅柵上方的所述隔離層，剩余的所述隔離層的上表面與所述中間層的上表面齊平； 去除所述第二多晶硅柵上方的所述中間層，剩余的所述中間層的上表面與所述第二多晶硅柵的上表面齊平； 去除所述第二多晶硅柵，形成第二溝槽； 在所述第二溝槽中形成第二金屬柵極； 進行平坦化處理，去除所述第二硬掩模層，且使所述第一金屬柵極的上表面、所述第二金屬柵極的上表面、所述第一層間介質(zhì)層的上表面、所述隔離層的上表面和所述中間層的上表面齊平； 去除位于所述第一金屬柵極側(cè)壁和所述第二金屬柵極側(cè)壁的所述中間層，形成空隙；在所述第一層間介質(zhì)層、所述隔離層、所述空隙、所述第一金屬柵極和所述第二金屬柵極的上表面形成第二層間介質(zhì)層。
10.如權(quán)利要求9所述的CMOS器件的制作方法，其特征在于，所述中間層的材質(zhì)包括:無定形碳和有機抗反射材料中的一種或多種；所述中間層的厚度范圍包括:
11.如權(quán)利要求9或10所述的CMOS器件的制作方法，其特征在于，所述隔離層的材質(zhì)包括:氮化硅和氮氧化硅中的一種或兩種；所述隔離層的厚度范圍包括:
12.如權(quán)利要求9所述的CMOS器件的制作方法，其特征在于，所述第一多晶硅柵上方的所述隔離層、所述第一多晶硅柵上方的所述中間層和所述第一多晶硅柵在同一干法刻蝕腔室中被去除；所述第二多晶硅柵上方的所述隔離層、所述第二多晶硅柵上方的所述中間層和所述第二多晶硅柵在同一干法刻蝕腔室中被去除。
13.如權(quán)利要求9所述的CMOS器件的制作方法，其特征在于，所述第一硬掩模層或第二硬掩模層的材質(zhì)包括:氮化鈦或氮化鉭。
14.一種CMOS器件的制作方法，其特征在于，包括: 提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域，與所述第一區(qū)域?qū)?yīng)的襯底上包括第一多晶硅柵，與所述第二區(qū)域?qū)?yīng)的襯底上包括第二多晶硅柵； 在所述襯底、所述第一多晶硅柵和所述第二多晶硅柵上依次形成中間層、隔離層和第一層間介質(zhì)層； 進行平坦化處理，使所述第一層間介質(zhì)層的上表面與所述隔離層的上表面齊平；去除所述第一多晶硅柵上方的所述隔離層，且去除所述第二多晶硅柵上方的所述隔離層，剩余的所述隔離層的上表面與所述中間層的上表面齊平； 去除所述第一多晶硅柵上方的所述中間層，且去除所述第二多晶硅柵上方的所述中間層，剩余的所述中間層的上表面與所述第一多晶硅柵或所述第二多晶硅柵的上表面齊平；去除所述第一多晶硅柵，形成第一溝槽，且去除所述第二多晶硅柵，形成第二溝槽；在所述第一溝槽中形成第一金屬柵極，且在所述第二溝槽中形成第二金屬柵極； 進行平坦化處理，使所述第一金屬柵極的上表面、所述第二金屬柵極的上表面、所述第一層間介質(zhì)層的上表面、所述隔離層的上表面和所述中間層的上表面齊平； 去除位于所述第一金屬柵極側(cè)壁和所述第二金屬柵極側(cè)壁的所述中間層，形成空隙；在所述第一層間介質(zhì)層、所述隔離層、所述空隙、所述第一金屬柵極和所述第二金屬柵極的上表面形成第二層間介質(zhì)層。
15.如權(quán)利要求14所述的CMOS器件的制作方法，其特征在于，所述中間層的材質(zhì)包括:無定形碳和有機抗反射材料中的一種或多種；所述中間層的厚度范圍包括:
16.如權(quán)利要求14所述的CMOS器件的制作方法，其特征在于，所述隔離層的材質(zhì)包括:氮化硅和氮氧化硅中的一種或兩種；所述隔離層的厚度范圍包括:
17.如權(quán)利要求14所述的CMOS器件的制作方法，其特征在于，所述第一多晶硅柵上方的所述隔離層、所述第二多晶硅柵上方的所述隔離層、所述第一多晶硅柵上方的所述中間層、所述第二多晶硅柵上方的所述中間層、所述第一多晶硅柵和所述第二多晶硅柵在同一干法刻蝕腔室中被去除。
18.一種MOS器件，其特征在于，包括: 襯底； 位于所述襯底上的金屬柵極； 依次位于所述金屬柵極兩側(cè)的襯底上的中間層、第一隔離層和第一層間介質(zhì)層； 位于所述第一層間介質(zhì)層側(cè)壁的第二隔離層，所述第二隔離層與所述中間層的對應(yīng)邊緣對齊； 所述金屬柵極與所述第二隔離層和中間層之間存在空隙； 位于所述金屬柵極、第一層間介質(zhì)層、所述空隙和第二隔離層上表面的第二層間介質(zhì)層。
19.如權(quán)利要求18所述的MOS器件，其特征在于，所述中間層的材質(zhì)包括:無定形碳和有機抗反射材料中的一種或多種；所述中間層的厚度范圍包括:
20.如權(quán)利要求18所述的MOS器件，其特征在于，所述第一隔離層或第二隔離層的材質(zhì)包括:氮化硅和氮氧化硅中的一種或兩種；所述第一隔離層的厚度范圍包括:
【文檔編號】H01L21/336GK103578989SQ201210254234
【公開日】2014年2月12日 申請日期:2012年7月20日 優(yōu)先權(quán)日:2012年7月20日
【發(fā)明者】李鳳蓮, 韓秋華, 倪景華 申請人:中芯國際集成電路制造(上海)有限公司