半導(dǎo)體結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體結(jié)構(gòu)及其制造方法。半導(dǎo)體結(jié)構(gòu)包括一疊層結(jié)構(gòu)、多個(gè)第一導(dǎo)電塊、多個(gè)第一導(dǎo)電層、多個(gè)第二導(dǎo)電層以及多個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)(conductive?damascene?structure)。疊層結(jié)構(gòu)形成于一襯底上，疊層結(jié)構(gòu)包括多個(gè)導(dǎo)電條與多個(gè)絕緣條，導(dǎo)電條與絕緣條交錯(cuò)設(shè)置(interlaced)。第一導(dǎo)電塊形成于疊層結(jié)構(gòu)上，第一導(dǎo)電層和第二導(dǎo)電層，分別形成于疊層結(jié)構(gòu)的兩側(cè)壁上。導(dǎo)電鑲嵌結(jié)構(gòu)形成于疊層結(jié)構(gòu)的兩側(cè)，各第一導(dǎo)電塊經(jīng)由各第一導(dǎo)電層和各第二導(dǎo)電層與各導(dǎo)電鑲嵌結(jié)構(gòu)電性連接。
【專利說明】半導(dǎo)體結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體結(jié)構(gòu)及其制造方法，且特別是有關(guān)于一種用于存儲(chǔ)裝置的半導(dǎo)體結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]近年來半導(dǎo)體元件的結(jié)構(gòu)不斷地改變，且元件的存儲(chǔ)器儲(chǔ)存容量也不斷增加。存儲(chǔ)裝置被使用于許多產(chǎn)品之中，例如MP3播放器、數(shù)碼相機(jī)、計(jì)算機(jī)檔案等等的儲(chǔ)存元件中。隨著應(yīng)用的增加，對(duì)于存儲(chǔ)裝置的需求也趨向較小的尺寸、較大的存儲(chǔ)容量。然而，隨著存儲(chǔ)裝置的尺寸減小，存儲(chǔ)單元的特征尺寸(feature size)亦減小,容易導(dǎo)致存儲(chǔ)裝置的可靠性降低。因此，設(shè)計(jì)者們無不致力于開發(fā)研究提高存儲(chǔ)裝置可靠性。

【發(fā)明內(nèi)容】

[0003]本發(fā)明是有關(guān)于一種半導(dǎo)體結(jié)構(gòu)及其制造方法，可應(yīng)用于存儲(chǔ)裝置。半導(dǎo)體結(jié)構(gòu)的各個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)(conductive damascene structure)以鑲嵌(damascene)的方式獨(dú)立地形成于疊層結(jié)構(gòu)的兩側(cè)，使得導(dǎo)電鑲嵌結(jié)構(gòu)彼此完全間隔開，導(dǎo)電鑲嵌結(jié)構(gòu)之間不會(huì)有殘留的導(dǎo)電材料，各個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)之間具有良好的絕緣性，進(jìn)而提高存儲(chǔ)裝置的可靠性。
[0004]根據(jù)本發(fā)明的一方面是提出一種半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)包括一疊層結(jié)構(gòu)、多個(gè)第一導(dǎo)電塊、多個(gè)第一導(dǎo)電層、多個(gè)第二導(dǎo)電層以及多個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)(conductivedamascene structure)。疊層結(jié)構(gòu)形成于一襯底上,疊層結(jié)構(gòu)包括多個(gè)導(dǎo)電條與多個(gè)絕緣條，導(dǎo)電條與絕緣條交錯(cuò)設(shè)置(interlaced)。第一導(dǎo)電塊形成于疊層結(jié)構(gòu)上，第一導(dǎo)電層和第二導(dǎo)電層，分別形成于疊層結(jié)構(gòu)的兩側(cè)壁上。導(dǎo)電鑲嵌結(jié)構(gòu)形成于疊層結(jié)構(gòu)的兩側(cè)，各第一導(dǎo)電塊經(jīng)由各第一導(dǎo)電層和各第二導(dǎo)電層與各導(dǎo)電鑲嵌結(jié)構(gòu)電性連接。
[0005]根據(jù)本發(fā)明的另一方面，是提出一種半導(dǎo)體結(jié)構(gòu)的制造方法。半導(dǎo)體結(jié)構(gòu)的制造方法包括:形成一疊層結(jié)構(gòu)于一襯底上，其中包括形成多個(gè)導(dǎo)電條與多個(gè)絕緣條，導(dǎo)電條與絕緣條交錯(cuò)設(shè)置(interlaced);形成多個(gè)第一導(dǎo)電塊于疊層結(jié)構(gòu)上；分別形成多個(gè)第一導(dǎo)電層和多個(gè)第二導(dǎo)電層于疊層結(jié)構(gòu)的兩側(cè)壁上；以及形成多個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)(conductivedamascenestructure)于疊層結(jié)構(gòu)的兩側(cè),其中各第一導(dǎo)電塊經(jīng)由各第一導(dǎo)電條和各第二導(dǎo)電條與各導(dǎo)電鑲嵌結(jié)構(gòu)電性連接。
[0006]為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下:
【專利附圖】

【附圖說明】
[0007]圖1A繪示依照本發(fā)明的一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的俯視示意圖。
[0008]圖1B繪示沿圖1A的剖面線1B-1B’的剖面示意圖。
[0009]圖1C至圖1D繪示沿圖1A的剖面線1C-1C’的剖面示意圖。[0010]圖2A至圖21繪示依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體結(jié)構(gòu)的制造方法示意圖。
[0011]【主要元件符號(hào)說明】
[0012]100:半導(dǎo)體結(jié)構(gòu)
[0013]110:襯底
[0014]115:氧化層
[0015]120:疊層結(jié)構(gòu) [0016]120a:側(cè)壁
[0017]121:導(dǎo)電條
[0018]123:絕緣條
[0019]130、140:導(dǎo)電材料層
[0020]131:第一導(dǎo)電層
[0021]133:第二導(dǎo)電層
[0022]135:第三導(dǎo)電層
[0023]137:第四導(dǎo)電層
[0024]140a:上表面
[0025]141:第一導(dǎo)電塊
[0026]143:第二導(dǎo)電塊
[0027]150:導(dǎo)電鑲嵌結(jié)構(gòu)
[0028]160:絕緣結(jié)構(gòu)
[0029]170:介電層
[0030]173:刻蝕阻擋層
[0031]175:接觸孔
[0032]180:存儲(chǔ)材料層
[0033]180a:存儲(chǔ)材料涂布層
[0034]190:絕緣鑲嵌結(jié)構(gòu)
[0035]210,220:犧牲層
[0036]220a:條狀犧牲層
[0037]230:掩模層
[0038]1B-1B，~1C-1C，、2B-2B，、3B-3B，、4B-4B，、5B-5B，、6B-6B，、7B-7B，、8B-8B，、9B-9B’、10B-10B’ ~10E-10E’、11B-11B’ ~11E-11E’、12B-12B’ ~12E-12E’、13B-13B’ ~13E-13E’、14B-14B’~14E-14E’、15B-15B’~15E-15E’、16B-16B’~16E-16E’、17B-17B’~17E-17E，、18B-18B，~18E-18E，、19B-19B’ ~19F-19F，、20B_20B，~20F-20F，:剖面線
[0039]Dl~D6:延伸方向
[0040]PRl:條狀光刻膠
[0041]T、T，:凹槽
【具體實(shí)施方式】
[0042]在此揭露內(nèi)容的實(shí)施例中，是提出一種半導(dǎo)體結(jié)構(gòu)及其制造方法。半導(dǎo)體結(jié)構(gòu)的各個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)以鑲嵌的方式獨(dú)立地形成于疊層結(jié)構(gòu)的兩側(cè)，使得導(dǎo)電鑲嵌結(jié)構(gòu)彼此完全間隔開，導(dǎo)電鑲嵌結(jié)構(gòu)之間不會(huì)有殘留的導(dǎo)電材料，各個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)之間具有良好的絕緣性，進(jìn)而提高存儲(chǔ)裝置的可靠性。然而，實(shí)施例所提出的細(xì)部結(jié)構(gòu)和工藝步驟僅為舉例說明之用，并非對(duì)本發(fā)明欲保護(hù)的范圍做限縮。該多個(gè)步驟僅為舉例說明的用，并非用以限縮本發(fā)明。具有通常知識(shí)者當(dāng)可依據(jù)實(shí)際實(shí)施態(tài)樣的需要對(duì)該多個(gè)步驟加以修飾或變化。
[0043]圖1A繪示依照本發(fā)明的一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的俯視示意圖，圖1B繪示沿圖1A的剖面線1B-1B’的剖面示意圖，圖1C至圖1D繪示沿圖1A的剖面線1C-1C’的剖面示意圖。
[0044]請(qǐng)參照?qǐng)D1A至圖1B。半導(dǎo)體結(jié)構(gòu)100包括襯底110、疊層結(jié)構(gòu)120、多個(gè)第一導(dǎo)電塊141、多個(gè)第一導(dǎo)電層131和多個(gè)第二導(dǎo)電層133、以及多個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)150 (conductive damascene structure)。疊層結(jié)構(gòu) 120 形成于襯底 110 上，疊層結(jié)構(gòu) 120包括多個(gè)導(dǎo)電條121與多個(gè)絕緣條123，導(dǎo)電條121與絕緣條123交錯(cuò)設(shè)置(interlaced)。第一導(dǎo)電塊141形成于疊層結(jié)構(gòu)120上,第一導(dǎo)電層131和第二導(dǎo)電層133分別形成于疊層結(jié)構(gòu)120的兩側(cè)壁120a上。導(dǎo)電鑲嵌結(jié)構(gòu)150形成于疊層結(jié)構(gòu)120的兩側(cè),第一導(dǎo)電塊141經(jīng)由第一導(dǎo)電層131和第二導(dǎo)電層133與導(dǎo)電鑲嵌結(jié)構(gòu)150電性連接。
[0045]一實(shí)施例中，如圖1A所示，半導(dǎo)體結(jié)構(gòu)100可更包括絕緣結(jié)構(gòu)160，絕緣結(jié)構(gòu)160形成于導(dǎo)電鑲嵌結(jié)構(gòu)150之間。實(shí)施例中，如圖1B所示，半導(dǎo)體結(jié)構(gòu)100可包括多個(gè)疊層結(jié)構(gòu)120，絕緣結(jié)構(gòu)160亦形成于疊層結(jié)構(gòu)120之間。實(shí)施例中，導(dǎo)電鑲嵌結(jié)構(gòu)150的延伸方向Dl例如是垂直于疊層結(jié)構(gòu)120的延伸方向D2。實(shí)施例中，絕緣結(jié)構(gòu)160的材質(zhì)例如包括氧化物。
[0046]—實(shí)施例中，以半導(dǎo)體結(jié)構(gòu)100為一三維存儲(chǔ)裝置(3D memory device)為例,如圖1A至圖1B所示，疊層結(jié)構(gòu)120例如是位線(bit line)，導(dǎo)電鑲嵌結(jié)構(gòu)150例如是字線(word line)的主要結(jié)構(gòu)，經(jīng)由第一導(dǎo)電層131和第二導(dǎo)電層133施加工作電壓。傳統(tǒng)的作法是先形成整片金屬層后，再刻蝕金屬層而形成分開的字線，然而，字線之間可能會(huì)因?yàn)槲纯涛g完全而殘留的金屬材料發(fā)生短路，使得存儲(chǔ)裝置無法運(yùn)作。相對(duì)地，本發(fā)明的實(shí)施例中，各個(gè)導(dǎo)電壤嵌結(jié)構(gòu)(conductive damascene structure) 150 以壤嵌(damascene)的方式獨(dú)立地形成于疊層結(jié)構(gòu)120的兩側(cè)，使得導(dǎo)電鑲嵌結(jié)構(gòu)150彼此完全間隔開，如此一來，鑲嵌而成的字線之間不會(huì)有殘留的導(dǎo)電材料，而能夠具有良好的絕緣性，可以確保存儲(chǔ)裝置運(yùn)作良好，提高存儲(chǔ)裝置的可靠性。
[0047]一實(shí)施例中，如圖1B所示，半導(dǎo)體結(jié)構(gòu)100可更包括介電層170，介電層170形成于疊層結(jié)構(gòu)120及導(dǎo)電鑲嵌結(jié)構(gòu)150上。實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100可更包括刻蝕阻擋層173，刻蝕阻擋層173例如是設(shè)置于介電層170和疊層結(jié)構(gòu)120之間。實(shí)施例中，介電層170的材質(zhì)例如包括金屬氧化物，刻蝕阻擋層173的材質(zhì)例如包括金屬氮化物，然實(shí)際應(yīng)用時(shí)，該多個(gè)材質(zhì)亦視應(yīng)用狀況作適當(dāng)選擇，并不以前述材料為限。
[0048]一實(shí)施例中，如圖1B所示，半導(dǎo)體結(jié)構(gòu)100可更包括存儲(chǔ)材料層180，存儲(chǔ)材料層180形成于疊層結(jié)構(gòu)120的兩側(cè)壁120a上。實(shí)施例中，存儲(chǔ)材料層180例如是形成于第一導(dǎo)電層131和疊層結(jié)構(gòu)120之間以及第二導(dǎo)電層133和疊層結(jié)構(gòu)120之間。實(shí)施例中，如圖1B所示，存儲(chǔ)材料層180形成于襯底110上。另一實(shí)施例中，存儲(chǔ)材料層180亦可以僅形成于疊層結(jié)構(gòu)120的兩側(cè)壁120a上而不形成于襯底110上(未繪示)。實(shí)施例中，存儲(chǔ)材料層180可具有多層結(jié)構(gòu)，例如是ONO復(fù)合層或0Ν0Ν0復(fù)合層或BE-SONOS復(fù)合層，或是包括例如由氧化硅與氮化硅交錯(cuò)疊層形成的ONO結(jié)構(gòu)。[0049]—實(shí)施例中，如圖1B所示，半導(dǎo)體結(jié)構(gòu)100可更包括氧化層115，氧化層115形成于疊層結(jié)構(gòu)120和襯底110之間。
[0050]請(qǐng)參照?qǐng)D1C。半導(dǎo)體結(jié)構(gòu)100可更包括第二導(dǎo)電塊143、第三導(dǎo)電層135及第四導(dǎo)電層137。第二導(dǎo)電塊143形成于疊層結(jié)構(gòu)120上，第三導(dǎo)電層135和第四導(dǎo)電層137分別形成于疊層結(jié)構(gòu)120的兩側(cè)壁120a上，第二導(dǎo)電塊143與第三導(dǎo)電層135和第四導(dǎo)電層137電性連接。實(shí)施例中，如圖1A所示，第二導(dǎo)電塊143、第三導(dǎo)電層135及第四導(dǎo)電層137例如是位于半導(dǎo)體結(jié)構(gòu)100的末端。實(shí)施例中，第一導(dǎo)電塊141和第二導(dǎo)電塊143例如具有相同的材質(zhì)，第一導(dǎo)電層131、第二導(dǎo)電層133、第三導(dǎo)電層135及第四導(dǎo)電層137例如具有相同的材質(zhì)。實(shí)施例中，襯底110、導(dǎo)電塊141和143以及導(dǎo)電層131、133、135和137的材質(zhì)包括含硅材料，例如是多晶硅，然實(shí)際應(yīng)用時(shí)，該多個(gè)材質(zhì)亦視應(yīng)用狀況作適當(dāng)選擇，并不以前述材料為限。
[0051]一實(shí)施例中，以半導(dǎo)體結(jié)構(gòu)100為一三維存儲(chǔ)裝置為例，如圖1D所示，第二導(dǎo)電塊143 例如是串行選擇線(string select line, SSL)。
[0052]一實(shí)施例中，如圖1C所示，半導(dǎo)體結(jié)構(gòu)100可更包括絕緣鑲嵌結(jié)構(gòu)190 (insulating damascene structure),絕緣鑲嵌結(jié)構(gòu)190形成于第二導(dǎo)電塊143的兩偵牝絕緣鑲嵌結(jié)構(gòu)190例如是連接于第二導(dǎo)電塊143。實(shí)施例中，如圖1C所示，絕緣鑲嵌結(jié)構(gòu)190例如是覆蓋第三導(dǎo)電層135和第四導(dǎo)電層137。實(shí)施例中，絕緣鑲嵌結(jié)構(gòu)190的延伸方向D3例如是平行于導(dǎo)電鑲嵌結(jié)構(gòu)150的延伸方向Dl。
[0053]—實(shí)施例中，請(qǐng)參照?qǐng)D1D。半導(dǎo)體結(jié)構(gòu)100可更包括接觸孔(contacthole) 175,接觸孔175形成于介電層170內(nèi)且電性連接于第二導(dǎo)電塊143。實(shí)施例中，如圖1D所示，接觸孔175穿過刻蝕阻擋層173而電性連接于第二導(dǎo)電塊143。
[0054]以下是提出實(shí)施例的一種半導(dǎo)體結(jié)構(gòu)的制造方法，然該多個(gè)步驟僅為舉例說明的用，并非用以限縮本發(fā)明。具有通常知識(shí)者當(dāng)可依據(jù)實(shí)際實(shí)施態(tài)樣的需要對(duì)該多個(gè)步驟加以修飾或變化。請(qǐng)參照?qǐng)D2A至圖21。圖2A至圖21繪示依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體結(jié)構(gòu)的制造方法示意圖。
[0055]請(qǐng)參照?qǐng)D2A至圖2B (圖2B繪示沿圖2A的剖面線2B-2B’的剖面示意圖)，形成疊層結(jié)構(gòu)120于襯底110上。形成疊層結(jié)構(gòu)120的制造方法例如包括:形成多個(gè)導(dǎo)電條121與多個(gè)絕緣條123，導(dǎo)電條121與絕緣條123交錯(cuò)設(shè)置(interlaced)。一實(shí)施例中，如圖2A至圖2B所示，亦可形成多個(gè)疊層結(jié)構(gòu)120于襯底110上。
[0056]接著，如圖2A至圖1lE所示，形成多個(gè)第一導(dǎo)電塊143于疊層結(jié)構(gòu)120上，以及分別形成多個(gè)第一導(dǎo)電層131和多個(gè)第二導(dǎo)電層133于疊層結(jié)構(gòu)120的兩側(cè)壁120a上。形成第一導(dǎo)電塊143、第一導(dǎo)電層131及第二導(dǎo)電層133的制造方法例如包括以下步驟。
[0057]如圖2A至圖2B所示，形成導(dǎo)電材料層140于疊層結(jié)構(gòu)120上。實(shí)施例中，亦可形成氧化層115于疊層結(jié)構(gòu)120和襯底110之間。
[0058]如圖3A至圖3B所示(圖3B繪示沿圖3A的剖面線3B-3B’的剖面示意圖)，形成存儲(chǔ)材料涂布層180a于疊層結(jié)構(gòu)120上。實(shí)施例中，存儲(chǔ)材料涂布層180a完全覆蓋疊層結(jié)構(gòu)120、導(dǎo)電材料層140及襯底110。存儲(chǔ)材料涂布層180a包括電荷捕捉材料(chargetrapping material),例如是ONO復(fù)合層或0Ν0Ν0復(fù)合層或BE-S0N0S復(fù)合層，或是包括例如由氧化硅與氮化硅交錯(cuò)疊層形成的ONO結(jié)構(gòu)。[0059]如圖4A至圖4B所示(圖4B繪示沿圖4A的剖面線4B-4B’的剖面示意圖)，形成犧牲層210于襯底110上。實(shí)施例中，犧牲層210環(huán)繞疊層結(jié)構(gòu)120及存儲(chǔ)材料涂布層180a的周圍，并且曝露出至少部分的導(dǎo)電材料層140及存儲(chǔ)材料涂布層180a。實(shí)施例中，犧牲層210例如包括碳(purecarbon)、含碳氧化物(carbon-containing oxide)、底部抗反射涂層(bottomantireflective coating,BARC)或富娃層(silicon rich bulk’SHB)。犧牲層210亦可以例如是可拋棄式膜(disposable film),其材質(zhì)包括含碳有機(jī)材料(carbonlike organic material),易于涂布也易于移除。犧牲層210可以是涂布后再進(jìn)行回刻蝕工藝(etch back process)而制成，回刻蝕工藝對(duì)于存儲(chǔ)材料涂布層180a具有高選擇性。
[0060]如圖5A至圖5B所示(圖5B繪示沿圖5A的剖面線5B-5B’的剖面示意圖)，刻蝕存儲(chǔ)材料涂布層180a以曝露出導(dǎo)電材料層140，而形成存儲(chǔ)材料層180于疊層結(jié)構(gòu)120的兩側(cè)壁120a上。實(shí)施例中，例如是刻蝕曝露于犧牲層210之外的存儲(chǔ)材料涂布層180a，刻蝕后形成的存儲(chǔ)材料層180的頂部實(shí)質(zhì)上與犧牲層210的上表面齊平。實(shí)施例中，存儲(chǔ)材料層180例如是形成于犧牲層210和疊層結(jié)構(gòu)120之間。
[0061]如圖6A至圖6B所示(圖6B繪示沿圖6A的剖面線6B-6B’的剖面示意圖)，移除犧牲層210，曝露出存儲(chǔ)材料層180。實(shí)施例中，亦可以移除襯底110上的部分存儲(chǔ)材料層180，使得存儲(chǔ)材料層180僅位于疊層結(jié)構(gòu)120的兩側(cè)壁120a上(未繪示)。
[0062]如圖7A至圖7B所示(圖7B繪示沿圖7A的剖面線7B-7B’的剖面示意圖)，形成導(dǎo)電材料層130于疊層結(jié)構(gòu)120及導(dǎo)電材料層140上。實(shí)施例中，導(dǎo)電材料層130完全覆蓋導(dǎo)電材料層140及存儲(chǔ)材料層180。導(dǎo)電材料層130例如是高摻雜多晶硅(highly dopedpolysilicon)或共形的導(dǎo)電膜(conformal conductive film)。
[0063]如圖8A至圖8B所示(圖8B繪示沿圖8A的剖面線8B-8B’的剖面示意圖)，刻蝕導(dǎo)電材料層130以曝露出部分導(dǎo)電材料層140。實(shí)施例中，導(dǎo)電材料層130覆蓋存儲(chǔ)材料層180，且環(huán)繞疊層結(jié)構(gòu)120。
[0064]如圖9A至圖9B所示(圖9B繪示沿圖9A的剖面線9B-9B’的剖面示意圖)，形成犧牲層220于襯底110上。實(shí)施例中，犧牲層220環(huán)繞疊層結(jié)構(gòu)120且覆蓋側(cè)壁120a上的導(dǎo)電材料層130，曝露出導(dǎo)電材料層140的上表面140a。形成犧牲層220的制造方法例如包括:形成犧牲涂層以完全覆蓋導(dǎo)電材料層130、導(dǎo)電材料層140及襯底110，以及平坦化犧牲涂層以曝露出導(dǎo)電材料層140的上表面140a。實(shí)施例中，例如是以化學(xué)機(jī)械拋光(CMP)的方式平坦化犧牲涂層。實(shí)施例中，犧牲層220的材質(zhì)例如包括氮化娃(silicon nitride,SiN)。
[0065]如圖10A至圖10E所示(圖10B至圖10E分別繪示沿圖10A的剖面線10B-10B’?剖面線10E-10E’的剖面示意圖)，圖案化犧牲層220，以形成多個(gè)條狀犧牲層220a，犧牲條220a的延伸方向D4例如是垂直于疊層結(jié)構(gòu)120的延伸方向D2。實(shí)施例中，形成多個(gè)條狀犧牲層220a的制造方法例如包括:設(shè)置多個(gè)條狀光刻膠PRl于犧牲層220上，以及根據(jù)條狀光刻膠PRl的圖案刻蝕犧牲層220以形成條狀犧牲層220a。實(shí)施例中，例如是以自我對(duì)準(zhǔn)式雙重曝光光刻(self-aligned double patterning, SADP)方式設(shè)置多個(gè)條狀光刻膠PR1。實(shí)施例中，條狀犧牲層220a的位置即是后續(xù)工藝中導(dǎo)電鑲嵌結(jié)構(gòu)的預(yù)定形成位置。
[0066]如圖1lA至圖1lE所示(圖1lB至圖1lE分別繪示沿圖1lA的剖面線11B-11B’?剖面線11E-11E’的剖面示意圖)，移除未被條狀光刻膠PRl覆蓋的區(qū)域內(nèi)的導(dǎo)電材料層140,以形成多個(gè)第一導(dǎo)電塊141及一第二導(dǎo)電塊143于疊層結(jié)構(gòu)120上。實(shí)施例中,亦移除未被條狀光刻膠PRl覆蓋的區(qū)域內(nèi)的導(dǎo)電材料層130，以形成多個(gè)第一導(dǎo)電層131和多個(gè)第二導(dǎo)電層133于疊層結(jié)構(gòu)120的兩側(cè)壁120a上。實(shí)施例中，各個(gè)第一導(dǎo)電塊141彼此之間被間隔開，各個(gè)第一導(dǎo)電層131彼此之間被間隔開，各個(gè)第二導(dǎo)電層133彼此之間被間隔開。實(shí)施例中，各個(gè)第一導(dǎo)電塊141鄰接于對(duì)應(yīng)的第一導(dǎo)電層131和第二導(dǎo)電層133，各個(gè)第一導(dǎo)電層131和各個(gè)第二導(dǎo)電層133鄰接于對(duì)應(yīng)的條狀犧牲層220a。實(shí)施例中，第一導(dǎo)電塊141與第一導(dǎo)電層131和第二導(dǎo)電層133電性連接。
[0067]如圖1lA至圖1lE所示，移除未被條狀光刻膠PRl覆蓋的區(qū)域內(nèi)的導(dǎo)電材料層140和導(dǎo)電材料層130,亦形成一第二導(dǎo)電塊143于疊層結(jié)構(gòu)120上以及一第三導(dǎo)電層135和一第四導(dǎo)電層137 (未繪不)于疊層結(jié)構(gòu)120的兩側(cè)壁120a上。實(shí)施例中，第一導(dǎo)電塊141和第二導(dǎo)電塊143被間隔開,第一導(dǎo)電層131和第三導(dǎo)電層135被間隔開,第二導(dǎo)電層133和第四導(dǎo)電層137被間隔開。實(shí)施例中，第三導(dǎo)電層135和第四導(dǎo)電層137鄰接于對(duì)應(yīng)的條狀犧牲層220a。實(shí)施例中，第二導(dǎo)電塊143與第三導(dǎo)電層135和第四導(dǎo)電層137電性連接。
[0068]接著，如圖12A至圖12E所示(圖12B至圖12E分別繪示沿圖12A的剖面線12B-12B’?剖面線12E-12E’的剖面示意圖)，移除條狀光刻膠PRl。
[0069]接著，如圖13A至圖13E所示(圖13B至圖13E分別繪示沿圖13A的剖面線13B-13B’?剖面線13E-13E’的剖面示意圖)，亦可形成絕緣結(jié)構(gòu)160于條狀犧牲層220a之間(也就是于后續(xù)工藝中所形成的導(dǎo)電鑲嵌結(jié)構(gòu)之間)。實(shí)施例中，絕緣結(jié)構(gòu)160亦形成于多個(gè)疊層結(jié)構(gòu)120之間。實(shí)施例中，形成絕緣結(jié)構(gòu)160的制造方法例如包括:形成絕緣材料層于疊層結(jié)構(gòu)120、第一導(dǎo)電塊141、第二導(dǎo)電塊143及條狀犧牲層220a上，以及平坦化絕緣材料層以曝露出第一導(dǎo)電塊141、第二導(dǎo)電塊143及條狀犧牲層220a。實(shí)施例中，例如是以化學(xué)機(jī)械拋光(CMP)的方式平坦化絕緣材料層。
[0070]接著，如圖14A至圖14E所示(圖14B至圖14E分別繪示沿圖14A的剖面線14B-14B’?剖面線14E-14E’的剖面示意圖)，亦可形成掩模層(caplayer) 230于第二導(dǎo)電塊143、第三導(dǎo)電層135、第四導(dǎo)電層137及鄰接此三者設(shè)置的條狀犧牲層220a上。實(shí)施例中，形成掩模層230的制造方法例如包括:形成一掩模材料層覆蓋第一導(dǎo)電塊141、第二導(dǎo)電塊143、第一導(dǎo)電層131、第二導(dǎo)電層133、第三導(dǎo)電層135、第四導(dǎo)電層137及條狀犧牲層220a,以及移除未覆蓋第二導(dǎo)電塊143、第三導(dǎo)電層135、第四導(dǎo)電層137及鄰接此三者設(shè)置的條狀犧牲層220a的部分掩模材料層。實(shí)施例中，掩模層230的材質(zhì)例如包括氧化物。
[0071]接著，如圖15A至圖16E所示，形成多個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)(conductivedamascenestructure) 150于疊層結(jié)構(gòu)120的兩側(cè)。各第一導(dǎo)電塊141經(jīng)由各第一導(dǎo)電條131和各第二導(dǎo)電條133與各導(dǎo)電鑲嵌結(jié)構(gòu)150電性連接。形成導(dǎo)電鑲嵌結(jié)構(gòu)150于疊層結(jié)構(gòu)120的兩側(cè)的制造方法例如包括以下步驟。
[0072]如圖15A至圖15E所示(圖15B至圖15E分別繪示沿圖15A的剖面線15B-15B’?剖面線15E-15E’的剖面示意圖)，形成多個(gè)凹槽T于疊層結(jié)構(gòu)120的兩側(cè)。實(shí)施例中，凹槽T的延伸方向D5例如是垂直于疊層結(jié)構(gòu)120的延伸方向D2。實(shí)施例中，形成凹槽T的制造方法例如包括:移除未被掩模層230覆蓋的條狀犧牲層220a。實(shí)施例中，例如是以刻蝕方式移除條狀犧牲層220a，被掩模層230覆蓋的條狀犧牲層220a則未被移除。[0073]如圖16A至圖16E所示(圖16B至圖16E分別繪示沿圖16A的剖面線16B-16B’?剖面線16E-16E’的剖面示意圖)，填入導(dǎo)電材料于凹槽T中，以形成導(dǎo)電鑲嵌結(jié)構(gòu)150。實(shí)施例中，導(dǎo)電鑲嵌結(jié)構(gòu)150形成于間隔開的凹槽T中，因此導(dǎo)電鑲嵌結(jié)構(gòu)150之間具有良好的絕緣性。也就是說，各個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)150獨(dú)立地鑲嵌于間隔開的凹槽T中并彼此間隔開，如此一來，各個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)150之間不會(huì)有殘留的導(dǎo)電材料，而能夠具有良好的絕緣性，進(jìn)而提高后續(xù)完成的裝置的可靠性。
[0074]接著，如圖17A至圖17E所示(圖17B至圖17E分別繪示沿圖17A的剖面線17B-17B’?剖面線17E-17E’的剖面示意圖)，移除掩模層230。
[0075]接著，如圖18A至圖19F所示，亦可形成絕緣鑲嵌結(jié)構(gòu)(insulatingdamascenestructure) 190于第二導(dǎo)電塊143的兩側(cè)。絕緣鑲嵌結(jié)構(gòu)190鄰接于第二導(dǎo)電塊143。形成絕緣鑲嵌結(jié)構(gòu)190于第二導(dǎo)電塊143的兩側(cè)的制造方法例如包括以下步驟。
[0076]如圖18A至圖18E所示(圖18B至圖18E分別繪示沿圖18A的剖面線18B-18B’?剖面線18E-18E’的剖面示意圖)，形成凹槽T’于第二導(dǎo)電塊143的兩側(cè)。實(shí)施例中，凹槽T’的延伸方向D6例如是垂直于疊層結(jié)構(gòu)120的延伸方向D2。實(shí)施例中，形成凹槽T’的制造方法例如包括:移除原本被掩模層230覆蓋的條狀犧牲層220a，也就是移除鄰接于第二導(dǎo)電塊143、第三導(dǎo)電層135及第四導(dǎo)電層137設(shè)置的條狀犧牲層220a。實(shí)施例中，例如是以刻蝕方式移除條狀犧牲層220a。
[0077]如圖19A至圖19F所示(圖19B至圖19F分別繪示沿圖19A的剖面線19B-19B’?剖面線19F-19F’的剖面示意圖)，填入絕緣材料于凹槽T’中，以形成絕緣鑲嵌結(jié)構(gòu)190。
[0078]接著，如圖20A至圖20F所示(圖20B至圖20F分別繪示沿圖20A的剖面線20B-20B’?剖面線20F-20F’的剖面示意圖)，亦可形成介電層170于疊層結(jié)構(gòu)120上。實(shí)施例中，介電層170亦形成于導(dǎo)電鑲嵌結(jié)構(gòu)150及絕緣鑲嵌結(jié)構(gòu)190上。實(shí)施例中，亦可形成刻蝕阻擋層173于介電層170和疊層結(jié)構(gòu)120之間。
[0079]接著,如圖21所示,亦可形成接觸孔(contact hole) 175于介電層170內(nèi)。實(shí)施例中，接觸孔175電性連接于第二導(dǎo)電塊143。
[0080]綜上所述，雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu),包括: 一疊層結(jié)構(gòu)，形成于一襯底上，其中該疊層結(jié)構(gòu)包括多個(gè)導(dǎo)電條與多個(gè)絕緣條，該多個(gè)導(dǎo)電條與該多個(gè)絕緣條交錯(cuò)設(shè)置(interlaced)； 多個(gè)第一導(dǎo)電塊，形成于該疊層結(jié)構(gòu)上； 多個(gè)第一導(dǎo)電層和多個(gè)第二導(dǎo)電層，分別形成于該疊層結(jié)構(gòu)的兩側(cè)壁上；以及多個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)(conductive damascene structure),形成于該疊層結(jié)構(gòu)的兩側(cè)，其中各該第一導(dǎo)電塊經(jīng)由各該第一導(dǎo)電層和各該第二導(dǎo)電層與各該導(dǎo)電鑲嵌結(jié)構(gòu)電性連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，更包括一存儲(chǔ)材料層，形成于該疊層結(jié)構(gòu)的該兩側(cè)壁上，其中該存儲(chǔ)材料層是形成于該多個(gè)第一導(dǎo)電層和該疊層結(jié)構(gòu)之間以及該多個(gè)第二導(dǎo)電層和該疊層結(jié)構(gòu)之間。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，更包括: 一第二導(dǎo)電塊，形成于該疊層結(jié)構(gòu)上；以及 一第三導(dǎo)電層和一第四導(dǎo)電層，分別形成于該疊層結(jié)構(gòu)的該兩側(cè)壁上，其中該第二導(dǎo)電塊與該第三導(dǎo)電層和該第四導(dǎo)電層電性連接。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，更包括一絕緣鑲嵌結(jié)構(gòu)(insulatingdamascene structure),形成于該第二導(dǎo)電塊的兩側(cè),該絕緣鑲嵌結(jié)構(gòu)連接于該第二導(dǎo)電塊。
5.一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括: 形成一疊層結(jié)構(gòu)于一襯底上，其中包括形成多個(gè)導(dǎo)電條與多個(gè)絕緣條，該多個(gè)導(dǎo)電條與該多個(gè)絕緣條交錯(cuò)設(shè)置(interlaced)； 形成多個(gè)第一導(dǎo)電塊于該疊層結(jié)構(gòu)上； 分別形成多個(gè)第一導(dǎo)電層和多個(gè)第二導(dǎo)電層于該疊層結(jié)構(gòu)的兩側(cè)壁上；以及形成多個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)(conductive damascene structure)于該疊層結(jié)構(gòu)的兩側(cè),其中各該第一導(dǎo)電塊經(jīng)由各該第一導(dǎo)電條和各該第二導(dǎo)電條與各該導(dǎo)電鑲嵌結(jié)構(gòu)電性連接。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的制造方法，更包括: 形成一存儲(chǔ)材料層于該疊層結(jié)構(gòu)的該兩側(cè)壁上，其中該存儲(chǔ)材料層是形成于該多個(gè)第一導(dǎo)電層和該疊層結(jié)構(gòu)之間以及該多個(gè)第二導(dǎo)電層和該疊層結(jié)構(gòu)之間。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的制造方法，更包括: 形成一第二導(dǎo)電塊于該疊層結(jié)構(gòu)上；以及 分別形成一第三導(dǎo)電層和一第四導(dǎo)電層于該疊層結(jié)構(gòu)的該兩側(cè)壁上，其中該第二導(dǎo)電塊與該第三導(dǎo)電層和該第四導(dǎo)電層電性連接。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的制造方法，更包括: 形成一絕緣鑲嵌結(jié)構(gòu)(insulating damascene structure)于該第二導(dǎo)電塊的兩側(cè),該絕緣鑲嵌結(jié)構(gòu)鄰接于該第二導(dǎo)電塊。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中分別形成該多個(gè)第一導(dǎo)電層和該多個(gè)第二導(dǎo)電層于該疊層結(jié)構(gòu)的該兩側(cè)壁上的步驟包括: 形成一導(dǎo)電材料層于該疊層結(jié)構(gòu)及該多個(gè)第一導(dǎo)電塊上；以及 刻蝕該導(dǎo)電材料層以曝露出該多個(gè)第一導(dǎo)電塊并形成該多個(gè)第一導(dǎo)電層和該多個(gè)第二導(dǎo)電層于該疊層結(jié)構(gòu)的該兩側(cè)壁上。
10.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中形成該多個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)于該疊層結(jié)構(gòu)的該兩側(cè)的步驟包括: 形成多個(gè)凹槽 于該疊層結(jié)構(gòu)的該兩側(cè)，其中該多個(gè)凹槽的延伸方向垂直于該疊層結(jié)構(gòu)的延伸方向；以及 填入一導(dǎo)電材料于該多個(gè)凹槽中，以形成該多個(gè)導(dǎo)電鑲嵌結(jié)構(gòu)。
【文檔編號(hào)】H01L21/02GK103730435SQ201210388872
【公開日】2014年4月16日 申請(qǐng)日期:2012年10月15日 優(yōu)先權(quán)日:2012年10月15日
【發(fā)明者】賴二琨, 施彥豪, 蔡世昌 申請(qǐng)人:旺宏電子股份有限公司