一種半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有偽柵極結(jié)構(gòu)；在所述半導(dǎo)體襯底上依次形成接觸孔蝕刻停止層和旋涂介電層；回蝕刻所述旋涂介電層，直至完全露出位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層；執(zhí)行一后蝕刻處理過(guò)程，在所述旋涂介電層的表面形成一氧化層；去除位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層；同時(shí)蝕刻所述NMOS區(qū)和所述PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲柵電極層以形成柵溝槽；形成含硅底部抗反射涂層以完全填充所述柵溝槽；分別形成所述PMOS區(qū)和所述NMOS區(qū)的金屬柵極結(jié)構(gòu)。根據(jù)本發(fā)明，可以最大程度地減小金屬柵極結(jié)構(gòu)的形成過(guò)程所引起的柵極高度的降低。
【專利說(shuō)明】一種半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種形成金屬柵極結(jié)構(gòu)的方法。
【背景技術(shù)】
[0002]在下一代集成電路的制造工藝中，對(duì)于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的柵極的制作，通常采用高k_金屬柵工藝。對(duì)于具有較高工藝節(jié)點(diǎn)的晶體管結(jié)構(gòu)而言，所述高k_金屬柵工藝通常為后柵極(gate-last)工藝，其典型的實(shí)施過(guò)程包括:首先，在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)由自下而上的界面層、高k介電層、覆蓋層和犧牲柵電極層構(gòu)成；然后，在所述偽柵極結(jié)構(gòu)的兩側(cè)形成柵極間隙壁結(jié)構(gòu)，之后去除所述偽柵極結(jié)構(gòu)的犧牲柵電極層，在所述柵極間隙壁結(jié)構(gòu)之間留下一溝槽；接著，在所述溝槽內(nèi)依次沉積功函數(shù)金屬層(workfunction metal layer)、阻擋層(barrier layer)和浸潤(rùn)層(wetting layer)；最后進(jìn)行金屬柵(通常為鋁)的填充。
[0003]上述工藝過(guò)程導(dǎo)致較嚴(yán)重的柵極高度的下降，在后續(xù)形成共享接觸孔時(shí)，將會(huì)造成襯底硅材料的損失，影響CMOS的性能。造成所述柵極高度下降的原因有二:第一，形成所述偽柵極結(jié)構(gòu)以及兩側(cè)的柵極間隙壁結(jié)構(gòu)之后，在所述半導(dǎo)體襯底上依次形成接觸孔蝕刻停止層和層間介電層，接著實(shí)施一研磨過(guò)程，以露出所述偽柵極結(jié)構(gòu)的頂部，此研磨過(guò)程也會(huì)去除部分所述偽柵極結(jié)構(gòu)，由此造成柵極高度的下降；第二，由于CMOS的PMOS部分和NMOS部分的金屬柵極結(jié)構(gòu)需要具有不同的功函數(shù)，因此，二者的金屬柵極結(jié)構(gòu)是分別形成的，在去除所述偽柵極結(jié)構(gòu)后形成的溝槽內(nèi)依次形成功函數(shù)金屬層、阻擋層、浸潤(rùn)層和金屬柵的過(guò)程中需要執(zhí)行兩次或者多次的研磨過(guò)程，這些研磨過(guò)程也會(huì)造成柵極高度的下降。
[0004]因此，需要提出一種方法，以解決上述問(wèn)題。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有偽柵極結(jié)構(gòu)；在所述半導(dǎo)體襯底上依次形成接觸孔蝕刻停止層和旋涂介電層，以覆蓋所述偽柵極結(jié)構(gòu)；回蝕刻所述旋涂介電層，直至完全露出位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層；執(zhí)行一后蝕刻處理過(guò)程，在所述旋涂介電層的表面形成一氧化層；去除位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層；同時(shí)蝕刻所述NMOS區(qū)和所述PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲柵電極層以形成柵溝槽；在所述半導(dǎo)體襯底上形成含硅底部抗反射涂層，以完全填充所述柵溝槽；去除位于所述PMOS區(qū)的含硅底部抗反射涂層，在所述PMOS區(qū)形成第一金屬柵極結(jié)構(gòu)；去除位于所述NMOS區(qū)的含硅底部抗反射涂層，在所述NMOS區(qū)形成第二金屬柵極結(jié)構(gòu)。
[0006]進(jìn)一步，采用化學(xué)氣相沉積工藝形成所述蝕刻停止層。
[0007]進(jìn)一步，采用旋涂工藝形成所述旋涂介電層。
[0008]進(jìn)一步，所述蝕刻停止層的材料為氮化硅。
[0009]進(jìn)一步，所述旋涂介電層的材料包括具有低介電常數(shù)的材料。[0010]進(jìn)一步，所述旋涂介電層的材料為DUO。
[0011]進(jìn)一步，所述后蝕刻處理的工藝條件為:源氣體CF4的流量為10-200SCCm，CHF3的流量為10-200sccm, C4F6的流量為lO-lOOsccm，O2的流量為10-200sccm，壓力為5-200mTorr，功率為 100-1000W，處理時(shí)間為 10sec-10min。
[0012]進(jìn)一步，采用干法蝕刻工藝去除位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層。
[0013]進(jìn)一步，所述蝕刻為過(guò)蝕刻。
[0014]進(jìn)一步，采用旋涂工藝形成所述含硅底部抗反射涂層
[0015]進(jìn)一步，采用干法蝕刻工藝去除位于所述PMOS區(qū)的含硅底部抗反射涂層。
[0016]進(jìn)一步，采用濕法蝕刻工藝去除位于所述NMOS區(qū)的含硅底部抗反射涂層。
[0017]進(jìn)一步，所述濕法蝕刻的蝕刻劑為稀釋的氫氟酸。
[0018]進(jìn)一步，所述第一金屬柵極結(jié)構(gòu)和所述第二金屬柵極結(jié)構(gòu)均包括自下而上堆疊而成的功函數(shù)金屬層、阻擋層、浸潤(rùn)層和金屬柵極材料層。
[0019]進(jìn)一步，所述第二金屬柵極結(jié)構(gòu)中的功函數(shù)金屬層的功函數(shù)不同于所述第一金屬柵極結(jié)構(gòu)中的功函數(shù)金屬層的功函數(shù)。
[0020]進(jìn)一步，所述第二金屬柵極結(jié)構(gòu)形成之后，所述旋涂介電層加以保留或者通過(guò)濕法蝕刻工藝加以去除。
[0021]進(jìn)一步，所述偽柵極結(jié)構(gòu)包括自下而上依次層疊的界面層、高k介電層、覆蓋層和犧牲柵電極層。
[0022]根據(jù)本發(fā)明，可以最大程度地減小金屬柵極結(jié)構(gòu)的形成過(guò)程所引起的柵極高度的降低。
【專利附圖】

【附圖說(shuō)明】
[0023]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0024]附圖中:
[0025]圖1A-圖1H為本發(fā)明提出的形成金屬柵極結(jié)構(gòu)的方法的各步驟的示意性剖面圖；
[0026]圖2為本發(fā)明提出的形成金屬柵極結(jié)構(gòu)的方法的流程圖。
【具體實(shí)施方式】
[0027]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0028]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的形成金屬柵極結(jié)構(gòu)的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0029]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0030]下面，參照?qǐng)D1A-圖1H和圖2來(lái)描述本發(fā)明提出的形成金屬柵極結(jié)構(gòu)的方法的詳細(xì)步驟。
[0031]參照?qǐng)D1A-圖1H，其中示出了本發(fā)明提出的形成金屬柵極結(jié)構(gòu)的方法的各步驟的示意性剖面圖。
[0032]首先，如圖1A所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實(shí)施例中，所述半導(dǎo)體襯底100選用單晶硅材料構(gòu)成。在所述半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)101，所述隔離結(jié)構(gòu)101為淺溝槽隔離(S TI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)101將半導(dǎo)體襯底100分為NMOS區(qū)和PMOS區(qū)。所述半導(dǎo)體襯底100中還形成有各種阱(well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。
[0033]在所述半導(dǎo)體襯底100上形成有偽柵極結(jié)構(gòu)102，作為一個(gè)示例，所述偽柵極結(jié)構(gòu)102可包括自下而上依次層疊的界面層、高k介電層、覆蓋層(capping layer)和犧牲柵電極層。所述界面層的材料可包括硅氧化物(SiOx)。所述高k介電層的材料可包括氧化鉿、氧化鉿娃、氮氧化鉿娃、氧化鑭、氧化錯(cuò)、氧化錯(cuò)娃、氧化鈦、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化鍶鈦、氧化鋁等，特別優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。所述覆蓋層的材料可包括氮化鈦和氮化鉭。所述犧牲柵電極層的材料可包括多晶硅。
[0034]此外，作為示例，在所述偽柵極結(jié)構(gòu)102兩側(cè)形成有側(cè)壁結(jié)構(gòu)103。其中，所述側(cè)壁結(jié)構(gòu)103可以包括至少一氧化物層和/或至少一氮化物層。
[0035]接著，如圖1B所示，在所述半導(dǎo)體襯底100上依次形成接觸孔蝕刻停止層104和旋涂介電層(Spin-on dielectric layer) 105,以覆蓋所述偽柵極結(jié)構(gòu)102。采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝分別形成所述蝕刻停止層104和所述旋涂介電層105，例如，采用化學(xué)氣相沉積工藝形成所述蝕刻停止層104，采用旋涂工藝形成所述旋涂介電層105 ;其中，所述蝕刻停止層104的材料優(yōu)選氮化硅(SiN)，所述旋涂介電層105的材料包括DUO (一種Honeywell公司的產(chǎn)品)以及任何其它具有低介電常數(shù)的材料。
[0036]接著，如圖1C所示，回蝕刻所述旋涂介電層105，直至完全露出位于所述偽柵極結(jié)構(gòu)102頂部的接觸孔蝕刻停止層104。接下來(lái)，執(zhí)行一后蝕刻(post-etch)處理過(guò)程，去除所述旋涂介電層105表面的蝕刻殘留物質(zhì)和雜質(zhì)的同時(shí)在所述旋涂介電層105的表面形成一氧化層106，所述氧化層106可以作為后續(xù)蝕刻過(guò)程的蝕刻終止層。在本實(shí)施例中，所述后蝕刻處理的工藝條件為:源氣體CF4的流量為10-200sccm，CHF3的流量為10-200sccm，C4F6的流量為lO-lOOsccm，O2的流量為10_200sccm，壓力為5_200mTorr，功率為100-1000W，處理時(shí)間為10sec-10min。
[0037]接著，如圖1D所示，去除位于所述偽柵極結(jié)構(gòu)102頂部的接觸孔蝕刻停止層104。然后，同時(shí)去除所述NMOS區(qū)和所述PMOS區(qū)的偽柵極結(jié)構(gòu)102中的犧牲柵電極層，在所述側(cè)壁結(jié)構(gòu)103的中間形成柵溝槽107。采用傳統(tǒng)工藝完成上述去除過(guò)程，例如干法蝕刻。需要說(shuō)明的是，采用干法蝕刻工藝去除所述犧牲柵電極層時(shí)，實(shí)施過(guò)蝕刻(over-etch)處理是允許的，以便完全去除所述犧牲柵電極層。
[0038]接著，如圖1E所示，在所述半導(dǎo)體襯底100上形成含硅底部抗反射涂層(S1-BARC)108，以完全填充所述柵溝槽107。在本實(shí)施例中，采用旋涂工藝形成所述含硅底部抗反射涂層 108。
[0039]接著，如圖1F所示，去除位于所述PMOS區(qū)的含硅底部抗反射涂層108，以完全露出所述柵溝槽107。采用傳統(tǒng)工藝完成上述去除過(guò)程，例如干法蝕刻。在本實(shí)施例中，所述干法蝕刻的工藝條件包括:源氣體CF4的流量為10-200sccm，CHF3的流量為10-200sccm，壓力為 5-200mTorr，功率為 100-1000W，處理時(shí)間為 10sec-10min。
[0040]接著，如圖1G所示，在所述柵溝槽107中形成第一金屬柵極結(jié)構(gòu)109。所述第一金屬柵極結(jié)構(gòu)109包括自下而上堆疊而成的功函數(shù)金屬層、阻擋層、浸潤(rùn)層和金屬柵極材料層，其中，所述功函數(shù)金屬層可包括一層或多層金屬，其構(gòu)成材料包括氮化鈦、鈦鋁合金和氮化鎢；所述阻擋層的材料包括氮化鉭和氮化鈦；所述浸潤(rùn)層的材料包括鈦或鈦鋁合金；所述金屬柵極材料層的材料包括鎢或鋁。采用原子層沉積工藝或物理氣相沉積工藝形成所述功函數(shù)金屬層、所述阻擋層和所述浸潤(rùn)層，采用化學(xué)氣相沉積工藝或物理氣相沉積工藝形成所述金屬柵極材料層。然后，執(zhí)行一研磨過(guò)程以去除形成在所述柵溝槽107之外的構(gòu)成所述第一金屬柵極結(jié)構(gòu)109的上述各層材料，所述研磨過(guò)程在露出所述旋涂介電層105時(shí)終止。
[0041]接著，如圖1H所示，在所述NMOS區(qū)形成第二金屬柵極結(jié)構(gòu)110，其形成過(guò)程的工藝步驟包括:采用濕法蝕刻工藝去除位于所述NMOS區(qū)的含硅底部抗反射涂層108，以完全露出所述柵溝槽107，所述濕法蝕刻的蝕刻劑為稀釋的氫氟酸；在所述柵溝槽107中形成所述第二金屬柵極結(jié)構(gòu)110，所述第二金屬柵極結(jié)構(gòu)110包括自下而上堆疊而成的功函數(shù)金屬層、阻擋層、浸潤(rùn)層和金屬柵極材料層，與所述第一金屬柵極結(jié)構(gòu)109不同的是，所述第二金屬柵極結(jié)構(gòu)110中的功函數(shù)金屬層的功函數(shù)不同于所述第一金屬柵極結(jié)構(gòu)109中的功函數(shù)金屬層的功函數(shù)；執(zhí)行一研磨過(guò)程，以去除形成在所述柵溝槽107之外的構(gòu)成所述第二金屬柵極結(jié)構(gòu)110的上述各層材料，所述研磨過(guò)程在露出所述旋涂介電層105時(shí)終止。
[0042]至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的全部工藝步驟，接下來(lái)，可以通過(guò)后續(xù)工藝完成整個(gè)半導(dǎo)體器件的制作，所述后續(xù)工藝與傳統(tǒng)的半導(dǎo)體器件加工工藝完全相同。需要說(shuō)明的是，在所述第二金屬柵極結(jié)構(gòu)110形成之后，所述旋涂介電層105可以保留，也可以通過(guò)濕法蝕刻工藝加以去除。根據(jù)本發(fā)明，可以最大程度地減小金屬柵極結(jié)構(gòu)的形成過(guò)程所引起的柵極高度的降低。
[0043]參照?qǐng)D2，其中示出了本發(fā)明提出的形成金屬柵極結(jié)構(gòu)的方法的流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0044]在步驟201中，提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有偽柵極結(jié)構(gòu)；
[0045]在步驟202中，在所述半導(dǎo)體襯底上依次形成接觸孔蝕刻停止層和旋涂介電層，以覆蓋所述偽柵極結(jié)構(gòu)；
[0046]在步驟203中，回蝕刻所述旋涂介電層，直至完全露出位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層；
[0047]在步驟204中，執(zhí)行一后蝕刻處理過(guò)程，在所述旋涂介電層的表面形成一氧化層；
[0048]在步驟205中，去除位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層；
[0049]在步驟206中，同時(shí)去除所述NMOS區(qū)和所述PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲柵電極層以形成柵溝槽；
[0050]在步驟207中，在所述半導(dǎo)體襯底上形成含硅底部抗反射涂層，以完全填充所述柵溝槽；
[0051]在步驟208中，去除位于所述PMOS區(qū)的含硅底部抗反射涂層，在所述PMOS區(qū)形成
第一金屬柵極結(jié)構(gòu)；
[0052]在步驟209中，去除位于所述NMOS區(qū)的含硅底部抗反射涂層，在所述NMOS區(qū)形成
第二金屬柵極結(jié)構(gòu)。
[0053]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，包括: 提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有偽柵極結(jié)構(gòu)； 在所述半導(dǎo)體襯底上依次形成接觸孔蝕刻停止層和旋涂介電層，以覆蓋所述偽柵極結(jié)構(gòu)； 回蝕刻所述旋涂介電層，直至完全露出位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層； 執(zhí)行一后蝕刻處理過(guò)程，在所述旋涂介電層的表面形成一氧化層； 去除位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層； 同時(shí)蝕刻所述NMOS區(qū)和所述PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲柵電極層以形成柵溝槽； 在所述半導(dǎo)體襯底上形成含硅底部抗反射涂層，以完全填充所述柵溝槽； 去除位于所述PMOS區(qū)的含硅底部抗反射涂層，在所述PMOS區(qū)形成第一金屬柵極結(jié)構(gòu)； 去除位于所述NMOS區(qū)的含硅底部抗反射涂層，在所述NMOS區(qū)形成第二金屬柵極結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用化學(xué)氣相沉積工藝形成所述蝕刻停止層。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用旋涂工藝形成所述旋涂介電層。
4.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述蝕刻停止層的材料為氮化硅。
5.根據(jù)權(quán)利要求1或3所述的方法，其特征在于，所述旋涂介電層的材料包括具有低介電常數(shù)的材料。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述旋涂介電層的材料為DU0。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述后蝕刻處理的工藝條件為:源氣體CF4 的流量為 10-200sccm, CHF3 的流量為 10-200sccm, C4F6 的流量為 lO-lOOsccm，O2 的流量為 10-200sccm，壓力為 5_200mTorr，功率為 100-1000W，處理時(shí)間為 10sec-10min。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用干法蝕刻工藝去除位于所述偽柵極結(jié)構(gòu)頂部的接觸孔蝕刻停止層。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述蝕刻為過(guò)蝕刻。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用旋涂工藝形成所述含硅底部抗反射涂層。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用干法蝕刻工藝去除位于所述PMOS區(qū)的含硅底部抗反射涂層。
12.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用濕法蝕刻工藝去除位于所述NMOS區(qū)的含硅底部抗反射涂層。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述濕法蝕刻的蝕刻劑為稀釋的氫氟酸。
14.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一金屬柵極結(jié)構(gòu)和所述第二金屬柵極結(jié)構(gòu)均包括自下而上 堆疊而成的功函數(shù)金屬層、阻擋層、浸潤(rùn)層和金屬柵極材料層。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述第二金屬柵極結(jié)構(gòu)中的功函數(shù)金屬層的功函數(shù)不同于所述第一金屬柵極結(jié)構(gòu)中的功函數(shù)金屬層的功函數(shù)。
16.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二金屬柵極結(jié)構(gòu)形成之后，所述旋涂介電層加以保留或者通過(guò)濕法蝕刻工藝加以去除。
17.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述偽柵極結(jié)構(gòu)包括自下而上依次層疊的界面層、高k介電層、覆蓋層和犧牲柵電極層。
【文檔編號(hào)】H01L21/28GK103794479SQ201210422123
【公開(kāi)日】2014年5月14日 申請(qǐng)日期:2012年10月29日 優(yōu)先權(quán)日:2012年10月29日
【發(fā)明者】張海洋, 張城龍 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司