專利名稱：一種雙極集成電路放大系數(shù)工藝改進(jìn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝領(lǐng)域，特別涉及一種改善雙極集成電路放大系數(shù)的工藝方法。
背景技術(shù)：
放大系數(shù)是雙極集成電路制造中的一個(gè)重要性能參數(shù)指標(biāo)，其穩(wěn)定性直接決定電路的可靠性。在現(xiàn)有的一些帶氮化硅的BJT與JFET相兼容的雙極集成電路制造工藝中，在引線孔光刻版之前使用了氮化硅介質(zhì)膜，由于氮化硅介質(zhì)膜的應(yīng)力特性與該種電路不完全匹配，在測(cè)試此類雙極電路的橫向和縱向PNP管放大系數(shù)時(shí)表現(xiàn)出接觸孔未通或鋁引線與·硅襯底的歐姆接觸不良的現(xiàn)象，而實(shí)際上這是PNP管的放大系數(shù)出現(xiàn)了衰減后所表現(xiàn)出的情況，這就導(dǎo)致所生產(chǎn)的電路達(dá)不到技術(shù)指標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的目的就是為克服由于氮化硅介質(zhì)膜的應(yīng)力特性與該種電路不完全匹配、造成此類雙極電路放大系數(shù)衰減的缺陷，提供的一種雙極集成電路放大系數(shù)工藝改進(jìn)方法。為了實(shí)現(xiàn)上述目的，本發(fā)明采用了如下技術(shù)方案
一種雙極集成電路放大系數(shù)工藝改進(jìn)方法，包括常規(guī)工藝制作BJT與JFET相兼容的雙極集成電路的基本電路的步驟、在基本電路上制作電極引線步驟、以及后續(xù)工藝整理步驟，其特征在于所述的基本電路上制作電極引線的步驟為
a、基本電路表面淀積LTO
在420°C的爐溫下，通過LPCVD淀積一層450nm的二氧化硅LTO層(20)，然后在850°C的溫度下對(duì)淀積的LTO層進(jìn)行增密；
b、接觸孔一次光刻
利用光刻掩膜技術(shù)，形成基本電路中的引線接觸孔(21)的圖形；經(jīng)過孔一次刻蝕將接觸孔內(nèi)的氧化層去除干凈，形成引線接觸孔(21)；
C、引線接觸孔孔氧化
通過氧化的方式在LTO層、以及引線接觸孔內(nèi)生長一定厚度的氧化層(22);
d、淀積氮化娃
在氧化層(22)以及引線接觸孔的氧化層上，通過LPCVD淀積一層氮化硅薄膜(23)；
e、引線接觸孔二次光刻
利用光刻掩膜技術(shù)，對(duì)每個(gè)引線接觸孔(21)進(jìn)行第二次套刻；并將引線接觸孔內(nèi)的氮化硅薄膜(23)和氧化層(22)刻蝕干凈，在底部形成小于引線接觸孔(21)的二次引線孔
(24)，每個(gè)二次引線孔(24)分別與下面基本電路中相應(yīng)的基區(qū)硼(14)、發(fā)射區(qū)磷(16)及柵區(qū)磷(19)接觸；
f、濺純鋁在基本電路表面濺射一層1. 2 1. 5 ii m的純鋁膜； g、鋁線條光刻
利用光刻技術(shù)，形成具體的鋁連線及壓焊點(diǎn)圖形；然后用腐鋁液將光刻圖形上多余的鋁膜腐蝕干凈，分別形成與相應(yīng)的基區(qū)硼(14)、發(fā)射區(qū)磷(16)及柵區(qū)磷(19)相連的電極引線(25)及壓焊點(diǎn)。
由于采用了上述技術(shù)方案，本發(fā)明具有如下優(yōu)點(diǎn)(1)能有效的釋放氮化硅介質(zhì)膜的應(yīng)力，使其與此類雙極電路的特性相匹配；(2)有效預(yù)防PNP管放大系數(shù)的衰減，穩(wěn)定PNP管放大系數(shù)；(3)技術(shù)途徑易于實(shí)現(xiàn)。


圖1一圖6是本發(fā)明的基本電路上制作電極引線的各工藝步驟結(jié)構(gòu)圖。
具體實(shí)施例方式本發(fā)明提供的一種雙極集成電路放大系數(shù)工藝改進(jìn)方法，包括常規(guī)工藝制作BJT與JFET相兼容的雙極集成電路的基本電路的步驟、在基本電路上制作電極引線步驟、以及后續(xù)工藝整理步驟。所述的基本電路包括底層硅P襯底1、1外延層9，？+區(qū)12、奸區(qū)4、基區(qū)硼(14)、發(fā)射區(qū)磷(16)及柵區(qū)磷(19)。本發(fā)明的特征在于所述的基本電路上制作電極引線的步驟為
a、淀積LTO—如圖1所示，在420°C的爐溫下，通過LPCVD(氣相沉積裝置)淀積一層450nm左右的二氧化硅20，作為電路電容介質(zhì)層；然后在850°C的溫度下對(duì)淀積的LTO層進(jìn)行增密，增加LTO介質(zhì)層的致密性；
b、接觸孔一次光刻——如圖2所示，利用光刻掩膜技術(shù)，形成電路引線接觸孔21的圖形；經(jīng)過孔一次刻蝕將接觸孔內(nèi)的氧化層去除干凈，形成電路引線接觸孔21 ；
c、引線接觸孔孔氧化一如圖3所示，通過氧化的方式在LTO層、以及引線接觸孔內(nèi)生長一定厚度的氧化層22 ；
d、淀積氮化硅一如圖4所示，在氧化層22以及引線接觸孔上通過LPCVD淀積一層氮化硅薄膜23 ；
e、引線接觸孔二次光刻——如圖5所示，利用光刻掩膜技術(shù)，對(duì)電路接觸孔進(jìn)行第二次套刻；并將接觸孔內(nèi)的氮化硅23和氧化層22刻蝕干凈，在底部形成小于引線接觸孔21的小引線孔24，小引線孔24與下面的基區(qū)硼14接觸；
f、濺純鋁——如圖6所示，在基片表面濺射一層(1.2 1.5) 的純鋁膜，作為鋁連線及電極引線；
g、鋁線條光刻——如圖6所示，利用光刻技術(shù)，形成具體的鋁連線及壓焊點(diǎn)圖形；然后用腐鋁液將光刻圖形上多余的鋁膜腐蝕干凈，形成鋁連線25及壓焊點(diǎn)。
以下接常規(guī)的后續(xù)工藝整理步驟1、合金，在420°c氮?dú)庀逻M(jìn)行合金退火20min，使鋁壓焊點(diǎn)與硅襯底形成良好歐姆接
觸；j、鈍化，利用PECVD在380°C的溫度下淀積一層二氧化硅和氮化硅的復(fù)合膜，厚度分別為650nm和250nm，作為電路表面的保護(hù)層；
k、鈍化層光刻，利用光刻技術(shù)，形成保護(hù)層圖形；
1>PD干蝕，采用干法刻蝕，將電路壓焊點(diǎn)上的鈍化層刻蝕干凈；m、合金退火，在500°C氮?dú)庀逻M(jìn)行合金退火20min，增強(qiáng)鋁壓焊點(diǎn)與硅襯底的歐姆接觸，同時(shí)消除鈍化膜應(yīng)力；
n、PED單管測(cè)試，對(duì)電路單管功能進(jìn)行測(cè)試，確定電路是否到達(dá)要求。利用上述工藝流程，能有效的釋放氮化硅薄膜應(yīng)力，成功防止此類雙極集成電路 PNP管放大系數(shù)的衰減，其橫向和縱向PNP管的放大系數(shù)分別能達(dá)到如下指標(biāo)
橫向PNP
^ ^ 10 (VCE = -5V, Ib=IuA/級(jí))
縱向PNP
^ ^ 15 (VCE = -5V, Ib=I u A/ 級(jí))。
權(quán)利要求
1. 一種雙極集成電路放大系數(shù)工藝改進(jìn)方法，包括常規(guī)工藝制作BJT與JFET相兼容的雙極集成電路的基本電路的步驟、在基本電路上制作電極引線步驟、以及后續(xù)工藝整理步驟，其特征在于所述的基本電路上制作電極引線的步驟為 a、基本電路表面淀積LTO 在420°C的爐溫下，通過LPCVD淀積一層450nm的二氧化硅LTO層(20)，然后在850°C的溫度下對(duì)淀積的LTO層進(jìn)行增密； b、接觸孔一次光刻 利用光刻掩膜技術(shù)，形成基本電路中的引線接觸孔(21)的圖形；經(jīng)過孔一次刻蝕將接觸孔內(nèi)的氧化層去除干凈，形成引線接觸孔(21)； C、引線接觸孔孔氧化 通過氧化的方式在LTO層、以及引線接觸孔內(nèi)生長一定厚度的氧化層(22); d、淀積氮化娃 在氧化層(22)以及引線接觸孔的氧化層上，通過LPCVD淀積一層氮化硅薄膜(23)； e、引線接觸孔二次光刻 利用光刻掩膜技術(shù)，對(duì)每個(gè)引線接觸孔(21)進(jìn)行第二次套刻；并將引線接觸孔內(nèi)的氮化硅薄膜(23)和氧化層(22)刻蝕干凈，在底部形成小于引線接觸孔(21)的二次引線孔(24)，每個(gè)二次引線孔(24)分別與下面基本電路中相應(yīng)的基區(qū)硼(14)、發(fā)射區(qū)磷(16)及柵區(qū)磷(19)接觸； f、濺純鋁 在基本電路表面濺射一層1. 2 1. 5 μ m的純鋁膜； g、鋁線條光刻 利用光刻技術(shù)，形成具體的鋁連線及壓焊點(diǎn)圖形；然后用腐鋁液將光刻圖形上多余的鋁膜腐蝕干凈，分別形成與相應(yīng)的基區(qū)硼(14)、發(fā)射區(qū)磷(16)及柵區(qū)磷(19)相連的電極引線(25)及壓焊點(diǎn)。
全文摘要
本發(fā)明涉及一種雙極集成電路放大系數(shù)工藝改進(jìn)方法，包括常規(guī)工藝制作BJT與JFET相兼容的雙極集成電路的基本電路的步驟、在基本電路上制作電極引線步驟、以及后續(xù)工藝整理步驟，其特征在于所述的基本電路上制作電極引線的步驟為1、接觸孔一次光刻及刻蝕；2、孔氧化；3、淀積氮化硅；4、接觸孔二次光刻及孔二次刻蝕，5、濺射純鋁，6、光刻刻蝕形成電極引線(25)及壓焊點(diǎn)。本發(fā)明且具有如下優(yōu)點(diǎn)(1)能有效的釋放氮化硅介質(zhì)膜的應(yīng)力，使其與此類雙極電路的特性相匹配；(2)有效預(yù)防PNP管放大系數(shù)的衰減，穩(wěn)定PNP管放大系數(shù)；(3)技術(shù)途徑易于實(shí)現(xiàn)。
文檔編號(hào)H01L21/3213GK103021843SQ20121042595
公開日2013年4月3日 申請(qǐng)日期2012年10月31日 優(yōu)先權(quán)日2012年10月31日
發(fā)明者簡崇璽, 陳計(jì)學(xué), 呂東鋒, 丁繼洪, 張學(xué)明, 高博 申請(qǐng)人:華東光電集成器件研究所