與線焊盤有關(guān)且降低高rf損耗鍍覆影響的設(shè)備和方法
【專利摘要】為了降低與高射頻（RF）損耗鍍覆有關(guān)的RF損耗，例如，鎳/鈀/金（Ni/Pd/Au）鍍覆，在某些實施例中，焊料掩?？梢员恢貥?gòu)以防止線焊區(qū)域的邊緣和側(cè)壁被鍍覆。使線焊區(qū)域的邊緣和側(cè)壁不被高RF損耗鍍覆（例如Ni/Pd/Au鍍覆）提供了RF電流圍繞高阻抗材料流動的通道，這降低了與高阻抗鍍覆材料有關(guān)的RF信號損耗。而且，為了降低與高RF損耗鍍覆（例如，Ni/Pd/Au鍍覆）有關(guān)的RF損耗，與射頻集成電路（RFIC）有關(guān)的諸如電容器、電阻器或電感器的芯片上無源器件可相對于RFIC的RF信號輸出設(shè)置在RF上信號通道中。通過在RF上信號通道中設(shè)置芯片上無源器件，RF電流不直接流過無源器件焊盤的高RF損耗鍍覆材料。
【專利說明】與線焊盤有關(guān)且降低高RF損耗鍍覆影響的設(shè)備和方法
[0001]優(yōu)先權(quán)要求
[0002]本申請要求于2011年3月3日提交的名稱為“WIRE BOND PAD SYSTEM ANDMETHOD”的美國專利申請N0.13/040, 127以及于2011年3月3日提交的名稱為“APPARATUSAND METHODS FOR REDUCING IMPACT OF HIGH RF LOSS PLATING” 的美國專利申請N0.13/040, 137的優(yōu)先權(quán)之權(quán)益，其每一個通過全文引用結(jié)合于此以作為本說明書的一部分。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明總體上涉及集成電路布局和封裝的領(lǐng)域，具體涉及用于封裝射頻(RF)集成電路(IC)布局和形成線焊盤的系統(tǒng)和方法。
【背景技術(shù)】
[0004]如集成電路(IC)制造領(lǐng)域的普通技術(shù)人員所知，硅或其它半導(dǎo)體晶片可制作成1C。IC焊接且電連接到具有電介質(zhì)層和金屬跡線的載體或襯底，并且為了使用而被封裝。表面鍍覆材料鍍覆在銅跡線的頂層上以在IC和襯底之間提供電連接點，以允許IC與外界連接。傳統(tǒng)上，鎳/金(Ni/Au)已經(jīng)是用于RFIC產(chǎn)品的標準表面鍍覆材料，并且在一定情形下，RFIC被線焊到鍍在襯底的表面上的Ni/Au線焊盤以形成RFIC與其封裝的電連接。然而，金價的上漲提聞了與Ni/Au表面鍛覆有關(guān)的封裝成本。

【發(fā)明內(nèi)容】

[0005]所公開的系統(tǒng)和方法通過采用用于RFIC產(chǎn)品的鎳/鈀/金(Ni/Pd/Au)表面鍍覆材料降低了 RFIC封裝的成本。為了降低成本，Ni/Pd/Au表面鍍層中的金層薄于Ni/Au表面鍍層中的金層。然而，Ni/Pd/Au具有的射頻方塊電阻遠大于Ni/Au具有的射頻方塊電阻，這是由于薄鈀和金層以及鎳的鐵磁性造成的。這會導(dǎo)致減小的有效電流片厚度和在RF信號上增大的電流聚集，并且在某些實施例中，對于通過Ni/Pd/Au鍍覆表面的RF信號比通過Ni/Au鍍覆表面的RF信號，會導(dǎo)致更大的RF損耗。這些損耗可影響產(chǎn)品的性能和產(chǎn)率。
[0006]所公開的進一步系統(tǒng)和方法降低了與RFIC的Ni/Pd/Au表面鍍覆的低成本有關(guān)的RF損耗。在某些設(shè)計電路或布局的實施例中，線焊區(qū)域中的RF線/跡線表面、邊緣和側(cè)壁對于鍍覆工藝是敞開的，并且因此鍍覆有最終的Ni/Pd/Au表面。由于通過鍍覆線焊區(qū)域的RF電流上的趨膚效應(yīng)和渦流效應(yīng)，主要的RF電流在跡線邊緣以及鍍覆線焊區(qū)域的側(cè)壁流動。因為主要的RF電流在跡線邊緣以及側(cè)壁流動，鍍覆的跡線邊緣和側(cè)壁對RF損耗貢獻更大。為了降低RF損耗，某些實施例重構(gòu)焊料掩模以覆蓋線焊區(qū)域的跡線邊緣和側(cè)壁，使跡線邊緣和側(cè)壁無鍍覆Ni/Pd/Au的最終表面。在線焊區(qū)域周圍無Ni/Pd/Au鍍覆的銅跡線邊緣和側(cè)壁在Ni/Pd/Au線焊盤周圍提供了 RF電流的低電阻通道，并且因此降低了與RFIC襯底的Ni/Pd/Au表面鍍覆有關(guān)的RF信號損耗。
[0007]某些實施例涉及制造射頻集成電路(RFIC)模塊的方法，其包括提供具有至少一個銅跡線的襯底，銅跡線具有線焊表面。該方法還包括直接在該銅跡線的連接表面之上形成用于線焊盤的焊料掩模開口，線焊盤具有至少一個邊緣和至少一個側(cè)壁。該方法還包括直接在線焊盤的至少一個邊緣和至少一個側(cè)壁之上形成焊料掩模，用鎳層鍍覆銅跡線，用鈀層鍍覆鎳層，以及用金層鍍覆鈀層，以形成鎳/鈀/金線焊盤。該鎳/鈀/金線焊盤具有至少一個邊緣和至少一個側(cè)壁無鎳、鈀和金層。
[0008]根據(jù)很多實施例，本發(fā)明涉及用于射頻集成電路(RFIC)模塊的線焊盤。線焊盤包括在銅跡線的線焊表面之上鍍覆的鎳層，該銅跡線形成在RFIC模塊的襯底的上表面上。該線焊盤還包括鍍覆在鎳層之上的鈀層和鍍覆在鈀層之上的金層。該線焊盤具有線焊區(qū)域、相鄰于線焊區(qū)域的至少一個邊緣以及相鄰于至少一個邊緣的至少一個側(cè)壁，該至少一個邊緣和至少一個側(cè)壁無鎳層、鈀層和金層。
[0009]根據(jù)各種實施例，用于制造射頻集成電路(RFIC)模塊的設(shè)備包括用于提供具有至少一個銅跡線的襯底的裝置，該銅跡線具有線焊表面，以及用于直接在銅跡線的連接表面之上形成用于線焊盤的焊料掩模開口的裝置，該線焊盤具有至少一個邊緣和至少一個側(cè)壁。該設(shè)備還包括直接在線焊盤的至少一個邊緣和至少一個側(cè)壁之上形成焊料掩模的裝置，用于以鎳層鍍覆銅跡線的裝置，用于以鈀層鍍覆鎳層的裝置，以及用于以金層鍍覆鈀層的裝置，以形成鎳/鈀/金線焊盤。該鎳/鈀/金線焊盤具有至少一個邊緣和至少一個側(cè)壁無鎳、鈀和金層。
[0010]另外，所公開的系統(tǒng)和方法降低了與芯片上電容器、電阻器、電感器或RFIC的其它無源器件的高RF損耗焊盤有關(guān)的RF損耗。在某些實施例中，RFIC包括芯片上電容器、電阻器、電感器或其它無源器件。電容器或無源器件連接到傳輸RF電流的銅跡線。當高RF損耗焊盤，例如Ni/Pd/Au焊盤，例如用于連接無源器件到RFIC模塊的電路跡線時，高RF損耗焊盤產(chǎn)生RF電流流過它時的RF信號損耗。相對于RFIC的RF信號輸出，設(shè)置在RF上跡線的芯片上電容器、電阻器、電感器或其它無源器件降低了與芯片上無源器件焊盤有關(guān)的RF損耗。
[0011]在某些實施例中，公開了構(gòu)造來降低信號損耗電子電路模塊。該模塊包括具有輸出信號和與其有關(guān)的電流的電子電路裝置。所述電子電路裝置包括第一配線、第二配線和具有芯片上無源部件的集成電路芯片。電子電路模塊還包括襯底，該襯底包括用于傳導(dǎo)所述電流的跡線。所述跡線具有在上行信號通道上電連接到所述第一配線的第一焊盤以及在下行信號通道上電連接到所述第二配線的第二焊盤。所述電子電路裝置構(gòu)造來使所述芯片上無源部件電連接到所述第一配線以及使所述輸出信號電連接到所述第二配線。因此，所述電流被引離所述第一焊盤。根據(jù)一實施例，電子電路模塊是射頻集成電路模塊，以及信號損耗是射頻信號損耗。在另一個實施例中，電子電路裝置是射頻電子電路裝置，輸出信號是射頻輸出信號，以及電流是射頻電流。
[0012]根據(jù)多個實施例，電子電路裝置構(gòu)造來降低信號損耗。該裝置包括具有芯片上無源部件的集成電路芯片，具有有關(guān)電流的輸出信號，電連接到位于襯底上的跡線的上行信號通道上的第一焊盤的第一配線，以及電連接到位于所述跡線上的下行信號通道上的第二焊盤的第二配線。所述電子電路裝置構(gòu)造來使所述芯片上無源部件電連接到所述第一配線，以及所述輸出信號電連接到第二配線。因此，所述電流被引離所述第一焊盤。
[0013]根據(jù)各種實施例，公開了降低電子電路模塊的信號損耗的方法。該方法包括制造電子電路裝置，其包括具有芯片上無源部件的集成電路芯片，以及從電子電路裝置產(chǎn)生輸出信號。所述輸出信號具有有關(guān)的電流。該方法還包括在電子電路裝置上形成第一配線和第二配線，在襯底上形成第一焊盤和第二焊盤，以及在襯底上形成提供在第一和第二焊盤之間傳導(dǎo)電流的傳導(dǎo)通道的跡線。該跡線具有與第一焊盤有關(guān)的上行信號通道和與第二焊盤有關(guān)的下行信號通道。該方法還包括電連接第一配線到第一焊盤，電連接第二配線到第二焊盤，以及將電子電路裝置構(gòu)造來使芯片上無源部件電連接到第一配線以及使輸出信號電連接到第二配線。因此，電流被引離第一焊盤。
[0014]根據(jù)一實施例，公開了降低電子電路模塊的信號損耗的設(shè)備。該設(shè)備包括用于制造電子電路裝置的裝置，該電子電路裝置包括具有芯片上無源部件的集成電路芯片，以及用于從電子電路裝置產(chǎn)生輸出信號的裝置。所述輸出信號具有有關(guān)的電流。該設(shè)備還包括用于在電子電路裝置上形成第一配線和第二配線的裝置，用于在襯底上形成第一焊盤和第二焊盤的裝置，以及用于在襯底上形成跡線的裝置，以在第一和第二焊盤之間傳導(dǎo)電流。該跡線具有與第一焊盤有關(guān)的上行信號通道以及與第二焊盤有關(guān)的下行信號通道。該設(shè)備還包括用于電連接第一配線到第一焊盤的裝置，用于電連接第二配線到第二焊盤的裝置，以及用于構(gòu)造電子電路裝置的裝置，以使芯片上無源部件電連接到第一配線以及使輸出信號電連接到第二配線。因此，電流被引離第一焊盤。
[0015]為了概括本發(fā)明的目的，這里已經(jīng)描述了本發(fā)明的某些方面、優(yōu)點和新穎性特征。應(yīng)當理解的是，根據(jù)本發(fā)明任何特定的實施例不必實現(xiàn)所有這些優(yōu)點。因此，如這里可能教導(dǎo)或建議的，本發(fā)明可以以實現(xiàn)或優(yōu)化一個優(yōu)點或成組優(yōu)點的方式實施或者實現(xiàn)，而不必實現(xiàn)其它優(yōu)點。
【專利附圖】

【附圖說明】
[0016]圖1示出根據(jù)某些實施例的包括線焊盤的示例性IC模塊的放大圖。
[0017]圖2示出用于形成線焊盤的示例性工藝的流程圖。
[0018]圖3示出根據(jù)一實施例的圖1的IC模塊上Ni/Pd/Au線焊盤的截面圖。
[0019]圖4示出根據(jù)某些實施例的包括線焊盤的示例性RFIC模塊的放大部分。
[0020]圖5示出根據(jù)某些實施例的用于形成Ni/Pd/Au線焊盤的示例性工藝的流程圖。
[0021]圖6示出根據(jù)一實施例的圖4的RFIC模塊上Ni/Pd/Au線焊盤的截面圖。
[0022]圖7是比較根據(jù)某些實施例的具有邊緣/側(cè)壁暴露表面和邊緣/側(cè)壁鍍覆表面的跡線的RF損耗的圖。
[0023]圖8A-8F示出線焊區(qū)域的示例性布局，該線焊區(qū)域具有暴露于鍍覆的最小化邊緣和側(cè)壁。
[0024]圖9示出根據(jù)一實施例的具有帶芯片上無源器件的RFIC的RFIC模塊的放大圖。
[0025]圖10示出根據(jù)另一個實施例的具有帶芯片上無源器件的RFIC的RFIC模塊的放大部分。
【具體實施方式】
[0026]現(xiàn)在，將參考上述的附圖描述所述系統(tǒng)和方法的特征。在附圖中，附圖標記重復(fù)使用以表示標記元件之間的關(guān)聯(lián)。提供特定的實施方式來圖示說明本發(fā)明的實施例，但不用于限制本發(fā)明的范圍。
[0027]線焊是將諸如集成電路(IC)芯片的電路裝置連接到封裝的下一級的技術(shù)。這些電路裝置通常包括多個小的導(dǎo)電線/盤，其通過球焊或楔焊等電連接到嵌入裝置封裝或襯底中的導(dǎo)體上的線焊盤。襯底上的線焊盤提供IC和襯底之間的電連接，允許IC與外界連接。在任何一種類型的線焊中，配線采用熱、壓力和超聲波能量的某些結(jié)合進行焊接而在兩端連接。
[0028]多個銅圖案形成在襯底上，其電連接到電路圖案，并且諸如電介質(zhì)的填充物被填充在銅圖案之間，從而暴露銅圖案的上表面。然而，裸銅不容易焊接或連接，需要用容易焊接或連接的材料鍍覆。不應(yīng)焊接/連接的區(qū)域覆蓋有抗鍍覆的材料。通常，阻焊劑是指用作掩模的聚合物涂層，并且防止鍍覆材料粘合到遮蔽的銅跡線。表面鍍覆材料被鍍覆到暴露的銅跡線的頂層以提供線焊盤。在某些應(yīng)用中，線焊盤適合于直接線焊在有源電路上，以避免損壞易碎的器件并且降低功率集成電路的金屬電阻。
[0029]圖1示出根據(jù)一實施例的一部分IC模塊100，其包括IC102、襯底116、銅跡線104、線焊盤106a、106b以及連接配線108。IC通過配線108線焊到線焊盤106。在所示的實施例中，線焊盤106a是6-配線的線焊盤，而線焊盤106b是3-配線的線焊盤。在其它實施例中，其它數(shù)量的配線108可連接到線焊盤106。線焊盤106包括焊接區(qū)域114、側(cè)壁110和邊緣112。
[0030]圖2示出形成線焊盤的示例性工藝200的流程圖。工藝200參考圖1的實施例進行描述。狀態(tài)202開始,襯底116形成有電介質(zhì)層和導(dǎo)體104層,襯底116包括在襯底116的上表面上的跡線104，以形成電路通道，如半導(dǎo)體制造領(lǐng)域的普通技術(shù)人員所知。
[0031]在狀態(tài)204，工藝200將焊料掩模施加到IC模塊100的要保持無鍍覆材料的那些區(qū)域，如半導(dǎo)體制造領(lǐng)域的普通技術(shù)人員所知。焊料掩模開口限定了粘附鍍覆材料的區(qū)域。在某些實施例中，焊料掩模開口將線焊盤106的配線焊接區(qū)域114、側(cè)壁110和邊緣112暴露于鍍覆材料。在其它實施例中，跡線104以及線焊盤106的配線焊接區(qū)域114、側(cè)壁110和邊緣112對鍍覆工藝開放。
[0032]在狀態(tài)206，銅跡線104的暴露區(qū)域(無焊料掩模)鍍覆有鍍覆材料以形成線焊盤106，如半導(dǎo)體制造領(lǐng)域的普通技術(shù)人員所知。
[0033]根據(jù)一實施例，鍍覆材料是鎳/金(Ni/Au)。在狀態(tài)206，鎳層鍍覆在銅跡線104之上，并且金層鍍覆在鎳層之上。鍍覆技術(shù)的示例例如包括浸潰鍍覆沉積、電鍍和無電鍍等。
[0034]根據(jù)一實施例，銅跡線是在約5微米和約50微米之間的厚度，并且優(yōu)選厚約20微米。Ni/Au鍍覆中的鎳層在約2.5微米至約7.6微米之間的厚度，并且更優(yōu)選在約5微米至約7微米之間的厚度。金層為約0.70+/-0.2微米的厚度，并且更優(yōu)選為約0.5+/-0.1微米的厚度。
[0035]傳統(tǒng)上，Ni/Au已經(jīng)是用于射頻集成電路(RFIC)產(chǎn)品的標準表面鍍覆材料。射頻(RF)是約30kHz至約300GHz范圍上的振蕩率。根據(jù)一實施例，RFIC102線焊到鍍覆在襯底116的表面上的Ni/Au線焊盤106，以形成RFIC102與其封裝的電連接。然而，金價的上漲增加了與Ni/Au表面鍍覆有關(guān)的封裝成本。
[0036]為了降低封裝成本，鎳/鈀/金(Ni/Pd/Au)鍍覆材料用于形成RFIC的線焊盤。根據(jù)一實施例，RFIC102線焊到鍍覆在襯底116的表面上的Ni/Pd/Au線焊盤106，以形成RFIC102與其封裝的電連接。Ni/Pd/Au鍍覆與Ni/Au鍍覆材料相比采用更少的金，并且，隨著金價的上漲，Ni/Pd/Au鍍覆比Ni/Au鍍覆材料有利于降低成本。
[0037]圖3示出根據(jù)一實施例的襯底116的表面上的Ni/Pd/Au線焊盤106的截面圖。Ni/Pd/Au線焊盤106包括鎳層302、鈀層304和金層306。
[0038]參見圖2和3，在狀態(tài)206，鎳層302鍍覆在銅跡線104之上；鈀層304鍍覆在鎳層302之上，并且金層306鍍覆在鈀層304之上。鍍覆技術(shù)的示例例如包括浸潰鍍覆沉積、電鍍和無電鍍等。
[0039]在圖3所示的實施例中，銅跡線104的高度Heu是在約5微米和約50微米之間，優(yōu)選20微米。鎳層302的高度Hm是在約2.5微米至約7.6微米之間，并且更優(yōu)選在約5微米至約7微米之間。鈀層304的高度Hpd是約0.09+/-0.06微米，并且更優(yōu)選為約0.1+/-0.01微米。金層306的高度Hau為約0.10+/-0.05微米，并且更優(yōu)選為約0.1+/-0.01微米。
[0040]然而，Ni/Pd/Au鍍覆表面，由于很薄的鈀和金層304、306以及鎳層302的鐵磁性質(zhì)，在射頻上的方塊電阻高于Ni/Au鍍覆表面。方塊電阻可應(yīng)用于二維系統(tǒng)，其中例如用于半導(dǎo)體的表面最終鍍覆的薄膜看作是二維實體。其與三維系統(tǒng)中的電阻率是類似的。在采用術(shù)語方塊電阻時，電流必須沿著方塊的平面流過，而不與其垂直。
[0041]在上述的Ni/Au線焊盤的實施例中，Ni/Au的方塊電阻在2GHz下為約30πιΩ/平方,而在上述和圖3所示的Ni/Pd/Au線焊盤實施例中的Ni/Pd/Au的方塊電阻在2GHz下為約150m Ω/平方。因此，根據(jù)一實施例，用Ni/Pd/Au鍍覆材料替代Ni/Au鍍覆材料鍍覆線焊盤106可能導(dǎo)致額外的RF損耗。進而，這可能影響產(chǎn)品性能和產(chǎn)率。在某些實施例中，Ni/Pd/Au鍍覆表面可潛在地增加RF損耗約0.1dB至約0.4dB,或者等同于影響功率效率約1%至約4%。
[0042]此外，振蕩信號經(jīng)受趨膚效應(yīng)/表面效應(yīng)。趨膚效應(yīng)是交流電流在導(dǎo)體自身中分布的傾向，以致近導(dǎo)體表面的電流大于導(dǎo)體芯部的電流。也就是說，電流趨于在導(dǎo)體的表面流動的平均深度稱為趨膚深度。趨膚效應(yīng)導(dǎo)致導(dǎo)體的有效電阻隨著電流的頻率而增大，因為很大的導(dǎo)體卻攜載小電流。趨膚效應(yīng)是由于交流電流感應(yīng)的渦流造成的。例如，隨著信號頻率的增大到射頻頻率，表面深度降低。另外，渦流還導(dǎo)致交流RF電流在導(dǎo)體邊緣的聚集。因此，RF電流的主要部分都在導(dǎo)體104的邊緣和側(cè)壁流動。
[0043]圖4示出根據(jù)一實施例的RFIC模塊400的放大部分，其包括RFIC402、襯底416、銅跡線404、線焊盤406和焊線108。RFIC402通過焊線108線焊到線焊盤406。在圖示的實施例中，線焊盤406a是6-配線的線焊盤，而線焊盤406b是3-配線的線焊盤。在其它實施例中，其它數(shù)量的配線108，例如，1、2、3、4、5或大于6，可連接到線焊盤406。線焊盤406包括焊接區(qū)域414、側(cè)壁410和邊緣412。
[0044]為了降低RF信號損耗，制造工藝可限制Ni/Pd/Au線焊盤406到焊接區(qū)域414，留下側(cè)壁410和邊緣412無Ni/Pd/Au鍍覆材料。多數(shù)RF電流流過無鍍覆的圍繞鍍覆的線焊區(qū)域414的邊緣和側(cè)壁，而不流過鍍覆的邊緣412和側(cè)壁410，如圖1和3所示。因此，降低了 RF損耗。
[0045]圖5示出根據(jù)一實施例的用于形成Ni/Pd/Au線焊盤406的示例性工藝500的流程。參照圖4所示的實施例描述工藝500。狀態(tài)502開始，襯底416形成有電介質(zhì)和導(dǎo)體404 二者的層，包括在襯底416的上表面上的跡線404，以形成電路通道，如半導(dǎo)體制造領(lǐng)域的普通技術(shù)人員所知。
[0046]在狀態(tài)503，根據(jù)一實施例，焊料掩模重構(gòu)為覆蓋線焊盤406的邊緣412和側(cè)壁410。在另一個實施例中，焊料掩模重構(gòu)為覆蓋跡線404以及線焊盤406的邊緣412和側(cè)壁410。焊料掩模開口覆蓋線焊區(qū)域414，從而使線焊區(qū)域414對鍍覆工藝開放，而邊緣412和側(cè)壁410不對鍍覆開放。根據(jù)一實施例，邊緣412由焊料掩模覆蓋的寬度應(yīng)至少寬于焊料掩模開口容許公差(registration tolerance)。在另一個實施例中，邊緣412由焊料掩模覆蓋的寬度為約10微米至200微米，并且優(yōu)選為50微米至100微米。
[0047]在狀態(tài)504，工藝500將重構(gòu)的焊料掩模施加到RFIC模塊400，如半導(dǎo)體制造領(lǐng)域的普通技術(shù)人員所知。
[0048]在狀態(tài)506，工藝500用Ni/Pd/Au鍍覆材料鍍覆RFIC模塊400，以形成線焊盤406，如半導(dǎo)體制造領(lǐng)域的普通技術(shù)人員所知。鍍覆技術(shù)的示例例如包括浸潰鍍覆沉積、電鍍和無電鍍等。
[0049]圖6示出根據(jù)一實施例的在襯底416的表面上的Ni/Pd/Au線焊盤406的截面。Ni/Pd/Au線焊盤406包括鎳層602、鈀層604和金層606。如圖6所示，Ni/Pd/Au線焊盤406的邊緣412和側(cè)壁410無Ni/Pd/Au鍍覆。
[0050]參見圖5和6，鎳層602鍍覆在銅跡線404之上；鈀層604鍍覆在鎳層602之上，并且金層606鍍覆在鈀層604之上。鍍覆技術(shù)的示例例如包括浸潰鍍覆沉積、電鍍和無電鍍等。
[0051]在圖6所示的實施例中，銅跡線404的高度Hai在約5微米和約50微米之間，并且優(yōu)選為約20微米。鎳層602的高度HNi在約2.5微米至約7.6微米之間，并且更優(yōu)選為在約5微米至約7微米之間。鈀層604的高度Hpd為約0.09+/-0.06微米，并且更優(yōu)選為約0.1+/-0.01微米。金層606的高度Hau為約0.10+/-0.05微米，并且更優(yōu)選為約0.1+/-0.01微米。
[0052]圖7是比較根據(jù)一實施例的具有邊緣/側(cè)壁暴露表面和邊緣/側(cè)壁鍍覆表面的跡線的RF損耗的圖700。圖700示出沿著y或垂直軸以分貝(dBs)表示的功率損耗和沿著x或水平軸以千兆赫(GHz)表示的頻率。RF信號的功率損耗計算為IOlogltl[RF功率輸出/RF功率輸入]，頻率范圍為約1.40GHz至約2.25GHzο
[0053]圖700包括線710、720、730、740和750，表示RF信號通過RFIC襯底上各種跡線的功率損耗。線710表示RF信號通過裸銅跡線(沒有表面處理)的RF功率損耗。在約1.9GHz,如點715所示，功率損耗為約0.614dB。
[0054]線720表示RF信號通過包括Ni/Au焊盤使其邊緣和側(cè)壁無鍍覆的銅跡線的功率損耗，而線730表示通過包括Ni/Au焊盤使其邊緣和側(cè)壁鍍覆有Ni/Au鍍覆材料的銅跡線的功率損耗。線720上的點725表示功率損耗在約1.9GHz下的約0.729dB,以及線730上的點735表示功率損耗在約1.9GHz下的約0.795dB。
[0055]線740表示RF信號通過包括Ni/Pd/Au焊盤使其邊緣和側(cè)壁無鍍覆的銅跡線的功率損耗，而線750表示通過包括Ni/Pd/Au焊盤使其邊緣和側(cè)壁鍍覆有Ni/Pd/Au鍍覆材料的銅跡線的功率損耗。線740上的點745表示功率損耗在約1.9GHz下為約0.923dB,以及線750上的點755表示功率損耗在約1.9GHz下為約1.191dB。
[0056]參見圖7所示的實施例，裸銅跡線(線710)提供最小的功率損耗，而包括具有鍍覆邊緣和側(cè)壁的Ni/Pd/Au焊盤的跡線(線750)提供最大的RF功率損耗。具有Ni/Au焊盤的跡線(線720、730)對RF信號產(chǎn)生的功率損耗小于具有Ni/Pd/Au焊盤的跡線(線740、750)。與包括Ni/Au焊盤的跡線相比，具有暴露邊緣和側(cè)壁的跡線(線720)產(chǎn)生的功率損耗小于具有鍍覆邊緣和側(cè)壁的跡線(線730)。類似地，包括具有暴露邊緣和側(cè)壁的Ni/Pd/Au焊盤的跡線(線740)對RF信號產(chǎn)生的功率損耗小于包括具有鍍覆邊緣和側(cè)壁的Ni/Pd/Au焊盤的跡線(線750)。如箭頭760所示，根據(jù)一實施例，對于RF信號通過沒有使其邊緣和側(cè)壁鍍覆有Ni/Pd/Au鍍覆材料的Ni/Pd/Au焊盤的RF功率損耗小于RF信號通過具有Ni/Pd/Au鍍覆邊緣和側(cè)壁的Ni/Pd/Au焊盤的RF功率損耗約0.26dB。
[0057]根據(jù)一實施例，鍍覆線焊區(qū)域414以最小寬度暴露到工藝500以實現(xiàn)成功的和可靠的線焊連接。上面描述的圖4和6示出適配在銅跡線404的均勻?qū)挾葍?nèi)的線焊盤406的實施例。換言之，鍍覆線焊區(qū)域414的寬度以及未鍍覆邊緣412和側(cè)壁414的寬度不超過跡線404在線焊盤406的區(qū)域和跡線404相鄰于線焊盤406的區(qū)域的均勻?qū)挾取?br> [0058]圖8A-8F示出線焊盤的示例性布局或布置，其中鍍覆焊接區(qū)域414的最小寬度和至少一個未鍍覆邊緣412的寬度超過跡線404在線焊盤406的區(qū)域以及跡線404相鄰于線焊盤406的區(qū)域的均勻?qū)挾?。如果，根?jù)一實施例，在線焊盤406的邊緣412覆蓋有焊料掩模使其保持無鍍覆后，線焊區(qū)域414的最小尺寸要求沒有滿足，則跡線404的寬度可隨著最小邊緣暴露而按比例增加以滿足尺寸要求。
[0059]圖8A-8D示出使暴露邊緣412和側(cè)壁410圍繞線焊盤406的線焊盤406的示例性布局。根據(jù)一實施例，如果，在線焊盤406的邊緣412覆蓋有焊料掩模使其保持無鍍覆后，線焊區(qū)域414的最小尺寸要求沒有滿足，則跡線404的寬度可由于最小邊緣的暴露而變形以滿足線焊區(qū)域414的尺寸要求。換言之，線焊區(qū)域的布局滿足或者大于襯底技術(shù)的設(shè)計原則給出的最小尺寸，并且同時最小化包括焊接區(qū)域的銅跡線的鍍覆邊緣和側(cè)壁。因此，RF電流在高阻抗鍍覆邊緣和側(cè)壁上流過最短的距離。在圖8A-8D中，跡線404在線焊盤406的區(qū)域中擴展寬度以容納線焊區(qū)域414。此外，擴展的跡線404允許線焊盤406在焊料掩模處理期間保持覆蓋的邊緣412和側(cè)壁410 (未示出)，這進而允許完成的線焊盤406沿著線焊盤406的全部周長保持暴露的邊緣412和側(cè)壁410。
[0060]圖8E和8F示出跡線404包括線焊盤406的示例性布局，但是電路布局思路限制焊盤尺寸且防止邊緣412在掩模工藝期間被焊料掩模覆蓋。在一個實施例中，跡線404隨著線焊盤406變形以容納線焊區(qū)域414。在另一個實施例中，跡線404在線焊盤406容納線焊區(qū)域414的區(qū)域中變形。在圖SE中，跡線404隨著一個線焊盤406變形以容納3-配線的線焊區(qū)域414。在圖8F中，跡線404隨著兩個線焊盤406變形以容納兩個2-配線的線焊區(qū)域414。因此，變形的跡線404使得只有最小長度的邊緣和側(cè)壁被鍍覆，或者換言之，最大化了未被鍍覆邊緣和側(cè)壁的長度，以降低RF損耗且保持線焊盤所要求的可連接區(qū)域。
[0061]為了降低成本，在某些實施例中，Ni/Pd/Au取代Ni/Au被鍍覆到用于RFIC模塊的襯底的表面跡線上以形成線焊區(qū)域。然而，Ni/Pd/Au具有的RF方塊電阻高于Ni/Au，并且這導(dǎo)致信號通過Ni/Pd/Au線焊區(qū)域的RF損耗高于行進通過Ni/Au線焊區(qū)域的信號。為了降低與高RF損耗鍍覆有關(guān)的RF損耗，例如，在某些實施例中，Ni/Pd/Au鍍覆、焊料掩模被重構(gòu)以防止線焊區(qū)域的邊緣和側(cè)壁被鍍覆。線焊區(qū)域留下無諸如Ni/Pd/Au鍍覆的高RF損耗鍍覆的邊緣和側(cè)壁提供RF電流流過低阻抗材料的通道，這降低了與高阻抗鍍覆材料有關(guān)的RF信號損耗。
[0062]晶片制造通常涉及在硅或半導(dǎo)體晶片上構(gòu)建集成電路的工藝。如晶片制造【技術(shù)領(lǐng)域】的普通技術(shù)人員所知，存在很多工藝，例如，外延、掩模和蝕刻、擴散、離子注入、多晶硅的沉積、電介質(zhì)制造、光刻/蝕刻、薄膜的沉積、金屬化、玻璃鈍化、以及晶片上每個芯片的探測/修整等，以產(chǎn)生符合設(shè)計者的規(guī)范的集成電路。
[0063]在某些實施例中，希望在RFIC上設(shè)置諸如電阻器、電容器或電感器等的芯片上無源器件，RFIC進一步包括RF輸出信號。芯片上無源器件可用作RF電路中的濾波器、并聯(lián)濾波器(shunt filter)或諧波頻率陷波器等。
[0064]圖9示出包括襯底810和RFIC818的RFIC模塊800的放大部分圖。為了簡單起見其中省略了其它電路。襯底810包括RFIC電路跡線812和線焊盤814a、814b。根據(jù)一實施例，線焊盤814a、814b包括Ni/Pd/Au。在另一個實施例中，線焊盤814a、814b包括高RF損耗鍍覆材料。在進一步實施例中，線焊盤814a、814b包括Ni/Au。根據(jù)一實施例，線焊盤814a、814b形成有邊緣和側(cè)壁，如圖9所示。在另一個實施例中，線焊盤814a、814b形成有無表面鍍覆材料的邊緣和側(cè)壁。
[0065]RFIC818包括RF輸出820和芯片上無源器件822，例如電容器822。RF輸出820是RFIC818上的位置，從該位置來自RFIC內(nèi)部電路的RF輸出信號被輸出RFIC818并被輸入模塊800的RF電路。根據(jù)一實施例，RFIC818的布局被構(gòu)造來使電容器822設(shè)置在RF輸出820之后在RF模塊800的RF電路812中。在該布局中，當RF輸出820線焊到線焊盤818a且芯片上電容器822線焊到線焊盤814b時，芯片上電容器822在模塊800的RFIC818的RF輸出820和RF輸出之間。
[0066]箭頭816表示RF信號的RF電流流動的方向。如所示，RF電流從RF輸出信號820流到模塊800的RF輸出。RF跡線812位于RF輸出信號820和模塊800的RF輸出之間的部分是在RF信號的下行通道中，以及跡線812位于在RF輸出820之上、不接收RF電流的部分是在RF信號上行通道中。在圖9中，電容器焊盤814b位于在RF下行通道中。換言之，RF電流從RF輸出820流過襯底810上的其余電路時流過電容器線焊盤814b。根據(jù)一實施例，RF信號通過諸如Ni/Pd/Au電容器焊盤814b的高RF損耗鍍覆材料產(chǎn)生額外的RF信號損耗。
[0067]圖10示出包括襯底910和RFIC918的RFIC模塊900的放大部分。為了簡單起見省略了其它電路。襯底910包括RFIC電路跡線912和線焊盤914a、914b。根據(jù)一實施例，線焊盤914a、914b包括Ni/Pd/Au。在另一個實施例中，線焊盤914a、914b包括高RF損耗鍍覆材料。在進一步實施例中，線焊盤914a、914b包括Ni/Au。根據(jù)一實施例，線焊盤914a、914b形成有鍍覆邊緣和側(cè)壁，如圖10所示。在另一個實施例中，線焊盤914a、914b形成有無表面鍍覆材料的邊緣和側(cè)壁。
[0068]RFIC918的布局已經(jīng)重構(gòu)以降低與RF電流流過芯片上無源器件的高RF損耗焊盤有關(guān)的RF損耗。RFIC918包括RF輸出920和芯片上無源器件922，例如電容器922。RF輸出920是RFIC918上的一位置，從該位置來自RFIC內(nèi)部電路的RF輸出信號被輸出RFIC918并被輸入模塊900的RF電路。根據(jù)一實施例，RFIC918的布局構(gòu)造來使電容器922設(shè)置在RF輸出920之前在RF模塊900的RF電路912中。在該布局中，當RF輸出920線焊到線焊盤918b且芯片上電容器922線焊到線焊盤814a時，芯片上電容器922不在模塊900的RFIC918的RF輸出920和RF輸出之間。
[0069]箭頭816再一次表示RF信號的RF電流的流動方向。如所示，RF電流從模塊900的RF輸出信號920流動到RF輸出。在圖10中，無源器件焊盤914a設(shè)置在RF上行通道中。換言之，RF電流在從RF輸出920流到襯底910的其余電路時不流過無源器件線焊盤914a。因此，根據(jù)一實施例，芯片上無源器件設(shè)置在RFIC918的布置圖或電路圖中，從而使用于芯片上無源器件的襯底910上的焊盤914a處于RF上行信號通道中，降低了與位于芯片上無源器件焊盤914a在RF信號下行通道中有關(guān)的RF信號損耗。
[0070]為了降低成本，在某些實施例中，Ni/Pd/Au取代Ni/Au鍍到用于RFIC模塊的襯底的表面跡線上以形成線焊區(qū)域。然而，Ni/Pd/Au的RF方塊電阻高于Ni/Au，并且這導(dǎo)致信號行進通過Ni/Pd/Au線焊區(qū)域的RF損耗高于行進通過Ni/Au線焊區(qū)域的信號。為了減少與諸如Ni/Pd/Au鍍覆的高RF損耗鍍覆有關(guān)的RF損耗，與RFIC有關(guān)的諸如電容器、電阻器或電感器等的芯片上無源器件相對于RFIC輸出信號設(shè)置在RF上行通道中。通過將具有無源器件的IC布置在RF信號上行通道中，RF信號電流在組裝模塊時不流過無源器件的高RF損耗焊盤。
[0071]盡管參照Ni/Pd/Au表面鍍覆對實施例進行了描述，但是所公開的系統(tǒng)和方法可應(yīng)用于任何高RF損耗表面鍍覆，例如，Sn、Pb以及鐵磁材料的其它表面等。
[0072]除非本文另有明確要求，在本說明書和權(quán)利要求中，詞語“包括”和“包含”等應(yīng)解釋為包含的意思，與部包含的或窮舉的意思相反；也就是說，其是“包括，但不限于”的意思。這里通常使用的詞語“耦合”或“連接”是指可直接連接或借助于一個或多個中間元件連接的兩個或多個元件。另外，詞語“這里”、“上述”、“下述”以及類似意思的詞語，當在本說明書中使用時，是指本說明書的全部而不是本說明書的任何特定的部分。如果上下文允許，在上面【具體實施方式】使用單數(shù)或者復(fù)數(shù)的詞語也可分別包括復(fù)數(shù)或單數(shù)。兩個或多個項目的列表涉及的詞語“或者”覆蓋下面其解釋的全部:列表中的任何項、列表中的所有項以及列表中的各項的任何組合。
[0073]而且，本文使用的條件語言，例如，其中的“能夠”、“可能”、“可”、“可以”、“例如”、
和“諸如”等，除非特別指出或者所使用的上下文中有另外的理解，通常是指傳達某些實施例包括，而其它實施例不包括，某些特征、元素和/或狀態(tài)。因此，不管有或沒有作者指明或提示，無論這些特征、元素和/狀態(tài)包括或要實現(xiàn)在任何的特定實施例中，這樣的條件語言通常不意味著暗示這些特征、元素和/狀態(tài)為一個或多個實施例要求的任何方式，或者一個或多個實施例必須包含決定的邏輯，
[0074]某些實施例的上面的具體描述不意味著是窮盡性的或者將本發(fā)明限制為上面公開的精確形式。盡管為了說明的目的，上面對本發(fā)明的特定實施例和示例進行了描述，但是在本發(fā)明的范圍內(nèi)可進行各種等同的修改，如有關(guān)【技術(shù)領(lǐng)域】的普通技術(shù)人員理解的。例如，雖然以所給的順序展示了某些工藝或者模塊，但是選擇性實施例可以以不同的順序執(zhí)行具有步驟的程序或者使用具有模塊的系統(tǒng)，并且可省略、移動、添加、細分、組合和/或修改這些工藝或模塊。這些工藝或模塊的每一個可以以各種不同的方式實施。此外，雖然有時顯示工藝或模塊是以系列的方式執(zhí)行，但是這些工藝或模塊也可以代之以并列的方式執(zhí)行，或者可在不同的時期執(zhí)行。
[0075]這里提供的本發(fā)明的教導(dǎo)可應(yīng)用于其它系統(tǒng)，不必是上面描述的系統(tǒng)。上面描述的各種實施例的元素和作用可結(jié)合或組合以提供進一步的實施例。
[0076]盡管已經(jīng)對本發(fā)明的某些實施例進行了描述，但是這些實施例僅以示例的方式出現(xiàn)，而不意味著限制本發(fā)明的范圍。實際上，本文描述的新穎的方法和系統(tǒng)可以以各種其它形式實施；此外，在不脫離本發(fā)明精神的情況下，可以對這里所描述的方法和系統(tǒng)的形式進行各種省略、替代和變化。所附的權(quán)利要求和它們的等同物旨在覆蓋會落入本發(fā)明的范圍和精神內(nèi)的這樣的形式或修改。
【權(quán)利要求】
1.一種構(gòu)造來降低信號損耗的電子電路模塊,包括: 電子電路裝置，具有與其關(guān)聯(lián)的輸出信號和電流，所述電子電路裝置包括第一配線、第二配線和具有芯片上無源部件的集成電路芯片；以及 襯底，包括用于導(dǎo)通所述電流的跡線，所述跡線具有在電連接到所述第一配線的上行信號通道上的第一焊盤和在電連接到所述第二配線的下行信號通道的第二焊盤，所述電子電路裝置構(gòu)造來使所述芯片上無源部件電連接到所述第一配線，以及所述輸出信號電連接到所述第二配線，以使所述電流被引離所述第一焊盤。
2.如權(quán)利要求1所述的模塊，其中所述電子電路裝置是射頻電子電路裝置，所述輸出信號是射頻輸出信號，以及所述電流是射頻電流。
3.如權(quán)利要求1所述的模塊，其中所述集成電路芯片是射頻集成電路芯片。
4.如權(quán)利要求1所述的模塊，其中所述第一和第二焊盤用包括鎳、鈀和金的表面鍍覆材料鍍覆。
5.如權(quán)利要求1所述的模塊，其中所述第一和第二焊盤用包括鎳和金的表面鍍覆材料鍍覆。
6.如權(quán)利要求1所述的模塊，其中所述第一焊盤和所述第二焊盤的每一個包括至少一個邊緣、至少一個側(cè)壁和連接區(qū)域，所述第一焊盤和所述第二焊盤的每一個的所述至少一個邊緣和所述至少一個側(cè)壁無鍍覆材料。
7.如權(quán)利要求1所述的模塊，其中所述第一焊盤和所述第二焊盤的每一個包括至少一個邊緣、至少一個側(cè)壁和連接區(qū)域，所述第一和所述第二焊盤的每一個的所述至少一個邊緣、所述至少一個側(cè)壁和所述連接區(qū)域用表面鍍覆材料鍍覆。
8.—種構(gòu)造來降低信號損耗的電子電路裝置，包括: 集成電路芯片，具有芯片上無源部件； 輸出信號，具有有關(guān)的電流； 第一配線，電連接到第一焊盤，該第一焊盤位于襯底上的跡線的上行信號通道上；以及 第二配線，電連接到第二焊盤，該第二焊盤位于所述跡線上的下行信號通道上，所述電子電路裝置構(gòu)造來使所述芯片上無源部件電連接到所述第一配線且所述輸出信號電連接到所述第二配線，以將所述電流引離所述第一焊盤。
9.如權(quán)利要求8所述的裝置，其中所述集成電路芯片是射頻集成電路芯片。
10.如權(quán)利要求8所述的裝置，其中所述輸出信號是射頻輸出信號，以及所述電流是射頻電流。
11.如權(quán)利要求8所述的裝置，其中所述第一焊盤和所述第二焊盤的每一個包括至少一個邊緣、至少一個側(cè)壁和連接區(qū)域，所述第一焊盤和所述第二焊盤的每一個的所述至少一個邊緣和所述至少一個側(cè)壁無鍍覆材料。
12.如權(quán)利要求8所述的裝置，其中該第一焊盤和該第二焊盤的每一個包括至少一個邊緣、至少一個側(cè)壁和連接區(qū)域，該第一焊盤和該第二焊盤的每一個的該至少一個邊緣、該至少一個側(cè)壁和該連接區(qū)域鍍覆有表面鍍覆材料。
13.如權(quán)利要求8所述的裝置，其中該第一和第二焊盤是線焊盤。
14.一種降低電子電路模塊中的信號損耗的方法，該方法包括: 制造電子電路裝置，該電子電路裝置包括具有芯片上無源部件的集成電路芯片；從該電子電路裝置產(chǎn)生輸出信號，所述輸出信號具有有關(guān)的電流； 在該電子電路裝置上形成第一配線和第二配線； 在襯底上形成第一焊盤和第二焊盤； 在該襯底上形成跡線以提供在該第一和第二焊盤之間傳導(dǎo)電流的導(dǎo)電通道，該跡線具有與該第一焊盤有關(guān)的上行信號通道以及與該第二焊盤有關(guān)的下行信號通道； 電連接該第一配線到該第一焊盤； 電連接該第二配線到該第二焊盤；以及 將該電子電路裝置構(gòu)造來使該芯片上無源部件電連接到該第一配線以及該輸出信號電連接到該第二配線，以將該電流引離該第一焊盤。
15.如權(quán)利要求14所述的方法，其中該電子電路模塊是射頻電子電路模塊，以及該信號損耗是射頻信號損耗。
16.如權(quán)利要求14所述的方法，其中該電子電路裝置是射頻電子電路裝置。
17.如權(quán)利要求14所述的方法，其中該集成電路芯片是射頻集成電路芯片。
18.如權(quán)利要求14所述的方法，其中該輸出信號是射頻輸出信號，以及該電流是射頻電流。
19.如權(quán)利要求14所述的方法，其中該第一焊盤和該第二焊盤鍍覆有包括鎳、鈀和金的表面鍍覆材料。
20.如權(quán)利要求14所述的方法，其中該第一焊盤和該第二焊盤鍍覆有包括鎳和金的表面鍍覆材料。
21.如權(quán)利要求14所述的方法，其中該第一焊盤和該第二焊盤的每一個包括至少一個邊緣、至少一個側(cè)壁和連接區(qū)域，該第一焊盤和該第二焊盤的每一個的該至少一個邊緣和該至少一個側(cè)壁無鍍覆材料。
22.如權(quán)利要求14所述的方法，其中該第一焊盤和該第二焊盤的每一個包括至少一個邊緣、至少一個側(cè)壁和連接區(qū)域，該第一焊盤和該第二焊盤的每一個的該至少一個邊緣、該至少一個側(cè)壁和該連接區(qū)域鍍覆有表面鍍覆材料。
23.如權(quán)利要求14所述的方法，其中該第一焊盤和該第二焊盤是線焊盤。
24.一種降低電子電路模塊的信號損耗的設(shè)備，該設(shè)備包括: 用于制造電子電路裝置的裝置，該電子電路裝置包括具有芯片上無源部件的集成電路-H-* I I心片； 用于從所述電子電路裝置產(chǎn)生輸出信號的裝置，所述輸出信號具有有關(guān)的電流； 用于在該電子電路裝置上形成第一配線和第二配線的裝置； 用于在襯底上形成第一焊盤和第二焊盤的裝置； 在該襯底上形成跡線以提供在該第一焊盤和該第二焊盤之間傳導(dǎo)電流的導(dǎo)電通道的裝置，該跡線具有與該第一焊盤有關(guān)的上行信號通道以及與該第二焊盤有關(guān)的下信號通道； 用于電連接該第一配線到該第 一焊盤的裝置； 用于電連接該第二配線到該第二焊盤的裝置；以及 用于構(gòu)造該電子電路裝置的裝置，以使該芯片上無源部件電連接到該第一配線以及該輸出信號電連接到該第二配線，以將該電流引離該第一焊盤。
25.如權(quán)利要求24所述的設(shè)備，其中該電子電路模塊是射頻電子電路模塊，以及該信號損耗是射頻信號損耗。
26.如權(quán)利要求24所述的設(shè)備，其中該電子電路裝置是射頻電子電路裝置，該輸出信號是射頻輸出信號，以及該電流是射頻電流。
27.如權(quán)利要求24所述的設(shè)備，其中該集成電路芯片是射頻集成電路芯片。
28.—種制造射頻集成電路RFIC模塊的方法，該方法包括: 提供具有至少一個銅跡線的襯底，該銅跡線具有線焊表面； 直接在該銅跡線的連接表面之上形成用于線焊盤的焊料掩模開口，該線焊盤具有至少一個邊緣和至少一個側(cè)壁； 直接在該線焊盤的該至少一個邊緣和該至少一個側(cè)壁之上形成焊料掩模； 用鎳層鍍覆該銅跡線； 用鈀層鍍覆該鎳層；以及 用金層鍍覆該鈀層以形成鎳/鈀/金線焊盤，該鎳/鈀/金線焊盤的該至少一個邊緣和該至少一個側(cè)壁無該鎳、鈀和金層。
29.如權(quán)利要求28所述的方法，其中該鎳層在約I微米和約10微米之間。
30.如權(quán)利要求29所述的方法，其中該鈀層在約0.01微米和約I微米之間。
31.如權(quán)利要求30所述的方法，其中該金層在約0.01微米和約I微米之間。
32.如權(quán)利要求28所述的方法，其中該線焊盤還包括圍繞線焊區(qū)域的邊緣，該邊緣無該鎳、鈀和金層。
33.如權(quán)利要求28所述的方法，還包括擴展該銅跡線的與該線焊盤有關(guān)的寬度以容納線焊區(qū)域，該線焊區(qū)域由該線焊盤的邊緣圍繞，該邊緣無鎳、鈀和金層。
34.如權(quán)利要求28所述的方法，還包括使與該線焊盤有關(guān)的該銅跡線變形以容納線焊區(qū)域，該線焊區(qū)域的一側(cè)相鄰于該無該鎳、鈀和金層的該至少一個邊緣，以及該線焊區(qū)域的至少一個另一側(cè)不相鄰于該無該鎳、鈀和金層的該邊緣。
35.一種射頻集成電路RFIC模塊的線焊盤，該線焊盤包括: 鎳層，鍍覆在銅跡線的線焊表面之上，該銅跡線形成在RFIC模塊的襯底的上表面上； 鈀層，鍍覆在該鎳層之上；以及 金層，鍍覆在該鈀層之上，該線焊盤具有線焊區(qū)域、相鄰于該線焊區(qū)域的至少一個邊緣以及相鄰于該至少一個邊緣的至少一個側(cè)壁，該至少一個邊緣和該至少一個側(cè)壁無該鎳、IE和金層。
36.如權(quán)利要求35所述的線焊盤，其中該鎳層在約I微米和約10微米之間。
37.如權(quán)利要求36所述的線焊盤，其中該鈀層在約0.01微米和約I微米之間。
38.如權(quán)利要求37所述的線焊盤，其中該金層在約0.01微米和約I微米之間。
39.如權(quán)利要求35所述的線焊盤，其中該線焊盤包括圍繞該線焊區(qū)域的邊緣，該邊緣無該鎳、鈀和金層。
40.如權(quán)利要求35所述的線焊盤，其中該銅跡線的該連接表面與該線焊盤有關(guān)的寬度被擴展以容納該線焊區(qū)域，該線焊區(qū)域由該線焊盤的邊緣圍繞，該邊緣無該鎳、鈀和金層。
41.如權(quán)利要求35所述的線焊盤，其中該銅跡線的與該線焊盤有關(guān)的該連接表面被變形以容納該線焊區(qū)域，該線焊區(qū)域的一側(cè)相鄰于該無該鎳、鈀和金層的該至少一個邊緣，以及該線焊區(qū)域的至少一個另一側(cè)不相鄰于該無該鎳、鈀和金層的該邊緣。
42.一種制造射頻集成電路RFIC模塊的設(shè)備，該設(shè)備包括: 用于提供具有至少一個銅跡線的襯底的裝置，該銅跡線具有線焊表面； 用于直接在該銅跡線的該連接表面之上形成用于線焊盤的焊料掩模開口的裝置，該線焊盤具有至少一個邊緣和至少一個側(cè)壁； 用于直接在該線焊盤的該至少一個邊緣和該至少一個側(cè)壁之上形成焊料掩模的裝置； 用鎳層鍍覆該銅跡線的裝置； 用鈀層鍍覆該鎳層的裝置；以及 用金層鍍覆該鈀層以形成鎳/鈀/金線焊盤的裝置，該鎳/鈀/金線焊盤的該至少一個邊緣和該至少一個側(cè)壁無該鎳、鈀和金層。
43.根據(jù)權(quán)利要求42所述的設(shè)備，其中該鎳層在約I微米和約10微米之間。
44.根據(jù)權(quán)利要求43所述的設(shè)備，其中該鈀層在約0.01微米和約I微米之間。
45.根據(jù)權(quán)利要求44所述的設(shè)備，其中該金層在約0.01微米和約I微米之間。
46.根據(jù)權(quán)利要求42所述的設(shè)備，其中該線焊盤還包括圍繞線焊區(qū)域的邊緣，該邊緣無該鎳、鈀和金層。
47.根據(jù)權(quán)利要求42所述的設(shè)備，還包括用于擴展該銅跡線的與該線焊盤有關(guān)的寬度以容納線焊區(qū)域的裝置，該線焊區(qū)域由該線焊盤的邊緣圍繞，該邊緣無該鎳、鈀和金層。
【文檔編號】H01L21/60GK103503133SQ201280021283
【公開日】2014年1月8日 申請日期:2012年2月29日 優(yōu)先權(quán)日:2011年3月3日
【發(fā)明者】W.孫, 小皮特.J.贊帕迪, H.邵 申請人:天工方案公司