具有低熱阻的引線框架上凸塊半導體封裝體的制作方法
【專利摘要】在引線框架上凸塊半導體封裝體中，集成電路芯片上形成的金屬凸塊用于利于半導體襯底中產(chǎn)生的熱傳遞到金屬散熱塊，并且然后傳遞到外部安裝表面。包括熱過孔陣列的結(jié)構(gòu)可用于從半導體襯底傳遞熱量到金屬凸塊。
【專利說明】具有低熱阻的引線框架上凸塊半導體封裝體
[0001]相關(guān)申請的交叉引用
[0002]本申請涉及于2006年5月2日提交的名稱為“Bump-On-Leadframe (BOL)PackageTechnology with Reduced Parasitics”的申請 N0.11/381，292,其通過引用全文合并于本文。
【背景技術(shù)】
[0003]集成電路芯片通常包含產(chǎn)生大量熱量的器件(例如，功率M0SFET)。當芯片安裝在半導體封裝體中時，它們通常被包封在塑料的模塑料中，并且這可能使其難以去除熱量。
[0004]在引線鍵合的封裝體中，可通過將芯片安裝在散熱塊上而促進熱量的去除。例如，圖1A是SOT狀封裝體I的截面圖，其包含包封在塑料模塑料5中的集成電路芯片3。S0T,〃小外形晶體管(small outline transistor) ^的首字母,是容納半導體器件的通常塑料的引線封裝體。芯片3與引線2A和2C之間的電連接通過也埋設(shè)在模塑料5中的焊線4A和4B實現(xiàn)。引線2A和2B從模塑料5的側(cè)面延伸，并且向下彎曲以形成安裝表面，其接觸上面安裝封裝體I的后側(cè)表面6 (例如，印刷電路板)。為了幫助散熱，芯片3安裝在金屬散熱塊2B上。為了保證從芯片到引線框架的良好熱傳導，芯片3沒有后側(cè)氧化物，這通常需要特定的步驟去除后側(cè)氧化物或者通過機械研磨將晶片減薄。這樣的底表面可稱為芯片的〃裸露〃的后側(cè)。
[0005]在很多封裝體的 實施中，引線2A和2C與散熱塊2B的頂部不共面。散熱塊2B的底表面被暴露且也接觸安裝表面6。因為散熱塊2B由金屬制成且具有相對大的截面面積，所以它提供很寬的、低熱阻通道，芯片3中產(chǎn)生的熱可通過次通道散逸到后側(cè)表面6。
[0006]類似地，圖1B示出了雙平面無引線(DFN)封裝體11的截面圖，其芯片13安裝在散熱塊12B上。芯片13通過焊線14A和14B連接到引線12A和12B。與封裝體I中的引線2A和2B不同，引線12A和12B具有與模塑料15的表面齊平的外表面。特別是，引線12A的12B的底表面與模塑料15的底表面共面，允許引線12A和12B與表面6上的電路元件直接接觸。芯片13安裝在金屬散熱塊12B上，這類似于散熱塊2B的結(jié)構(gòu)且提供寬闊的熱通道使熱量從芯片13散逸到安裝表面16。在很多封裝體實施中，引線12A和12C不與散熱塊12B的頂部共面。
[0007]圖3A示出了封裝體11的平面圖(圖1B是在圖3A所示的截面1B-1B處剖取的)。如所示，引線12A、12D、12F和12H沿著模塑料15的側(cè)面17A布置成行，并且引線12C、12E、12G和121沿著模塑料15的相對側(cè)17B布置成行。圖3A還示出了焊線14A和14C-14I。連接桿或系桿(Tie bar)16A和16B最初在封裝體11被分割之前連接散熱塊12B到連接桿是其一部分的引線框架。
[0008]在封裝體I和11中，相對薄的焊線用于與芯片3和13的頂表面上的墊或焊盤(未示出)電接觸。這些焊線可能將非常大的電阻引入芯片和引線之間的連接，并且它們?nèi)菀讛嗔?。與焊盤的更堅固的電連接可通過上下翻轉(zhuǎn)芯片而實現(xiàn)，從而接觸墊面朝下，并且實現(xiàn)與金屬凸塊或球的連接。圖2A和2B示出了 SOT狀和DFN封裝體的截面圖，其類似于封裝體I和11，除了它們是引線框架上凸塊(BOL)或〃倒裝芯片〃封裝體外。圖2A所示的SOT狀封裝體包含芯片23，其通過金屬凸塊24A和24B連接到引線22A和22B，芯片23以及金屬凸塊24A和24B包封在模塑料25中，并且引線22A和22B以類似于封裝體I中的引線2A和2B的方式從模塑料25延伸。圖2B的截面圖中所示的DFN封裝體31包含芯片33，其通過金屬凸塊34A和34B連接到引線32A和32B。芯片33以及金屬凸塊34A和34B包封在模塑料35中，并且引線32A和32B具有與模塑料35的表面齊平的外表面，方式類似于封裝體11中的引線12A和12B。
[0009]圖3B示出了封裝體31的平面圖(圖2B是沿著圖3B所示的截面2B-2B剖取的)。如所示，引線32A、32C、32E和32G沿著模塑料35的側(cè)面37A布置成行，并且引線32B、32D、32F和32H沿著模塑料35的相對側(cè)37B布置成行。該圖還示出了金屬凸塊34A-34H。
[0010]在引線框架上凸塊封裝體21和31中，不可能以引線鍵合封裝體I和11中芯片3和13的方式通過安裝芯片23和33在散熱塊上提供散熱通道，因為芯片的后側(cè)不向下面對封裝體的底表面，而是芯片被"懸掛〃，即由用作柱子的凸塊24或34支撐，并且使其后側(cè)朝“上”，背離封裝體的底部。既使散熱塊包括在封裝體中，也不會有連接凸塊到散熱塊的明顯的機構(gòu)，因為凸塊或柱子設(shè)置在芯片的周邊且散熱塊位于接近芯片的中心的位置，并且因為在很多暴露焊盤的封裝體中，散熱塊的頂部與引線不共面。
[0011]因此，需要結(jié)合BOL封裝體的電氣優(yōu)勢與將芯片安裝在散熱塊上的熱優(yōu)勢的技術(shù)。

【發(fā)明內(nèi)容】

[0012]在本發(fā)明的引線框架上凸塊的半導體封裝體中，集成電路(IC)芯片以其主表面(其上設(shè)置接觸墊的表面)向下面對其上安裝封裝體的表面。接觸墊設(shè)置在主表面的周邊區(qū)域中。主表面還包括中心區(qū)域。封裝體包括金屬散熱塊，并且金屬凸塊連接散熱塊和所述主表面的中心區(qū)域。芯片包封在模塑料中，并且模塑料還包封引線的至少一部分和散熱塊的至少一部分。引線的安裝表面與散熱塊的底表面共面。因此，當封裝體安裝在例如印刷電路板上時，散熱塊的暴露表面與印刷電路板接觸，因此提供傳導熱量遠離芯片的低熱阻通道。
[0013]在本發(fā)明的另一個方面中，IC芯片包括形成在芯片的主表面?zhèn)鹊膶娱g介電層和金屬層堆疊。金屬層形成在層間介電層之間的界面處。填充金屬的熱過孔陣列連接下層半導體襯底到第一金屬層。填充金屬的熱過孔的類似陣列連接金屬層的每一層到直接在其上面的金屬層。頂部金屬層與金屬凸塊與其連接的凸塊下金屬(UBM)層接觸。該結(jié)構(gòu)結(jié)合上述封裝體結(jié)構(gòu)操作，以保證熱量穩(wěn)妥地從其中形成產(chǎn)生熱量器件的半導體襯底傳遞到金屬凸塊，并且因此傳遞至印刷電路板或其它支撐結(jié)構(gòu)。
【專利附圖】

【附圖說明】
[0014]通過參考附圖本發(fā)明將得到更好的理解，附圖非必須按比例繪制，并且其中類似的部件具有類似的附圖標記。
[0015]圖1A示出了包含散熱塊的常規(guī)引線鍵合連接SOT狀半導體封裝體的截面圖。
[0016]圖1B示出了包含散熱塊的常規(guī)引線鍵合連接雙平面無引線(DFN)半導體封裝體的截面圖。
[0017]圖2A示出了常規(guī)引線框架上凸塊(BOL) SOT狀半導體封裝體的截面圖。
[0018]圖2B示出了常規(guī)BOL DFN半導體封裝體的截面圖。
[0019]圖3A示出了圖1B的封裝體的平面圖。
[0020]圖3B示出了圖2B的封裝體的平面圖。
[0021]圖4A示出了根據(jù)本發(fā)明的BOL SOT狀半導體封裝體的截面圖。
[0022]圖4B示出了根據(jù)本發(fā)明的BOL DFN半導體封裝體的截面圖。
[0023]圖5示出了圖4B的封裝體的平面圖。
[0024]圖6是用于制造根據(jù)本發(fā)明的半導體封裝體的工藝流程圖。
[0025]圖7A-7E示出了封裝體在制造工藝的幾個階段的截面圖。
[0026]圖8A是圖7E的封裝體沿著截面8A-8A剖取的視圖。
[0027]圖8B是圖7E的封裝體沿著截面8B-8B剖取的視圖。
[0028]圖9A示出了包含層間介電層和金屬層的堆疊以及連接金屬層的熱過孔的IC芯片的截面圖。
[0029]圖9B是圖9A所示結(jié)構(gòu)的一部分的詳細截面圖。
[0030]圖9C-9G示出了以不同方式表示圖9A的結(jié)構(gòu)的等效熱阻通道。
[0031]圖9H是圖9A的結(jié)構(gòu)的總熱阻作為熱過孔占據(jù)總面積的百分比的函數(shù)的圖線。
[0032]圖1OA示出了包含層間介電層和金屬層的堆疊以及連接金屬層的熱過孔的兩個堆疊的IC芯片的截面圖，其中金屬凸塊從熱過孔和半導體襯底之間的接觸區(qū)域水平偏移。
[0033]圖1OB是圖1OA所示結(jié)構(gòu)一部分的詳細截面圖。
[0034]圖1OC是圖1OA所示結(jié)構(gòu)的平面圖，示出了熱過孔的兩個堆疊之間水平偏移的尺寸。
[0035]圖10D-10G示出了以不同方式表示圖1OA的結(jié)構(gòu)的等效熱阻通道。
[0036]圖1OH是示出圖1OA的結(jié)構(gòu)的總熱阻作為熱過孔的兩個堆疊之間水平偏移的函數(shù)的圖線。
【具體實施方式】
[0037]在本發(fā)明的引線框架上凸塊(BOL)半導體封裝體中，集成電路(IC)芯片和散熱塊之間的熱接觸通過金屬凸塊產(chǎn)生。金屬凸塊一般地由焊料形成，但是其它金屬也可采用。金屬凸塊(或者球)本文有時稱為焊料凸塊(或球)，應理解為在某些實施例中可以使用焊料之外的金屬。術(shù)語〃球〃用于表示回流(下面描述)前的焊料；術(shù)語〃凸塊〃用于表示回流后的焊料。
[0038]圖4A示出了 BOL SOT狀半導體封裝體61的截面圖，其包括半導體芯片63、引線62A和62C以及包封在模塑料65中的散熱塊62B。與圖2A所示的封裝體21 —樣，焊料凸塊64A和64D分別連接芯片63與引線62A和62C，但是與封裝體21不同，焊料凸塊64B和64C連接芯片63與散熱塊62B。焊料凸塊62A-64D —般與芯片63上的接觸墊(未示出)接觸，以便提供適當?shù)碾娊佑|和熱接觸，并且提供足夠的面積以在裝配工藝期間保持機械支撐。在某些實施例中，焊料凸塊64B和64C與焊料凸塊64A和64D相同。
[0039]引線62A和62C具有在SOT封裝體中的引線的典型形狀。因此，引線62A例如包括包封在模塑料65中且接觸焊料凸塊64A的水平腿62AA，以及在模塑料65之外且向下朝著安裝腳62AC延伸的彎曲部分62AB。腳62AC的安裝表面62AD連接到印刷電路板或其它支撐件的表面66。引線62C具有類似的形狀。
[0040]散熱塊62B的底表面62BA暴露于模塑料65的底部，并且也與表面66接觸。散熱塊62B的底表面62BA與引線62A的安裝表面62AD和引線62B的類似安裝表面共面。
[0041]因此，焊料凸塊64B和64C提供高導熱通道，芯片63產(chǎn)生的熱量可通過該高導熱通道散逸到散熱塊62B且通過散熱塊62B到印刷電路板或其它支撐結(jié)構(gòu)的表面66。為了利于熱量傳遞，散熱塊62B通過截面X-X’的水平截面面積應充分大于(例如，至少兩倍于)引線62A和62C的水平截面面積以及封裝體61中通過截面X_X’的其余引線(未示出)面積之和。
[0042]圖4B示出了具有類似熱傳遞結(jié)構(gòu)的DFN封裝體71的截面圖。封裝體71包括芯片73、引線72A和72C以及包封在模塑料75中的散熱塊72B。焊料凸塊74A和74D分別連接芯片73與引線72A和72C，并且焊料凸塊74B和74C連接芯片73與散熱塊72B。焊料凸塊72A和72D與芯片73上的接觸墊(未示出)接觸。在某些實施例中，焊料凸塊74B和74C與焊料凸塊74A和74D相同。
[0043]引線72A和72B具有DFN封裝體中引線的典型形狀。因此，引線72A例如包括包封在模塑料75中且接觸焊料凸塊74A的水平腿72AA，以及向下延伸且終止在安裝表面72AD的垂直腿72AB，其連接到印刷電路板或其它支撐構(gòu)件的表面76。安裝表面72AD與模塑料75的底表面75B齊平，并且引線72的側(cè)表面72AC與模塑料75的側(cè)表面75A齊平，引線72C具有類似的形狀。散熱塊72B的底表面72BA暴露于模塑料75的底部，并且也與表面76接觸。散熱塊72B的底表面72BA與引線72A的安裝表面72AD和引線72C的類似安裝表面共面。
[0044]因此，焊料凸塊74B和74C提供高導熱通道，芯片73中產(chǎn)生的熱量可通過該高導熱通道散逸到散熱塊72B且通過散熱塊72B到印刷電路板或其它支撐結(jié)構(gòu)的表面76。為了利于熱量傳遞，散熱塊72B通過截面Y-Y’的水平截面面積應充分大于(例如，至少兩倍于)封裝體71中通過截面Y-Y’的引線72A和72C以及其余引線(未示出)的水平截面面積之和。
[0045]圖5示出了圖4B所示DFN封裝體71的平面圖，圖4B是在圖5中的截面4B-4B上剖取的。DFN封裝體71包括沿著一側(cè)的引線72A、72D、72F和72H和沿著相對側(cè)的引線72C、72E、72G和721。芯片73分別由焊料凸塊74A、74E、74G和74K連接到引線72A、72D、72F和72H ;芯片73分別由焊料凸塊74D、74F、74J和74L連接到引線72C、72E、72G和721。芯片73由焊料凸塊74H和741以及圖4B所示的焊料凸塊74B和74C連接到散熱塊72B。
[0046]圖6是用于制造根據(jù)本發(fā)明的半導體封裝體的工藝流程圖。方框92表示制造引線框架的步驟，包括施加掩模且局部蝕刻引線框架(方框92A)、施加掩模且通透蝕刻引線框架(方框92B)以及電鍍引線框架(方框92C)。這些步驟可通過常規(guī)工藝實現(xiàn)，除了散熱塊以部分蝕刻和通透蝕刻的步驟形成。方框93表示制造芯片的步驟，包括在晶片上形成焊料凸塊(方框93A)、測試晶片上的芯片(方框93B)以及分割芯片(方框3C)。這些步驟可以以常規(guī)的方式執(zhí)行，盡管焊料凸塊形成在芯片上接觸散熱塊的位置。
[0047]在已經(jīng)制造芯片和引線框架后，芯片通過常規(guī)的〃倒裝芯片〃工藝附接到引線框架(方框94)。然后，芯片和引線框架通過注塑工藝包封在模塑料中(方框95)。通過鋸切分割成單個封裝體(方框96)。如果封裝體是SOT狀封裝體，則從模塑料突出的引線彎曲成例如圖4A所示的形狀(方框97 )。最后，封裝體被測試和標注(方框98 )且包裝在集裝箱內(nèi)(方框 99)。
[0048]圖7A-7E是在引線框架制造階段(方框92)和芯片附接階段(方框94)結(jié)構(gòu)的截面圖。工藝以金屬片102A開始，其一般為銅片，具有的厚度范圍為0.2mm to0.4mm。應理解，許多引線框架的二維陣列同時由單一的金屬片形成。圖7A示出了金屬片102A的將形成封裝體105的部分。
[0049]金屬片102A被施加掩模且局部蝕刻而形成將變?yōu)橐€102B和102D以及散熱塊102C的凸起(圖7B)。因為這是局部蝕刻，所以引線102B保持由橋102E連接到散熱塊102C，以及引線102D保持由橋102F連接到散熱塊102C。腔體108A形成在引線102B和散熱塊102C之間，并且腔體108B形成在引線102D和散熱塊102C之間。
[0050]金屬片102A再一次被施加掩模，并且在橋102E和102F中的位置被完全蝕刻透以形成在引線102B和散熱塊102C之間的間隙106A和在引線102D和散熱塊102C之間的間隙106B (圖7C)。橋102E的其余部分變?yōu)橐€102B的一部分，并且橋102F的其余部分變?yōu)橐€102D的一部分。應理解，通透蝕刻掩模被圖案化以使引線102B和102D通過附圖平面外的連接桿保持附接到散熱塊102C。
[0051]芯片103具有以通常方式形成的焊料球104A-104D。焊料球104A-104D分別連接到芯片103上的接觸墊103A-103D。芯片103向前朝著引線，從而使焊料球104A和104B分別與引線102B和102D接觸，并且使焊料球104C和104D與散熱塊102C接觸(圖7D)。引線102B和102D以及散熱塊102C被加熱以回流焊料，導致焊料球104A-104D局部熔化且變?yōu)楦浇拥浇佑|墊，從而變成焊料凸塊104A-104D。當焊料已經(jīng)被冷卻，焊料球104A-104D分別變成焊料凸塊109A-109D。
[0052]如圖7E所示，芯片103、引線102B和102D以及散熱塊102C通過注塑包封在塑料的模塑料110中。然后，通過沿著線111和112以及類似的垂直線鋸切而分割成單個的封裝體，從而形成封裝體105。
[0053]圖8A是沿著圖7E中所示的水平截面8A-8A剖取的封裝體105的視圖，并且圖8B是沿著圖7E所示的水平截面8B-8B剖取的封裝體105的視圖。引線102B、102A、102F和102G沿著封裝體105的一側(cè)排列成行；引線102D、102E、102H和1021沿著封裝體105的一側(cè)排列成行。連接桿102J和102K在分割工藝中被熔切的其余部分(圖7E)也示出在圖8A中。圖8B示出了散熱塊102C的水平截面面積充分大于(至少兩倍于)引線102AU02B和102D-102I的水平截面面積的總和。因此，散熱塊102C代表的熱傳遞通道具有的熱阻遠小于通過引線102AU02B和102D-102I的對應的熱傳遞通道具有的熱阻。
[0054]如上所述，焊料球(通常，也被描述為塊或柱)通常附接到半導體芯片的表面上的金屬接觸墊，這些接觸墊用作外部電路與芯片內(nèi)電路和器件之間的連接點。為了進行接觸墊與內(nèi)部電路和器件之間的連接，金屬層的堆疊通常形成在芯片的表面上。金屬層被圖案化成電路通道且由層間介電層分開。介電層分開了最下面的金屬層與襯底，介電層將一個金屬互連層與另一個金屬互連層分離開，并且電介質(zhì)〃鈍化〃層一般覆蓋并且保護頂部金屬層，密封且包封整個多層堆疊。金屬層和半導體襯底的表面之間以及金屬層自身之間的連接由過孔實現(xiàn)，該過孔延伸通過介電層且填充有金屬或其它導電材料。
[0055]介電層，其例如可包括二氧化硅、摻雜硅玻璃、旋涂玻璃、氮化硅或聚酰亞胺，一般不是熱良導體。從現(xiàn)象上看，不良電導體通常為不良熱導體，因為非晶和非晶體材料不容易將電荷和熱量傳遞通過它們的非均勻的原子結(jié)構(gòu)。結(jié)果，半導體微芯片中圍繞形成電路的互連金屬層的電絕緣材料不可避免地抑制了導熱。因此，金屬介電層堆疊表現(xiàn)為熱屏蔽，其可防止半導體襯底內(nèi)產(chǎn)生的熱被容易地傳遞到金屬接觸墊。
[0056]該問題通過圖9A所示的結(jié)構(gòu)解決。集成電路芯片15包括半導體襯底151 (在該實施例中包括硅)、包括鄰接襯底151的接觸層154的介電層堆疊、層間介電356和159和鈍化層162以及金屬層M1、M2和M3的堆疊，其可由鋁制造，M3是頂部金屬層。層間介電層156和159，其位于接觸層154和鈍化層162之間，有時分別稱為VIAl和VIA2層。芯片150的主表面包括鈍化層162的暴露表面。
[0057]如所不，金屬層Ml設(shè)置在接觸層154的上表面；金屬層M2設(shè)置在層間介電層159和下層層間介電層156之間的界面處；并且金屬層M3設(shè)置在鈍化層162的下表面。
[0058]還示出了電路通道155、158和161，它們分別為金屬層M1、M2和M3的延伸部。電路通道155由金屬填充的過孔153連接到襯底151的表面，電路通道158由金屬填充過孔157連接到電路通道155，并且電路通道161由金屬填充過孔160連接到電路通道158。過孔153中的金屬包括屏蔽層152 (例如，鈦鎢或者硅化物)以防止金屬離子遷移進半導體襯底151中。
[0059]焊料球164附接到下凸塊金屬(UBM)層163，其進而與金屬層M3接觸。因此，金屬層M3的該部分用作芯片150的接觸墊，并且提供焊料球164的機械支撐。
[0060]為了利于襯底11和焊料球164之間的導熱,金屬層Ml、M2和M3的部分設(shè)置成在焊料球164下的垂直堆疊，并且熱過孔的二維陣列165延伸穿過接觸層154從襯底151到金屬層Ml。同樣，熱過孔的二維陣列167延伸穿過VIAl層156從金屬層Ml到金屬層M2 ；并且熱過孔的二維陣列167延伸通過VIA2層159從金屬層M2到金屬層M3。
[0061]陣列165、167和169中的熱過孔的每一個填充有金屬或其它高導熱材料,例如，鋁、銅、銀、鎢、鉬或其它金屬。該陣列可包括直線圖案，其具有的熱過孔為0.3 μ m至5 μ m寬，并且該圖案的每一行和列中的過孔分開0.3 μ m至5 μ m。理想的，每個過孔應為盡可能大且間隔盡可能近，但是在很多情況下，對于制造上的光刻和平坦化限制將限制過孔設(shè)計規(guī)則，以與芯片中別處所使用的那些規(guī)則一致，例如，在0.35 μ m工藝中的0.35 μ m開口。在此情況下，可通過在相同的區(qū)域中封裝更多的過孔實現(xiàn)低熱阻，可以通過在0.35μπι的工藝中盡量壓縮最小的過孔到過孔間隔限制到最小可能的尺寸，例如0.35 μ m至0.2 μ m間隔，來實現(xiàn)。每個陣列可包括幾十至幾百的過孔。優(yōu)選地，過孔的截面面積的總和基本上為芯片墊面積的至少10%，并且理想地超過芯片墊面積的40%。
[0062]因為金屬層M3與UBM層163直接接觸，所以熱過孔陣列165、167和169提供低阻通道，使熱從襯底151散逸到焊料球164。
[0063]從加工的角度看，金屬層Ml、M2和M3可與層155、158和161同時被圖案化，并且陣列165、167和169中的熱過孔可與過孔153、157和160同時被蝕刻。因此，不需要額外的加工步驟。
[0064]圖9B示出了圖9A所示的熱過孔陣列和金屬層的一部分的詳圖。[0065]圖9C-9G示出了圖9A所示的熱過孔陣列和金屬層的等效熱阻通道。在圖9C中，熱阻示出為延伸通過每個熱過孔的單獨通道:172A表示接觸層154中熱過孔的每一個的熱阻Rmtrt ;172B表不金屬層Ml的熱阻Rmi ；172C表不層間介電層156中熱過孔的每一個的熱阻Rviai ;172D表不金屬層M2的熱阻Rm2 ；172E表不層間介電層159中熱過孔的每一個的熱阻Rvia2 ; 172F表示金屬層M3的熱阻Rm3 ; 172G表示UBM層163的熱阻Rubm ;并且172H表示焊料球164的熱阻Rball。
[0066]在圖9D中，通過將金屬層M1_M3、UBM層163和焊料球164的每一個的熱阻結(jié)合在一起而簡化了熱通道。在圖9E中，通過將金屬層M1-M3、UBM層13和焊料球164的熱阻結(jié)合在一起成為等于Rmetal的單一熱阻175而進一步簡化了熱通道。在圖9F中，通過將接觸層154以及層間介電層156和159的每一個中的熱過孔的熱阻結(jié)合在一起分別成為Rmtc;t、Rviai和Rvia2而進一步簡化了熱通道。在圖9F中，通過將接觸層154以及層間介電層156和159中熱過孔的熱阻結(jié)合在一起成為等于Rmtc;t+RVIA1+RVIA2的單一熱阻178而進一步簡化了熱通道。
[0067]圖9H是示出通過單一層間介電層(Re)的熱阻作為熱過孔陣列占據(jù)的總面積的百分比的函數(shù)的圖線。如所示，Re從百分比為0% (無熱過孔)時的Re (最大)降低到百分比為100% (單一大熱過孔)時的Re (最小)。因為冷卻的牛頓定律是一次微分方程，我們可由指數(shù)曲線近似熱阻的面積關(guān)系，其中熱阻的減小在小的總過孔面積時為最大，并且對于不斷增大的熱過孔其作用減小。因此，等于芯片墊面積10%的總過孔面積顯示出顯著的改善，30%的過孔面積顯示熱阻的顯著減小，并且增加超過70%時顯示出熱過孔的益處逐漸減小。
[0068]在某些情形下，必須使熱過孔的陣列與沒有直接位于焊料球之下位置的半導體襯底接觸，即陣列和襯底之間接觸的區(qū)域從焊料球的位置水平偏移。這樣的情形示出在圖1OA中，其中與襯底151的接觸區(qū)域190從焊料球164的位置水平偏移。為了解決該問題，金屬層Ml、M2和M3橫向延伸，從而金屬層Ml、M2和M3既延伸在接觸190的區(qū)域之上也延伸在焊料球164之下。熱過孔陣列192延伸通過接觸層154到金屬層Ml。熱過孔陣列193和194直接設(shè)置在陣列190之上，并且分別建立金屬層Ml和M2與金屬層M2和M3之間的導熱通道。熱過孔陣列195和196直接設(shè)置在焊料球164之下，并且分別建立金屬層Ml和M2與金屬層M2和M3之間的導熱通道。距離L表示陣列192-194的右邊緣和陣列195和196的左邊緣之間的水平距離。
[0069]在其它實施例中，可以僅延伸金屬層Ml、M2和M3中的一個在接觸190的區(qū)域之上和在焊料球164之下，從而省卻對某些過孔陣列的需要。例如，金屬層I可僅設(shè)置在接觸190的區(qū)域之上，并且金屬層M3可設(shè)置在焊料球164之下。這可允許省卻對熱過孔陣列194和195的需要。
[0070]圖1OB是圖1OA所示結(jié)構(gòu)的詳圖。
[0071]圖1OC分別是自上而下標注的TVA和TVB的兩列熱過孔192-194和195-196的平面圖。列TVA的寬度為Λ Xtva且列TVB的寬度標記為Λ Xtvb。
[0072]圖10D-10G示出了圖1OA所示的熱過孔陣列和金屬層的等效熱阻通道。在圖1OD中，熱阻示出為延伸通過熱過孔的每一個的單獨通道:202表示接觸層154中熱過孔的每一個的熱阻Rentet ;204表不金屬層Ml的熱阻Rmi ；203表不列TVA中通過層間介電層156的熱過孔的每一個的熱阻Rviaia ；205表示列TVB中通過層間介電層156的熱過孔的每一個的熱阻Rviaib ；206表示金屬層M2的熱阻Rm2 ；207表示列TVA中通過層間介電層159的熱過孔的每一個的熱阻Rvia2a ;208表示列TVB中通過層間介電層159的熱過孔的每一個的熱阻Rvia2b ；209表示金屬層M3的熱阻Rm3 ；211表示UBM層163的熱阻Ribm ;并且212表示焊料球164的
熱阻Rball。
[0073]在圖1OE中，通過將每個熱過孔陣列的熱阻結(jié)合在一起簡化了熱通道。陣列192中的熱過孔的結(jié)合熱阻表示為R*mtrt ;陣列193中熱過孔的結(jié)合熱阻表示為R*VIA1A;陣列194中熱過孔的結(jié)合熱阻表示為R*VIA2A ;陣列195中熱過孔的結(jié)合熱阻表示為R*VIA1B ;并且陣列196中熱過孔的結(jié)合熱阻表示為R*VIA2B。UBM層163和焊料球164的結(jié)合熱阻表示為Rball+R?。在IOF中，通過將三個平行熱電路通道從接觸層154到UBM層163的每一個中的熱阻結(jié)合在一起而進一步簡化熱通道,它們分別為RM1+R*VIA1B+R*VIA2B、Rm2+R*VIA1A+R*VIA2B和RM3+R*VmA+R*VIA2A。在圖1OG中，通過將金屬層M1、M2和M3以及層間介電層156和159的熱阻結(jié)合在一起成為單一熱阻而進一步簡化熱通道。如所示，Rm的值遠大于Rball+RUBM或Rmtat的值。
[0074]圖1OH是示出圖1OA所示的作為L的函數(shù)的熱阻Rm的圖線。如所示，Rm從當L=-AXtva時的Rm (最小)，其中熱過孔陣列的列TVA和TVB的左邊緣垂直排列，增加到Rm (最大)，其中熱過孔陣列的列TVA和TVB分開。該圖線意味著，在熱過孔不直接設(shè)置在墊或焊盤下的情況下，從硅熱源到焊盤的中間金屬的長度是主變量。當該金屬的長度超過L=+ΛXtvb時，熱過孔的益處顯著降低。如 Williams 等的〃Electrothermal Circuit Simulation ofPower ICs Combining SPICE and3D Finite Element Analysis"，Proceedings of the4thInternational Symposium on Power Semiconductor Devices and ICs (ISPSDi 92)1992，p.p.282-287所描述，溫度的最顯著下降發(fā)生在一個西格瑪內(nèi)，或相鄰于主要熱源的第一 30 μ m內(nèi)，意思是:為了從熱過孔獲得盡可能多的益處，中間金屬長度L從主要熱源到焊盤應不超過60 μ m，并且理想地應不超過30 μ m的長度。
[0075]上面的描述旨在例示而不是限制。本發(fā)明的很多可選實施例對本領(lǐng)域的技術(shù)人員而言是顯然的。本發(fā)明的廣泛原理僅限定在所附的權(quán)利要求中。
【權(quán)利要求】
1.一種半導體封裝體，包括: 集成電路芯片，具有主表面，所述主表面包括周邊區(qū)域和中心區(qū)域，接觸墊設(shè)置在所述主表面的所述周邊區(qū)域中，所述芯片以所述主表面面向下定向； 電引線，第一金屬凸塊連接所述第一接觸墊和所述電引線，以及 散熱塊，第二金屬凸塊連接所述散熱塊和所示主表面的所述中心區(qū)域； 所述芯片被包封在模塑料中，所述模塑料包封所述引線的至少一部分和所述散熱塊的至少一部分，所述引線的安裝表面與所述散熱塊的暴露的底表面共面。
2.如權(quán)利要求1所述的半導體封裝體，其中所述引線從所述模塑料的橫向表面延伸，所述引線包括向下延伸到安裝部分的彎曲部分，所述安裝部分的底表面包括所述安裝表面，所述彎曲部分和所述安裝部分位于所述模塑料之外。
3.如權(quán)利要求2所述的半導體封裝體，其中所述封裝體包括多個所述引線，并且其中所述散熱塊的水平橫截面面積是所述引線的所述彎曲部分的水平橫截面面積總和的至少兩倍。
4.如權(quán)利要求1所述的半導體封裝體，其中所述引線的外側(cè)橫向表面與所述模塑料的外側(cè)橫向表面齊平，并且其中所述引線的安裝表面與所述模塑料的底表面齊平。
5.如權(quán)利要求4所述的半導體封裝體，其中所述封裝體包括多個所述引線，并且其中所述散熱塊的水平截面面積是所述引線的所述安裝表面面積的總和的至少兩倍。
6.如權(quán)利要求5所述的半導體封裝體，其中所述半導體封裝體是雙平面無引線(DFN)封裝體，所述封裝體包括多條所述電引線，所述多條電引線的第一組沿著所述封裝體的第一側(cè)布置成行，所述多條電引線的第二組沿著所述封裝體與所述第一側(cè)相對的第二側(cè)布置成行。
7.如權(quán)利要求1所述的半導體封裝體，其中所述集成電路芯片包括: 半導體襯底； 介電層的堆疊，所述堆疊包括接觸層，至少一個層間介電層，和鈍化層，所述接觸層鄰接所述半導體襯底，所述芯片的所述主表面包括所述鈍化層的暴露的表面，所述至少一個層間介電層夾設(shè)在所述接觸層和所述鈍化層之間； 金屬層的堆疊，所述金屬層的每一個金屬層位于所述介電層的兩個介電層之間的界面處，第一金屬層位于所述接觸層的上表面，頂部金屬層位于所述鈍化層的下表面； 多個熱過孔，熱過孔的每一個填充有金屬，所述熱過孔其間被分組成二維陣列，所述熱過孔包括第一熱過孔陣列和第二熱過孔陣列，所述第一熱過孔陣列從所述半導體襯底延伸通過所述接觸層至所述第一金屬層，所述第二熱過孔陣列從所述頂部金屬層延伸通過所述至少一個層間介電層相鄰于所述鈍化層的一個層間介電層；以及 凸塊下金屬(UBM)層，設(shè)置在所述芯片的所述主表面，所述UBM層與所述第二金屬凸塊接觸； 以此，熱通道形成為從所述半導體襯底通過所述熱過孔和金屬層至所述第二金屬凸塊。
8.如權(quán)利要求7所述的半導體封裝體，其中所述UBM層與所述頂部金屬層接觸。
9.如權(quán)利要求7所述的半導體封裝體，包括多個層間介電層，其中所述熱過孔的陣列形成在所述層間介電層的每一個中，所述陣列的每一個在位于所述層間介電層之下的界面處的金屬層和位于所述層間介電層之上的界面處的金屬層之間延伸。
10.如權(quán)利要求9所述的半導體封裝體，其中所述熱過孔的陣列布置成單一垂直列。
11.如權(quán)利要求9所述的半導體封裝體，其中所述熱過孔的陣列的某些布置成至少兩列，所述列彼此水平偏移。
12.一種集成電路芯片，包括: 半導體襯底； 介電層的堆疊，形成在所述半導體襯底的表面上，所述堆疊包括接觸層，至少一個層間介電層，和鈍化層，所述接觸層鄰接所述半導體襯底，所述芯片的主表面包括所述鈍化層的暴露的表面，所述至少一個層間介電層夾設(shè)在所述接觸層和所述鈍化層之間； 金屬層的堆疊，所述金屬層的每一個位于所述介電層的兩個之間的界面處，第一金屬層位于所述接觸層的上表面，頂部金屬層位于所述鈍化層的下表面； 多個熱過孔，熱過孔的每一個填充有金屬，所述熱過孔其間分組成二維陣列，所述熱過孔包括第一熱過孔陣列和第二熱過孔陣列，所述第一熱過孔陣列從所述半導體襯底延伸通過所述接觸層到所述第一金屬層，所述第二熱通道陣列從所述頂部金屬層延伸通過所述至少一個層間介電層相鄰于所述鈍化層的一個層間介電層；以及凸塊下金屬(UBM)層，設(shè)置在所述芯片的所述主表面；以及金屬凸塊，附接到所述UBM層； 以此，熱通道形成為從所述半導體襯底通過所述熱過孔和金屬層到所述第二金屬凸塊。
13.如權(quán)利要求12所述的集成電路芯片，其中所述UBM層與所述頂部金屬層接觸。
14.如權(quán)利要求12所述的半導體封裝體，包括多個層間介電層，其中所述熱過孔的陣列形成在所述層間介電層的每一個中，所述陣列的每一個陣列在位于所述層間介電層之下的界面處的金屬層和位于所述層間介電層之上的界面處的金屬層之間延伸。
15.如權(quán)利要求14所述的半導體封裝體，其中所述熱過孔的陣列布置成單一垂直列。
16.如權(quán)利要求14所述的半導體封裝體，其中所述熱過孔的陣列的某些布置成至少兩列，所述列彼此水平偏移。
【文檔編號】H01L21/00GK103918057SQ201280050858
【公開日】2014年7月9日 申請日期:2012年8月12日 優(yōu)先權(quán)日:2011年8月16日
【發(fā)明者】K.H.林, R.K.威廉斯 申請人:先進模擬科技公司