国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      具有優(yōu)化的邊緣終止的半導體元器件的制作方法

      文檔序號:7253570閱讀:165來源:國知局
      具有優(yōu)化的邊緣終止的半導體元器件的制作方法
      【專利摘要】本發(fā)明涉及一種半導體元器件,包括:具有第一側面(22)、第二側面(23)和邊緣(24)的半導體主體(21),具有第一導電類型的基本摻雜的內部區(qū)(27),安置在第一側面(22)和內部區(qū)(27)之間的第一半導體區(qū)(28、61),且其為具有比內部區(qū)(27)的摻雜濃度更高的摻雜濃度的第一導電類型,安置在第二側面(23)和內部區(qū)(27)之間的第二半導體區(qū)(29),并且其為與具有比內部區(qū)(27)的摻雜濃度更高的摻雜濃度的第一導電類型互補的第二導電類型,至少一個第一邊緣斜面,其至少沿著第二半導體區(qū)(29)和內部區(qū)(27)的邊緣(24)以第一角度(30)向從第二半導體區(qū)(29)至內部區(qū)(27)的過渡的擴展面延伸,其中,第一半導體區(qū)(28、61)和內部區(qū)(27)之間設置有至少一個埋入式半導體區(qū)(41、51、81),其具有比內部區(qū)(27)的摻雜濃度更高的摻雜濃度的第二導電類型,并且基本上平行于第一半導體區(qū)(28、61)延伸。
      【專利說明】具有優(yōu)化的邊緣終止的半導體元器件

      【技術領域】
      [0001]根據(jù)權利要求1的前序部分,本發(fā)明涉及一種半導體元器件,具體地,一種盤狀單元二極管。

      【背景技術】
      [0002]本身已知的是,半導體元器件的(具體地,功率半導體元器件的)邊緣設計對于元器件的可實現(xiàn)的阻塞電壓強度具有相當大的影響。通常,半導體元器件的邊緣結構可以分成兩大組:其中借助于一邊緣斜面將一角度設置在該半導體主體上的邊緣結構,一 p-n過渡以該角度與半導體表面相交;以及具有一平面半導體表面的邊緣結構,稱為平面邊緣結構。
      [0003]既可以機械地(例如通過研磨或拋光)又可以化學地(通過有目的蝕刻)在半導體元器件的邊緣區(qū)域中生產(chǎn)邊緣斜面。通常關于從摻雜成更高程度的半導體區(qū)向摻雜成較小程度的半導體區(qū)的過渡來定義邊緣斜面的角度,其中,在半導體主體的直徑在從摻雜成更高程度的該半導體區(qū)向摻雜成較小程度的該半導體區(qū)的方向減小的情況下為正角,并且否則為負角。
      [0004]在典型的半導體元器件中,具體地在盤狀單元二極管中,正角通常被設置成邊緣終止。此角度會造成空間電荷區(qū)變寬,從而使得在給定的現(xiàn)在常見的半導體主體的內部區(qū)的基本摻雜量下,該空間電荷區(qū)與已經(jīng)處于施加的相對較低的阻塞電壓的η型重摻雜發(fā)射極鄰接。這會導致在η型輕摻雜區(qū)和η型重摻雜區(qū)之間的過渡的正角區(qū)域中存在過多的場強。具體當在具有高陡度交換(commutat1n)的斷開過程中,在此位置存在高密度的自由電子并局部地劃分場曲線時,這些場峰是關鍵性的。這會導致半導體元器件的失效。正斜面的角度范圍通常在約25°至約50°之間。
      [0005]具體地,在包括具有正角的邊緣斜面的半導體元器件中,處于該邊緣的側面的陽極表面與處于該邊緣的側面的陰極表面相比更大,從而使得在導通狀態(tài)下在該陰極的側面上的半導體元器件的邊緣處可能出現(xiàn)增大的電流密度。由于存儲電荷與電流密度成比例,動態(tài)雪崩將優(yōu)選地發(fā)生在邊緣的區(qū)域。
      [0006]迄今為止,所提供的對策為:在該半導體元器件的η型重摻雜發(fā)射極的外部或邊緣區(qū)域中,除了正邊緣斜面之外,將具有更淺的角(具體地,較淺的負角)的第二邊緣斜面蝕刻成該半導體主體。這通常是通過旋轉蝕刻完成的。然而,其不利之處在于:此方法會造成很難再現(xiàn)的邊緣輪廓,并從造成元器件與元器件之間的電性質的波動。具體地,處于上述位置具有局部弱點(具體地,過多的場強)的元器件可能會分散地出現(xiàn)。


      【發(fā)明內容】

      [0007]以此為背景,本發(fā)明已經(jīng)為自己設置了提供半導體元器件的目的,其中,具體地避免了在半導體元器件的斷開過程中邊緣區(qū)域中出現(xiàn)的過多的場強峰。此外,這些半導體元器件應當更簡單且更精確地再現(xiàn)和具有低水平的電性質波動,具體地,在半導體元器件的斷開或耗盡階段。
      [0008]此目的是通過具有權利要去I所述特征的半導體元器件(具體地盤狀單元二極管)實現(xiàn)的。所附權利要求書披露了本發(fā)明的其他具體有利的實施例。
      [0009]必須注意的是,權利要求書中所獨立引用的特征可以用任何技術上有意義的方式結合并代表本發(fā)明的其他實施例。本說明書(具體結合附圖)額外地表征并限定了本發(fā)明。
      [0010]根據(jù)本發(fā)明,一種半導體元器件,具體地盤狀單元二極管,包括半導體主體,該半導體主體具有第一側面、第二側面和邊緣;此外內部區(qū),該內部區(qū)具有第一導電類型的基本摻雜;第一半導體區(qū),該第一半導體區(qū)被安置在該第一側面和該內部區(qū)之間,并且是具有比該內部區(qū)的摻雜濃度更高的摻雜濃度的該第一導電類型;第二半導體區(qū),該第二半導體區(qū)被安置在該第二側面和該內部區(qū)之間,并且是具有第二導電類型,該第二導電類型與該第一導電類型互補并且具有比該內部區(qū)的摻雜濃度更高的摻雜濃度;以及至少一個第一邊緣斜面,該第一邊緣斜面至少沿著該第二半導體區(qū)和該內部區(qū)的該邊緣以第一角度向從該第二半導體區(qū)向該內部區(qū)的過渡的擴展面延伸。根據(jù)本發(fā)明,在該第一半導體區(qū)和該內部區(qū)之間設置有至少第二導電類型的埋入式半導體區(qū),該第二導電類型具有比該內部區(qū)的摻雜濃度更高的摻雜濃度,其中,此埋入式半導體區(qū)基本上平行于該第一半導體區(qū)延伸。
      [0011]在本發(fā)明的意義上,半導體區(qū)如果既不與該半導體主體的第一側面也不與其第二側面鄰接,而是在該半導體主體內以豎直方向安置,則該半導體區(qū)被稱為埋入式。在本發(fā)明的意義上,該埋入式半導體區(qū)可以僅達到該半導體主體的邊緣。
      [0012]在半導體元器件的導通狀態(tài),該至少一個第二導電類型的埋入式半導體區(qū)會造成半導體主體的邊緣處的電流密度的下降。從而,半導體元器件的阻塞狀態(tài)中的動態(tài)雪崩將會延遲發(fā)生。在從導通狀態(tài)向阻塞狀態(tài)過渡期間,半導體主體內的電荷被耗盡。雪崩或動態(tài)雪崩直到導通狀態(tài)之后的耗盡過程才會發(fā)生。然后,這優(yōu)選地發(fā)生在半導體主體的邊緣區(qū)域,并且其程度變得越關鍵,在斷開之前邊緣區(qū)域中的電流密度越高??梢越柚诙щ婎愋偷穆袢胧桨雽w區(qū)防止上述現(xiàn)象,因為它有效地防止已經(jīng)處于導通階段的邊緣區(qū)域中的高電荷密度并從而防止高電流密度。
      [0013]如果發(fā)生動態(tài)雪崩,該埋入式半導體區(qū)(在P型摻雜的情況下)將第二電荷類型的電荷載流子注入(例如)能夠至少部分地補償動態(tài)雪崩所造成的半導體主體的半導體區(qū)中所生成的電荷載流子的多個孔中,(在η型摻雜的半導體區(qū)的情況下)注入電子。此外,埋入式半導體區(qū)的產(chǎn)生(例如通過預沉積或離子植入和隨后的驅入步驟)允許準確的可再現(xiàn)性,并且這會導致半導體元器件的電特性的更小波動。
      [0014]根據(jù)本發(fā)明,要對該至少一個埋入式半導體區(qū)進行設計或標注尺寸的方式為使得:在斷開過程中在半導體主體內的某一預定義電流密度以上,將至少部分地對局部過多的另一種互補電荷類型的電荷載流子電流進行補償?shù)碾姾深愋偷碾姾奢d流子注入。于此重要的具體是埋入式半導體區(qū)的橫向范圍或寬度和摻雜濃度以及內部區(qū)的鄰接基本摻雜的摻雜濃度。
      [0015]根據(jù)本發(fā)明的一個有利實施例,該埋入式半導體區(qū)具有優(yōu)選地在約2Χ 116CnT3至約5X1017cnT3之間的最大摻雜濃度,其中,其摻雜輪廓有利地為高斯型。此外,它在優(yōu)選地約1.5 μ m至約15 μ m的深度上延伸。
      [0016]具體為了保護與該半導體主體的邊緣鄰接的邊緣或邊緣區(qū)域免受過多的電場強度,本發(fā)明的一個有利實施例提出僅在半導體區(qū)的外部或邊緣區(qū)域安置該埋入式半導體區(qū)。在盤狀的半導體主體(例如盤狀單元二極管)的情況下,可以在該半導體主體的外部或邊緣區(qū)域中以環(huán)形的方式有利地形成一埋入式半導體區(qū)。在本實施例中,該埋入式半導體區(qū)可以達到該半導體主體的邊緣。
      [0017]根據(jù)本發(fā)明的另一個有利實施例,該埋入式半導體區(qū)被安置成與該半導體主體的邊緣橫向地間隔開。這防止了在半導體主體的邊緣處發(fā)生的場強峰太接近該埋入式半導體區(qū),這在靜態(tài)阻塞狀態(tài)下會產(chǎn)生阻塞電流增大或甚至會造成阻塞電壓減小。該埋入式半導體區(qū)離該半導體區(qū)的邊緣的橫向距離優(yōu)選地在約30μπι至約200μπι之間。
      [0018]本發(fā)明的另一個有利實施例提供了在該第一半導體區(qū)和該內部區(qū)之間提供場停止區(qū),該場停止區(qū)平行于該第一半導體區(qū)延伸并且為該第一導電類型,該第一導電類型具有在該第一半導體區(qū)的該摻雜濃度和該內部區(qū)的該摻雜濃度之間的摻雜濃度,其中,該場停止區(qū)以該內部區(qū)的方向被定位于該埋入式半導體區(qū)的前面。從而,因為內部區(qū)的厚度保持不變,通過具有更高穿透深度的第一導電類型的場停止區(qū)有效地提高了半導體元器件的靜態(tài)阻塞能力,該場停止區(qū)被定位于具有低穿透深度的第一導電類型的重摻雜半導體區(qū)的前面。允許電場滲入場停止區(qū)。以此方式提供的場停止區(qū)通過第二電荷類型的空間電荷額外地抵消了位于半導體主體的邊緣處的場強的過多增強,這(額外地)在阻塞狀態(tài)下是可獲得的。該場停止區(qū)具有優(yōu)選地在約5Χ 114CnT3至約5Χ 116CnT3之間的摻雜濃度,以及優(yōu)選地在約10 μ m至約70 μ m之間的穿透深度。而且,該場停止區(qū)的摻雜輪廓優(yōu)選地為高斯型??梢杂靡环N本身已知的方式產(chǎn)生該場停止區(qū),例如通過摻雜劑(例如在η型場停止區(qū)的情況下的磷或硒)的沉積,或通過隨后向內擴散的摻雜劑的植入。
      [0019]根據(jù)本發(fā)明的另一個有利實施例,提供了第二邊緣斜面,該第二邊緣斜面相對于從該第一半導體區(qū)向該內部區(qū)或向該場停止區(qū)的過渡具有第二角度,該第二邊緣斜面至少沿著該第一半導體區(qū)和該埋入式半導體區(qū)的該邊緣延伸,其中,該第二角度的絕對值小于該第一角度的絕對值。優(yōu)選地,該第二角度的絕對值在約1°至約5°之間。從而,該第一半導體區(qū)的側面上的空間電荷區(qū)的出口點位于該場停止區(qū)的區(qū)域中并且被該邊緣斜面朝邊緣加寬,由此,降低了邊緣處的場強峰的高度。
      [0020]本發(fā)明的另一個有利的實施例提供了將若干埋入式半導體區(qū)域安置于一平面中并彼此橫向地間隔開。以此方式,可以獲得該半導體元器件的特別高水平的斷開魯棒性??商娲兀蜃鳛楸緦嵤├囊粋€附加方案,埋入式半導體區(qū)還可以包括多個間斷,這些間斷被配置成多個條和/或二維孔安排的形式。此埋入式半導體區(qū)的這些間斷或開口優(yōu)選地最多為6 μ m,并具體地優(yōu)選地約2 μ m至約6 μ m。在二維孔安排的情況下,這些間斷或孔(也稱為短缺)可以被安置在全表面埋入式半導體區(qū)中,其中,這些短缺的直徑還可以大于6 μ m,優(yōu)選地高達約10 μ m。具體地,這些短缺的直徑還可以朝向半導體主體的邊緣變化,例如變得更小。而且,設置有間斷或開口的埋入式半導體區(qū)還可以在該半導體主體的整個直徑上延伸,由此可以進一步提高該半導體主體的斷開魯棒性。

      【專利附圖】

      【附圖說明】
      [0021]下面參照附圖中所展示的示例性實施例對本發(fā)明的其他有利細節(jié)和效果進行更詳細的解釋。在附圖中:
      [0022]圖1示出了根據(jù)現(xiàn)有技術被配置成二極管的半導體元器件的橫截面?zhèn)纫晥D的一部分,
      [0023]圖2示出了根據(jù)本發(fā)明被配置成二極管的半導體元器件的第一示例性實施例的橫截面?zhèn)纫晥D的一部分,
      [0024]圖3示出了根據(jù)本發(fā)明被配置成二極管的半導體元器件的第二示例性實施例的橫截面?zhèn)纫晥D的一部分,
      [0025]圖4示出了根據(jù)本發(fā)明被配置成二極管的半導體元器件的第三示例性實施例的橫截面?zhèn)纫晥D的一部分,
      [0026]圖5示出了圖4中所示的半導體元器件的示例性摻雜輪廓,
      [0027]圖6示出了根據(jù)本發(fā)明被配置成二極管的半導體元器件的第四示例性實施例的橫截面?zhèn)纫晥D的一部分,以及
      [0028]圖7示出了根據(jù)本發(fā)明被配置成二極管的半導體元器件的第五示例性實施例的橫截面?zhèn)纫晥D的一部分。

      【具體實施方式】
      [0029]在不同的附圖中,相同的部分總是設置有相同的附圖標記,從而使得一般來說也只對其進行一次描述。
      [0030]圖1示出了根據(jù)現(xiàn)有技術被配置成二極管的半導體元器件20的橫截面?zhèn)纫晥D的一部分。該半導體元器件20或該二極管20包括半導體主體21,該半導體主體具有第一側面22、第二側面23和邊緣24。在徑向r,該半導體主體21被分成內部區(qū)域25和邊緣區(qū)域26。
      [0031]要注意的是,該半導體主體21的該內部區(qū)域25就其表面面積而言比該邊緣區(qū)域26大得多,并且該邊緣區(qū)域26在半導體主體20的頂視圖中在圓周方向以圓形的方式完全地環(huán)繞該內部區(qū)域25。由于本發(fā)明的決定性方面在于邊緣區(qū)域26,出于清晰性的原因只在附圖中示出了該邊緣區(qū)域26以及該內部區(qū)域25的一小部分。
      [0032]在圖1中被配置成二極管(具體地,被配置成盤狀單元二極管)的半導體元器件20進一步在豎直方向包括具有第一導電類型的基本摻雜的內部區(qū)27,該內部區(qū)形成了功率二極管20的基極;第一導電類型的第一半導體區(qū)28,該第一半導體區(qū)被安置在該第一側面22和該內部區(qū)27之間;以及與該第一導電類型互補的第二導電類型的第二半導體區(qū)29,該第二半導體區(qū)被安置在該第二側面23和該內部區(qū)27之間。在圖1中所示的示例中,該內部區(qū)27是η型輕摻雜的,該第一半導體區(qū)是η型重摻雜的,并且該第二半導體區(qū)29是P型重摻雜的。以一種本身已知的方式,術語“輕摻雜的”和“重摻雜的”表示該第一和第二半導體區(qū)28和29的摻雜濃度分別比該內部區(qū)27的摻雜濃度高得多。重摻雜區(qū)域的一般摻雜濃度通常在約118CnT3至約121CnT3之間,然而,輕摻雜的內部區(qū)27的摻雜濃度通常在約112CnT3至約115CnT3之間。在所示的示例中,該第二半導體區(qū)29和該內部區(qū)27形成了p-n過渡。
      [0033]如從圖1更明顯的,二極管20或半導體主體21具有該邊緣24的具有第一角度30的第一邊緣斜面,該過渡的(在圖1中所示的示例中為p-n過渡的)擴展平面在以第一角度從該第二半導體區(qū)29向該內部區(qū)27與該邊緣24交叉。在所示的二極管20中,邊緣斜面沿著該第一和第二半導體區(qū)28和29的邊緣和該內部區(qū)27的邊緣延伸,并從而沿著該半導體主體21的整個邊緣24延伸。就圖1中所示的二極管20的示例中的p-n過渡而言,角度30是被優(yōu)選地選為在約25°至約50°之間的正角。
      [0034]此外,圖1在(陰極的側面上的)第一半導體區(qū)28的方向和在(陽極的側面上的)第二半導體區(qū)29的方向示出了二極管20的空間電荷區(qū)的滲透深度31和滲透深度32。要明白的是,圖1中所示的空間電荷區(qū)僅表示示意性輪廓,并且并不描繪靜態(tài)擊穿情況下的最大可能阻塞電壓的情況。
      [0035]而且,圖1通過相應的箭頭33示出了導通狀態(tài)下的電流密度的輪廓。由于處于邊緣的第二半導體區(qū)29的表面面積可比較地大于第一半導體區(qū)28的表面面積,在標記為34的區(qū)域附近的邊緣處,可能在導通狀態(tài)運行期間(并從而也可能在耗盡階段)發(fā)生與半導體主體21中所存儲的電荷成比例的增加的電流密度。由于該邊緣區(qū)域中的此剩余電荷,在時間上緊隨導通狀態(tài)階段之后的耗盡階段會形成由電子組成的增加的空間電荷,這可能會導致邊緣24的區(qū)域中(具體地,在標記為34的區(qū)域的附近)的動態(tài)雪崩。
      [0036]以一種本身已知的方式在該半導體主體21的該第一側面22和該第二側面23的對應的外部側面或接觸表面上設置金屬涂層35,該半導體元器件20可以通過這些金屬涂層與其周圍環(huán)境電連接。
      [0037]在圖2中示出了根據(jù)本發(fā)明的半導體元器件40的第一示例性實施例的橫截面視圖的一部分,該半導體元器件被配置成二極管,具體地,盤狀單元二極管。二極管40的示例性實施例與圖1中所描繪的二極管20的不同之處僅在于在該第一半導體區(qū)28和該內部區(qū)27之間設置有至少具有比內部區(qū)27的摻雜濃度更高的摻雜濃度的第二導電類型的埋入式半導體區(qū)41。在圖2中所示的示例性實施例中,該埋入式半導體區(qū)41是P摻雜的。具體地,該埋入式半導體區(qū)41被配置成環(huán)形的P環(huán)。如從圖2明顯的,該埋入式半導體區(qū)41基本上只設置在半導體主體21的邊緣區(qū)域26中,以便具體地減少在其關閉期間的電流密度,并從而延遲動態(tài)雪崩的發(fā)生。
      [0038]在耗盡階段期間,埋入式半導體區(qū)41以一種有利的方式注入孔中,這些孔對由動態(tài)雪崩所生成的電子做出補償。由于邊緣24或邊緣區(qū)域26的電流減輕,避免了在邊緣24處具體地在陰極側區(qū)域34的區(qū)域中的過多的場強峰。此外,埋入式半導體區(qū)41的產(chǎn)生(例如通過預沉積或離子植入和之后的高溫步驟)允許摻雜的準確可再現(xiàn)性。從而,避免了或很大程度地減小了半導體元器件40的(具體地,在耗盡階段期間出現(xiàn)的上述條件的)電性質的波動。
      [0039]根據(jù)本發(fā)明,埋入式半導體區(qū)41的尺寸標注為使得在某一可預定義的電流密度之上能夠將電荷載流子注入(圖2中所示的情況下的)孔中,這些孔能夠至少部分地補償局部過多的電子流。對于此尺寸標注而言起決定性作用的具體是橫向范圍或豎直深度和埋入式半導體區(qū)41的摻雜以及與內部區(qū)27鄰接的摻雜濃度的設計。優(yōu)選地,埋入式半導體區(qū)41的摻雜濃度的最大值在約2 X 116CnT3至約5 X 117CnT3之間,其中,優(yōu)選地包括高斯型的摻雜輪廓。該埋入式半導體區(qū)41的豎直范圍優(yōu)選地在約1.5μπι至約15μπι之間。P環(huán)41的橫向范圍或寬度在這種情況下至少在側面22的整個未金屬化區(qū)域上延伸并且優(yōu)選的在約50 μ m至約1000 μ m之間。
      [0040]圖3示出了根據(jù)本發(fā)明被配置成二極管的半導體元器件50的第二示例性實施例的橫截面?zhèn)纫晥D的一部分。如從圖3明顯的,二極管50包括埋入式半導體區(qū)51,該埋入式半導體區(qū)在本示例性實施例中被安置成與半導體主體21的邊緣24橫向地間隔開。橫向距離優(yōu)選地在約30μπι至200μπι之間。通過埋入式半導體區(qū)51的這種安排,防止了區(qū)域34中的場強峰接近埋入式半導體區(qū)51。在靜態(tài)阻塞狀態(tài)下,這可能會導致增大的阻塞電流或甚至阻塞電壓的減小。
      [0041]圖4中示出了防止場強峰太接近區(qū)域34中的埋入式半導體區(qū)域51的另一個選擇,示出了根據(jù)本發(fā)明的被配置成二極管的半導體元器件60的第三示例性實施例的橫截面?zhèn)纫晥D的一部分。與圖2中所示的二極管40類似,二極管60包括一直延伸至邊緣24的埋入式半導體區(qū)41。然而,與二極管40不同,二極管60中的圖2所示的第一半導體區(qū)28現(xiàn)在被分成低滲透深度的重摻雜的第一半導體區(qū)61和定位于其前面的更高滲透深度的場停止區(qū)62。換言之,在該第一半導體區(qū)61和該內部區(qū)27之間設置有場停止區(qū)62,該場停止區(qū)平行于該第一半導體區(qū)61延伸并且為該第一導電類型,該第一導電類型具有在該第一半導體區(qū)61的該摻雜濃度和該內部區(qū)27的該摻雜濃度之間的摻雜濃度。該場停止區(qū)62以該內部區(qū)27的方向定位于該埋入式半導體區(qū)41的前面。允許將電場注入此緩沖區(qū)或場停止區(qū)62,從而使得因此提高半導體元器件60的靜態(tài)阻塞能力,其中,該內部區(qū)27的厚度保持不變。在該阻塞狀態(tài)下,該場停止區(qū)62的空間電荷區(qū)內的正空間電荷的更高的濃度會補償電子的負動態(tài)空間電荷,并從而抵消在位置34的區(qū)域中太過多的場強的增強。
      [0042]根據(jù)本發(fā)明,對該緩沖區(qū)或場停止區(qū)62標定尺寸的方式為使得其摻雜濃度優(yōu)選地在約5 X 114CnT3至約5 X 116CnT3之間。該場停止區(qū)62的滲透深度優(yōu)選地在約10 μ m至約70 μ m之間。而且,該場停止區(qū)62的摻雜輪廓優(yōu)選地為高斯型??梢杂靡环N本身已知的方式產(chǎn)生該場停止區(qū),例如通過摻雜劑(例如隨后向內擴散的磷或硒)的沉積或植入。
      [0043]圖5展示了圖4中所示的半導體元器件60的示例性摻雜輪廓。圖5從左向右描繪了 η型輕摻雜的內部區(qū)27的基本摻雜,η型更重摻雜的場停止區(qū)62,ρ型甚至更重摻雜的埋入式半導體區(qū)41,以及最后η型重摻雜的第一半導體區(qū)61。
      [0044]圖6示出了根據(jù)本發(fā)明被配置成二極管的半導體元器件70的第四示例性實施例的橫截面?zhèn)纫晥D的一部分。與圖4中所示的二極管60相比,二極管70具有第二邊緣斜面,該第二邊緣斜面相對于從該第一半導體區(qū)域61到該內部區(qū)27或到該場停止區(qū)62的過渡而言具有第二更淺的角度71。在所示的示例性實施例中,該第二邊緣斜面沿著該第一半導體區(qū)61的邊緣和該埋入式半導體區(qū)41的邊緣延伸,第二角度71的絕對值小于第一角度30的絕對值,并且優(yōu)選地在約1°至約5°之間。就從第一半導體區(qū)61向場停止區(qū)62的η+η過渡而言,角度71是一負角。該第一半導體區(qū)61的側面上的空間電荷區(qū)的出口點34位于該場停止區(qū)62的區(qū)域中并且在此位置具有一淺角,這通過將該空間電荷區(qū)加寬而降低了場強峰的高度。要明白的是,圖6中所示的出口并不代表所施加的最大阻塞電壓的條件,而僅僅充當空間電荷區(qū)的一般位置和形狀的示意性圖解。
      [0045]圖7示出了根據(jù)本發(fā)明被配置成二極管的半導體元器件80的第五示例性實施例的橫截面?zhèn)纫晥D的一部分。與圖6中所示的二極管70的埋入式半導體區(qū)41相反,二極管80包括若干個埋入式半導體區(qū)81,這些半導體區(qū)被安置在一平面中并且彼此橫向地間隔開。如從圖7明顯的,埋入式半導體區(qū)81不需要將自己限制在半導體主體21的邊緣區(qū)域26中,但是相反還可以被安置成分布在半導體主體21的內部區(qū)25上,并從而在整個陰極表面面積上。這種安排不僅提高了半導體元器件在邊緣區(qū)域中(而且還額外地在二極管80的整個表面上)的斷開魯棒性。
      [0046]在半導體主體21的一頂視圖中,圖8中所示的示例性實施例中的單獨的埋入式半導體區(qū)域81構成了環(huán)繞半導體主體21的中心的多個同心環(huán),該中心在圖7中是看不到的。為此目的,埋入式半導體區(qū)81之間的這些開口或間斷82被配置成例如具有不大于6 μ m(優(yōu)選地,在約2 μ m和6 μ m之間)的寬度的條。半導體區(qū)81的最外環(huán)之前的最后一個開口 82 (該開口埋在邊緣區(qū)域26中)可以小于其他的開口 82。在圖7中所示的二極管80的示例性實施例中,半導體區(qū)81的最外環(huán)之前的開口 82 (該開口埋在邊緣區(qū)域26中)的寬度約為4.5 μ m。在所示的示例性實施例中,除了半導體區(qū)81的被埋在邊緣區(qū)域26中的最外環(huán)之外的埋入式半導體區(qū)81的寬度約為48 μ m。優(yōu)選地,半導體區(qū)81的最外環(huán)從半導體主體21的邊緣24以橫向方向向內延伸,至少一直到金屬涂層35。
      [0047]這些開口或間斷82還可以被設置成全表面埋入式半導體區(qū)內的二維孔安排。在這種情況下,這些所謂的“短缺”的直徑可以大于上述開口或間斷條的寬度,優(yōu)選地高達約10 μ m。具體地,這些短缺的直徑還可以向半導體元器件80的邊緣24變化,例如變得更小。
      [0048]可以例如通過掩蔽式硼植入來生產(chǎn)這種在埋入式半導體區(qū)81中具有間斷或開口82和二維孔安排的結構,該掩蔽式硼植入具有高植入能量和后續(xù)的退火步驟,可選地取決于所希望的埋入層的注入深度,還具有后續(xù)的擴散步驟。代替硼,鎵或鋁也是可能的受體。也可以借助通過掩蔽式硼擴散和后續(xù)的驅入步驟的預沉積來生產(chǎn)。
      [0049]參照附圖中所示的示例性實施例對根據(jù)本發(fā)明的半導體元器件進行更詳細的解釋。然而,該半導體元器件并不限于在此所描述的實施例,而是還包括具有相同效果的實施例。具體地,本發(fā)明并不限于根據(jù)本發(fā)明的作為在此描述的二極管的半導體元器件的實施例,而是還包括所有進一步的半導體元器件,其中,如在此描述的,借助至少一個埋入式半導體區(qū)減小了半導體主體的邊緣區(qū)域的電流密度,并且延遲了動態(tài)雪崩的發(fā)生,并且其中,該埋入式半導體區(qū)在動態(tài)雪崩的情況下能夠將具有自身的導電類型的電荷載流子注入,從而補償動態(tài)雪崩所生成的電荷載流子。
      [0050]在優(yōu)選的用途中,根據(jù)本發(fā)明的半導體元器件被配置成具有較好的高壓兼容性和提高的斷開魯棒性的快速切換型盤狀單元二極管。
      [0051]參考號列表:
      [0052]20半導體元器件、二極管
      [0053]21半導體主體
      [0054]22第一側面
      [0055]23第二側面
      [0056]24 邊緣
      [0057]25內部區(qū)域
      [0058]26邊緣區(qū)域
      [0059]27內部區(qū)
      [0060]28第一半導體區(qū)
      [0061]29第二半導體區(qū)
      [0062]30第一邊緣斜面角
      [0063]31空間電荷區(qū)的陰極側注入深度
      [0064]32空間電荷區(qū)的陽極側注入深度
      [0065]33電流密度輪廓
      [0066]34電流密度增大的區(qū)域
      [0067]35金屬涂層
      [0068]40半導體元器件、二極管
      [0069]41埋入式半導體區(qū)
      [0070]50半導體元器件、二極管
      [0071]51埋入式半導體區(qū)
      [0072]60半導體元器件、二極管
      [0073]61第一半導體區(qū)
      [0074]62場停止區(qū)
      [0075]70半導體元器件、二極管
      [0076]71第二角度
      [0077]80半導體元器件、二極管
      [0078]81埋入式半導體區(qū)
      [0079]82間斷、開口
      [0080]η第一導電類型的摻雜
      [0081]ρ與該第一導電類型互補的第二導電類型的摻雜
      [0082]r半徑
      【權利要求】
      1.一種半導體元器件,包括 -一半導體主體(21),該半導體主體具有第一側面(22)、第二側面(23)和邊緣(24), -一內部區(qū)(27),該內部區(qū)具有第一導電類型的一基本摻雜, -一第一半導體區(qū)(28、61),該第一半導體區(qū)被安置在第一側面(22)和內部區(qū)(27)之間,并且是具有比內部區(qū)(27)的摻雜濃度更高的摻雜濃度的該第一導電類型, -一第二半導體區(qū)(29),該第二半導體區(qū)被安置在第二側面(23)和內部區(qū)(27)之間,并且是一第二導電類型,該第二導電類型與具有比內部區(qū)(27)的摻雜濃度更高的摻雜濃度的該第一導電類型互補, -至少一個第一邊緣斜面,該第一邊緣斜面至少沿著第二半導體區(qū)(29)和內部區(qū)(27)的邊緣(24)以第一角度(30)向從第二半導體區(qū)(29)至內部區(qū)(27)的過渡的擴展面延伸,其特征在于, 第一半導體區(qū)(28、61)和內部區(qū)(27)之間設置有至少一個埋入式半導體區(qū)(41、51、81),該埋入式半導體區(qū)為具有比內部區(qū)(27)的摻雜濃度更高的摻雜濃度的第二導電類型,并且基本上平行于第一半導體區(qū)(28、61)延伸。
      2.根據(jù)權利要求1所述的半導體元器件, 其特征在于, 埋入式半導體區(qū)(41、51、81)僅被設置在半導體主體(21)的邊緣區(qū)域(26)中。
      3.根據(jù)權利要求1或2所述的半導體元器件, 其特征在于, 埋入式半導體區(qū)(41、51、81)被安置成與半導體主體(21)的邊緣(24)橫向地間隔開,橫向距離優(yōu)選地在30 μ m和200 μ m之間。
      4.根據(jù)以上權利要求中的任一項所述的半導體元器件, 其特征在于, 埋入式半導體區(qū)(41、51、81)具有優(yōu)選地在約2 X 116CnT3至約5 X 117CnT3之間的最大摻雜濃度,以及優(yōu)選地在約1.5 μ m至約15 μ m之間的豎直深度。
      5.根據(jù)以上權利要求中的任一項所述的半導體元器件, 其特征在于, 在第一半導體區(qū)(28、61)和內部區(qū)(27)之間設置有場停止區(qū)(62),場停止區(qū)平行于第一半導體區(qū)(28、61)延伸并且為第一導電類型,第一導電類型具有在第一半導體區(qū)(28、61)的摻雜濃度和內部區(qū)(27)的摻雜濃度之間的摻雜濃度,其中,場停止區(qū)(62)以內部區(qū)(27)的方向被定位于埋入式半導體區(qū)(28、61)的前面。
      6.根據(jù)以上權利要求中的任一項所述的半導體元器件, 其特征在于, 提供了第二邊緣斜面,該第二邊緣斜面相對于從第一半導體區(qū)(28、61)向內部區(qū)(27)或向場停止區(qū)¢2)的過渡具有第二角度(71),該第二邊緣斜面至少沿著第一半導體區(qū)(28,61)和埋入式半導體區(qū)(41、51、81)的邊緣(24)延伸,其中,第二角度(71)的絕對值小于第一角度(30)的絕對值。
      7.根據(jù)以上權利要求中的任一項所述的半導體元器件, 其特征在于, 若干埋入式半導體區(qū)(41、51、81)被設置成安置于一平面中并彼此橫向地間隔開。
      8.根據(jù)以上權利要求中的任一項所述的半導體元器件, 其特征在于, 在埋入式半導體區(qū)(41、51、81)中設置有多個間斷(82),這些間斷是多個條和/或二維孔配置的形式。
      9.根據(jù)權利要求7或8所述的半導體元器件, 其特征在于, 埋入式半導體區(qū)(41、51、81)在半導體主體(21)的整個直徑上延伸。
      10.根據(jù)以上權利要求中的任一項所述的半導體元器件, 其特征在于, 半導體元器件被配置成一盤狀單元二極管(20、40、50、60、70、80)。
      【文檔編號】H01L29/861GK104321879SQ201280058927
      【公開日】2015年1月28日 申請日期:2012年9月6日 優(yōu)先權日:2011年11月30日
      【發(fā)明者】R·巴塞爾梅斯, H-J·舒爾策, U·克爾納-韋德豪森, J·盧茨, T·巴斯勒 申請人:英飛凌科技有限兩合公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1