專(zhuān)利名稱(chēng)：形成用于半導(dǎo)體裝置的取代柵極結(jié)構(gòu)的方法
形成用于半導(dǎo)體裝置的取代柵極結(jié)構(gòu)的方法技術(shù)領(lǐng)域
本揭示內(nèi)容大體有關(guān)于精密半導(dǎo)體裝置的制造，且更特別的是，有關(guān)于形成用于各種類(lèi)型半導(dǎo)體裝置的取代柵極結(jié)構(gòu)的各種方法。
背景技術(shù)：
制造諸如CPU、存儲(chǔ)裝置、ASIC’s (特殊應(yīng)用集成電路)之類(lèi)的先進(jìn)集成電路需要根據(jù)指定的電路布局在給定芯片區(qū)域中形成大量電路組件，其中所謂金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFETs或FETs)為一種重要的電路組件，其實(shí)質(zhì)上決定集成電路的效能。FET(不論是NFET還是PFET)為通常包含源極區(qū)、漏極區(qū)、位于源極區(qū)和漏極區(qū)間的信道區(qū)以及位于信道區(qū)上方的柵電極的裝置。電氣接觸是做為源極/漏極區(qū)，以及通過(guò)控制施加至柵電極的電壓來(lái)控制流過(guò)FET的電流。如果柵電極沒(méi)有外加電壓，則沒(méi)有電流通過(guò)裝置(忽略相對(duì)小的不合意泄露電流)。不過(guò)，在施加適當(dāng)?shù)碾妷褐翓烹姌O時(shí)，信道區(qū)變導(dǎo)電，且通過(guò)導(dǎo)電信道區(qū)允許電流在源極區(qū)、漏極區(qū)之間流動(dòng)。傳統(tǒng)上，F(xiàn)ETs為實(shí)質(zhì)上平面型裝置，但是類(lèi)似操作原理適用于更多種三維FET結(jié)構(gòu)，在此被稱(chēng)作FinFETs。
為了改善FETs的操作速度，以及提高FET在集成電路模塊內(nèi)的密度，裝置設(shè)計(jì)者多年來(lái)已大幅減少FETs的實(shí)際尺寸。為了改善FETs的切換速度，已顯著減少FETs的信道長(zhǎng)度，但是這使得控制有害的泄露電流更加困難。
對(duì)于許多裝置技術(shù)世代，大多數(shù)晶體管組件(FETs及FinFETs)的柵電極結(jié)構(gòu)已包含與多晶硅柵電極結(jié)合的多種硅基材料，例如二氧化硅及/或氮氧化硅柵極絕緣層。不過(guò)，為了遷就被積極縮小的晶體管組件的信道長(zhǎng)度，已開(kāi)發(fā)新材料及結(jié)構(gòu)且許多較新世代的裝置使用由替代材料及結(jié)構(gòu)構(gòu)成的柵電極堆棧以企圖提供更好的泄露控制以及對(duì)于外加?xùn)烹姌O電壓可增加可輸送的電流量。例如，在信道長(zhǎng)度小于約45奈米的一些經(jīng)積極縮小的晶體管組件中，包含所謂高k電介質(zhì)/金屬柵極(HK/MG)組態(tài)的柵電極堆棧已知可提供顯著增強(qiáng)的操作特性而優(yōu)于迄今為止更常用二氧化硅/多晶硅(SiO/poly)組態(tài)。HK/MG柵電極堆棧的絕緣組件可使用鋁(Al)、鉿(Hf)、鈦(Ti)的氧化物，有時(shí)結(jié)合額外的元素，例如碳(C)、硅(Si)或氮(N)，以及導(dǎo)電電極組件可再度使用所述材料(非氧化物)，單獨(dú)或在生產(chǎn)中組合以實(shí)現(xiàn)所欲性質(zhì)。
已用來(lái)形成具有高k/金屬柵極結(jié)構(gòu)的晶體管的一眾所周知加工方法為所謂的“后柵極(gate last)”或“取代柵極(replacement last)”技術(shù)。圖1A至圖1D是圖示一種示范已有技術(shù)方法，是利用后柵極技術(shù)來(lái)形成HK/MG取代柵極結(jié)構(gòu)于示范FET晶體管100上。如圖1A所示，該工藝包含在淺溝槽隔離結(jié)構(gòu)11所定義的主動(dòng)區(qū)域中形成基本晶體管結(jié)構(gòu)100于半導(dǎo)體基板10上方。在圖示于圖1A的制造點(diǎn)，裝置100包含犧牲或虛設(shè)柵極絕緣層12、虛設(shè)或犧牲柵電極14、側(cè)壁間隔體16、絕緣材料層17、以及形成于基板10之中的源極/漏極區(qū)18。使用各種不同材料以及通過(guò)執(zhí)行各種現(xiàn)有技術(shù)，可形成裝置100的各種組件及結(jié)構(gòu)。例如，犧牲柵極絕緣層12可由二氧化硅構(gòu)成，犧牲柵電極14可由多晶硅構(gòu)成，側(cè)壁間隔體16可由氮 化硅構(gòu)成，以及絕緣材料層17可由二氧化硅構(gòu)成。源極/漏極區(qū)18可由植入摻雜物的材料(用于NFET裝置的N型摻雜物以及用于PFET裝置的P型摻雜物)構(gòu)成，該植入摻雜物的材料是使用現(xiàn)有掩模及離子植入技術(shù)植入基板10。當(dāng)然，本領(lǐng)域的技術(shù)人員會(huì)知道，為求簡(jiǎn)潔，附圖中未圖示晶體管100的其它特征。例如，附圖中未圖示所謂的環(huán)狀植入?yún)^(qū)(halo implant region),以及可用于高效能PFET晶體管的各種娃鍺層或區(qū)。在圖示于圖1A的制造點(diǎn)，已形成裝置100的各種結(jié)構(gòu)以及已執(zhí)行化學(xué)機(jī)械研磨工藝(CMP)以移除在犧牲柵電極14上方的任何材料(例如，由氮化硅構(gòu)成的保護(hù)蓋層(未圖示))，借此可移除犧牲柵電極14。如圖1B所示，執(zhí)行一個(gè)或多個(gè)蝕刻工藝以移除犧牲柵電極14及犧牲柵極絕緣層12而不損傷側(cè)壁間隔體16及絕緣材料17，以借此定義柵極開(kāi)口 20，隨后會(huì)在此形成取代柵極結(jié)構(gòu)。在工藝順序的此點(diǎn)，也已移除用來(lái)局限蝕刻至選定區(qū)的任何掩模層。通常犧牲柵極絕緣層12的移除為取代柵極技術(shù)的一部分，如在此所示。不過(guò)，在所有的應(yīng)用中，可以不移除犧牲柵極絕緣層12。接下來(lái)，如圖1C所示，在柵極開(kāi)口 20中形成會(huì)構(gòu)成取代柵極結(jié)構(gòu)30的各種材料層。不過(guò)，盡管未圖示于附圖，當(dāng)在柵極開(kāi)口 20中形成所述材料層時(shí)，有大體方形邊緣的柵極開(kāi)口可能造成一些問(wèn)題。例如，此一方形邊緣的柵極開(kāi)口 20可能導(dǎo)致將形成于柵極開(kāi)口20內(nèi)的材料層中的一個(gè)或多個(gè)形成空穴。在一示范實(shí)施例中，取代柵極結(jié)構(gòu)30包含:厚約2奈米的高k柵極絕緣層30A，由厚度有2至5奈米的金屬(例如，氮化鈦層)構(gòu)成的功函數(shù)調(diào)整層(work-function adjusting layer) 30B,以及塊金屬層(bulk metal layer)30C (例如，鋁)。最后，如圖1D所示，執(zhí)行CMP工藝以移除柵極絕緣層30A、功函數(shù)調(diào)整層30B及位于柵極開(kāi)口 20外面的塊金屬層30C的多余部分以定義取代柵極結(jié)構(gòu)30。NFET裝置及PFET裝置和N-FinFET及P-FinFET裝置的取代柵極結(jié)構(gòu)30可能使用不同的材料。近年來(lái)，隨著持續(xù)地減少 裝置尺寸以及提高封裝密度，形成電耦合至底下裝置(例如，示范晶體管100)的導(dǎo)電接觸(conductive contact)已變得越來(lái)越有問(wèn)題。在有些情形下，由于可用來(lái)形成導(dǎo)電接觸的標(biāo)地空間(Plot space)有限，導(dǎo)電接觸已小到難以用傳統(tǒng)微影及蝕刻工具及技術(shù)來(lái)直接定義導(dǎo)電接觸。在有些應(yīng)用中，裝置設(shè)計(jì)者此時(shí)利用所謂的自對(duì)準(zhǔn)接觸(self-aligned contact)以努力克服與企圖直接圖案化這樣的導(dǎo)電接觸有關(guān)的一些問(wèn)題。不過(guò)，在使用自對(duì)準(zhǔn)接觸時(shí)，重要的是，要使選定的加工流程盡量與現(xiàn)有工藝兼容，同時(shí)最小化使用于制造生產(chǎn)裝置的現(xiàn)有加工流程的復(fù)雜度。本揭示內(nèi)容針對(duì)形成用于各種半導(dǎo)體裝置的取代柵極結(jié)構(gòu)的各種有效方法而至少可減少或排除上述問(wèn)題中的一個(gè)或多個(gè)。

發(fā)明內(nèi)容
為供基本理解本發(fā)明的一些方面，提出以下簡(jiǎn)化的總結(jié)。此總結(jié)并非本發(fā)明的窮舉式總覽。它不是想要確認(rèn)本發(fā)明的關(guān)鍵或重要組件或者是描繪本發(fā)明的范疇。唯一的目的是要以簡(jiǎn)要的形式提出一些概念作為以下更詳細(xì)說(shuō)明的前言。本揭示內(nèi)容大體針對(duì)形成用于各種半導(dǎo)體裝置的取代柵極結(jié)構(gòu)的各種方法。揭示于此的新穎裝置及方法可應(yīng)用于有各種不同裝置(例如，像是極度縮小裝置)的各種情況，在此柵電極是與晶體管裝置的源極/漏極區(qū)的導(dǎo)電接觸非?？拷?。在一實(shí)施例中，該方法包含下列步驟:形成一犧牲柵極結(jié)構(gòu)于一半導(dǎo)體基板上方，移除該犧牲柵極結(jié)構(gòu)以借此定義一柵極凹室，在該柵極凹室中形成一層絕緣材料，以及在該柵極凹室內(nèi)形成一層金屬于該絕緣材料層上方。在此具體實(shí)施例中，該方法還包含下列步驟:在該柵極凹室中形成一犧牲材料以便覆蓋該金屬層的一部分且借此定義該金屬層的一暴露部，對(duì)于該金屬層的該暴露部執(zhí)行一蝕刻工藝以借此由該柵極凹室內(nèi)移除該金屬層的該暴露部，以及，在執(zhí)行該蝕刻工藝后，移除該犧牲材料并形成一導(dǎo)電材料于該金屬層的該先前被覆蓋部分上方。揭示于此的另一示范方法包含下列步驟:形成一犧牲柵極結(jié)構(gòu)于一半導(dǎo)體基板上方，移除該犧牲柵極結(jié)構(gòu)以借此定義一柵極凹室，在該柵極凹室中形成一層絕緣材料并在該柵極凹室內(nèi)形成第一層金屬于該該絕緣材料層上方。在此具體實(shí)施例中，該方法還包括:在該柵極凹室內(nèi)形成第二層金屬于該第一金屬層上方，在該柵極凹室中形成一犧牲材料以便覆蓋該第二層金屬的一部分且借此定義該第一金屬層和該第二層金屬的一暴露部，對(duì)于該第二層金屬和該第一金屬層的該些暴露部執(zhí)行至少一蝕刻工藝以借此移除在該柵極凹室內(nèi)的該第二層金屬和該第一金屬層的該些暴露部，以及，在執(zhí)行該至少一蝕刻工藝后，移除該犧牲材料并在該第一和該第二金屬層中先前被覆蓋的該些部分上方形成一導(dǎo)電柵電極材料。揭示于此的裝置的一示范具體實(shí)施例包含:形成于一半導(dǎo)體基板中及上方的第一晶體管及第二晶體管，其中該第一及該第二晶體管各自包括一柵極絕緣層、位于該柵極絕緣層上方的第一功函數(shù)調(diào)整金屬層、以及位于該第一功函數(shù)調(diào)整金屬層上方的一柵電極。在此具體實(shí)施例中，各自用于該第一及該第二晶體管的該柵電極有上半部及下半部，其中該上半部在該柵電極頂端的寬度大于該下半部在該柵電極底端的寬度。該裝置還包含在該第二晶體管中只位于該第一 功函數(shù)調(diào)整層與該柵電極之間的第二功函數(shù)調(diào)整層。該第一晶體管的柵電極的上半部是位于該第一功函數(shù)調(diào)整層的上表面上方并與其接觸，而且也與該柵極絕緣層接觸。該第二晶體管的柵電極的上半部是位于該第一及該第二功函數(shù)調(diào)整層中的每一個(gè)的上表面上方并與其接觸，而且也與該柵極絕緣層接觸。在一示范具體實(shí)施例中，該第一晶體管可為NFET裝置同時(shí)該第二晶體管可為PFET裝置。在其它示范具體實(shí)施例中，該第一晶體管可為PFET裝置同時(shí)該第二晶體管可為NFET裝置。


參考以下結(jié)合附圖的說(shuō)明可明白本揭示內(nèi)容，其中類(lèi)似的組件是以相同的組件符號(hào)表不。圖1A至圖1D圖示用后柵極法(gate last approach)形成半導(dǎo)體裝置的一示范背景技術(shù)工藝流程；圖2A至圖2Q圖示用于形成半導(dǎo)體裝置的取代柵極結(jié)構(gòu)的一本發(fā)明示范方法；以及圖3A至圖3E圖示用于形成半導(dǎo)體裝置的取代柵極結(jié)構(gòu)的本發(fā)明的另一示范方法。盡管本發(fā)明容易做成各種修改及替代形式，本文仍以附圖為例圖示幾個(gè)本發(fā)明的特定具體實(shí)施例且詳述其中的細(xì)節(jié)。不過(guò)，應(yīng)了解本文所描述的特定具體實(shí)施例不是想要把本發(fā)明限定成本文所揭示的特定形式，反而是，本發(fā)明是要涵蓋落入由隨附權(quán)利要求書(shū)定義的本發(fā)明精神及范疇內(nèi)的所有修改、等價(jià)及替代性陳述。
具體實(shí)施例方式以下描述本發(fā)明的各種示范具體實(shí)施例。為了清楚說(shuō)明，本說(shuō)明書(shū)沒(méi)有描述實(shí)際具體實(shí)作的所有特征。當(dāng)然，應(yīng)了解，在開(kāi)發(fā)任一此類(lèi)的實(shí)際具體實(shí)施例時(shí)，必需做許多與具體實(shí)作有關(guān)的決策以達(dá)成開(kāi)發(fā)人員的特定目標(biāo)，例如遵循與系統(tǒng)相關(guān)及商務(wù)有關(guān)的限制，這些都會(huì)隨著每一個(gè)具體實(shí)作而有所不同。此外，應(yīng)了解，此類(lèi)開(kāi)發(fā)既復(fù)雜又花時(shí)間，決不是本領(lǐng)域的普通技術(shù)人員在閱讀本揭示內(nèi)容后即可實(shí)作的例行工作。此時(shí)以參照附圖來(lái)描述本發(fā)明。示意圖示于附圖的各種結(jié)構(gòu)、系統(tǒng)及裝置僅供解釋以及避免熟諳此藝者所已知的細(xì)節(jié)混淆本發(fā)明。盡管如此，仍納入附圖用來(lái)描述及解釋本揭示內(nèi)容的示范實(shí)施例。應(yīng)使用與相關(guān)技藝技術(shù)人員所熟悉的意思一致的方式理解及解釋用于本文的字匯及片語(yǔ)。本文沒(méi)有特別定義的術(shù)語(yǔ)或片語(yǔ)(亦即，與熟諳此藝者所理解的普通慣用意思不同的定義)是想要用術(shù)語(yǔ)或片語(yǔ)的一致用法來(lái)暗示。在這個(gè)意義上，希望術(shù)語(yǔ)或片語(yǔ)具有特定的意思時(shí)(亦即，不同于熟諳此藝者所理解的意思)，則會(huì)在本說(shuō)明書(shū)中以直接明白地提供特定定義的方式清楚地陳述用于該術(shù)語(yǔ)或片語(yǔ)的特定定義。本揭示內(nèi)容針對(duì)形成用于各種半導(dǎo)體裝置(例如，F(xiàn)inFETs及平面型場(chǎng)效應(yīng)晶體管)的取代柵極結(jié)構(gòu)的各種方法。熟諳此藝者在閱讀本申請(qǐng)案后容易明白，揭示于此的方法及結(jié)構(gòu)可應(yīng)用于各種裝置，例如NFET、PFET, CMOS等等，而且容易應(yīng)用于各種集成電路，包含但不受限于:ASICs、邏輯裝置及電路、內(nèi)存裝置及系統(tǒng)等等。此時(shí)以參照附圖來(lái)更詳細(xì)地描述于此所揭示的方法及裝置的各種示范具體實(shí)施例。圖2A的簡(jiǎn)示在早期制造階段形成于半導(dǎo)體基板210上方的示范晶體管200。于此揭示的本發(fā)明可用于FinFETs或者是平面型FETs，它們可為N型或者是P型裝置。為了揭示，在形成示范平面型晶體管的背景下揭示本發(fā)明，不過(guò)，不應(yīng)視為于此揭示的本發(fā)明限于此一示范具體實(shí)施例。為了便于圖解說(shuō)明以及不混淆本發(fā)明，不圖示形成于基板210的各種摻雜區(qū)，例如環(huán)狀植入?yún)^(qū)、源極/漏極區(qū)、等等。可使用熟諳此藝者所周知的已知離子植入工具及技術(shù)來(lái)形成此類(lèi)摻雜區(qū)。基板210可具有各種組態(tài)，例如圖示的塊硅組態(tài)?；?10也可具有包含塊娃層、埋藏絕緣層及主動(dòng)層的絕緣體上娃(silicon-on-1nsulator,SOI)組態(tài)，其中在該主動(dòng)層中及上方形成數(shù)個(gè)半導(dǎo)體裝置。因此，應(yīng)了解，術(shù)語(yǔ)基板或半導(dǎo)體基板涵蓋所有形式的半導(dǎo)體結(jié)構(gòu)?；?10也可由硅以外的材料制成。在圖示于圖2A的制造點(diǎn)，已形成數(shù)層材料于基板210上方。在圖示實(shí)施例中，可用各種已知技術(shù)來(lái)形成犧牲柵極絕緣層212、犧牲柵電極層214、第一硬掩模層216及第二硬掩模層218于基板210上方。在一示范具體實(shí)施例中，犧牲柵極絕緣層212可由二氧化娃構(gòu)成，犧牲柵電極層214可由多晶娃構(gòu)成,第一硬掩模層216可由氮化娃構(gòu)成，以及第二硬掩模層218可由二氧化硅構(gòu)成。各層的厚度可隨著特定應(yīng)用而有所不同。通過(guò)執(zhí)行各種現(xiàn)有工藝，可形成圖示于圖2A的犧牲材料層，例如熱成長(zhǎng)工藝、化學(xué)氣相沉積(CVD)工藝、原子層沉積(ALD)工藝、或所述工藝的電衆(zhòng)增強(qiáng)版本(plasma-enhanced versions)。 接下來(lái)，如圖2B所示，執(zhí)行一個(gè)或多個(gè)蝕刻工藝以定義多個(gè)材料堆棧201用來(lái)形成示范NFET裝置200N、示范PFET裝置200P及示范寬柵極長(zhǎng)度裝置200W (同樣也可為NFET或PFET裝置)。在用形成于半導(dǎo)體基板210的隔離結(jié)構(gòu)(未圖示)定義的個(gè)別定義主動(dòng)區(qū)中及上方，可形成裝置200N、200P及200W。一般而言，裝置200N、200P及200W的柵極長(zhǎng)度可隨著特定應(yīng)用而有所不同。在一示范具體實(shí)施例中，裝置200N、200P有約40奈米或更小的柵極長(zhǎng)度，以及完成裝置200N、200P可用于需要高切換速度的應(yīng)用，例如微處理器、內(nèi)存裝置。NFET裝置200N及PFET裝置200P的柵極長(zhǎng)度不需要相同。寬柵極長(zhǎng)度裝置200W通常有相對(duì)大的柵極長(zhǎng)度，例如，150奈米以上，以及此類(lèi)裝置200W可用于諸如高功率應(yīng)用、輸入/輸出電路之類(lèi)的應(yīng)用。雖然以形成彼此相鄰的方式圖示裝置200N、200P及200W，然而實(shí)務(wù)上，裝置200N、200P及200W在基板210可散開(kāi)。接下來(lái)，如圖2C所示，形成與裝置200N、200P、200W的材料堆棧201緊鄰的側(cè)壁間隔體220。間隔體220的形成可通過(guò)沉積一層間隔體材料(例如，氮化硅)，之后，執(zhí)行非等向性蝕刻工藝。在此工藝點(diǎn)，也可執(zhí)行各種清洗工藝。圖2D圖示在形成一層絕緣材料222于裝置200上方之后的裝置200。在一示范具體實(shí)施例中，絕緣材料層222為可流動(dòng)二氧化硅(摻雜或未摻雜)、所謂的HARP 二氧化硅、等等。絕緣材料層222的形成可通過(guò)執(zhí)行各種現(xiàn)有工藝，以及在工藝流程的此一步驟處，絕緣材料層222的頂面(top surface)不需要為平坦表面。然后，如圖2E所示，對(duì)于有用作研磨終止層(polish-stop)的第一硬掩模層216(例如，氮化硅)的絕緣材料層222，執(zhí)行化學(xué)機(jī)械研磨(CMP)工藝。然后，如圖2F所示，執(zhí)行蝕刻工藝以減少絕緣材料層222的厚度以及借此定義減厚絕緣材料層222R。之后，形成第二絕緣材料層224于減厚絕緣材料層222R上方。然后，再度使用第一硬掩模層216作為研磨終止層，在第二絕緣材料層224上執(zhí)行CMP工藝。第二絕緣材料層224可由初始使用各種現(xiàn)有技術(shù)形成的各種材料構(gòu)成，例如，HDP氧化物、HARP氧化物、摻雜碳的二氧化硅、PECVD氧化物、等等。接下來(lái)，如圖2G所示，執(zhí)行一個(gè)或多個(gè)蝕刻工藝以移除第一硬掩模層216并暴露犧牲柵電極層214供進(jìn)一步加工。在第一硬掩模層216及側(cè)壁間隔體220由同一材料制成的示范具體實(shí)施例中，此蝕刻工藝也減少間隔體220的高度。然后，如圖2H所示，執(zhí)行一個(gè)或多個(gè)蝕刻工藝以移除犧牲柵電極層214及犧牲柵極絕緣層212。在圖示具體實(shí)施例中，蝕刻工藝可定義各自用于裝置200N、200P及200W的柵極凹室226。接下來(lái)，如圖21所示，在柵極開(kāi)口 226中，初始形成將構(gòu)成取代柵極結(jié)構(gòu)250 (如下述)的各種材料層。取代柵極結(jié)構(gòu)250的形成可用各種現(xiàn)有技術(shù)，例如描述于本申請(qǐng)案的背景技術(shù)：
節(jié)的。在一示范實(shí)施例中，這涉及適形沉積(conformable deposit)厚約2奈米的高k柵極絕緣層228，用于由金屬(例如，一層氮化鈦)構(gòu)成的NFET裝置200N及厚度有2至5奈米的第一功函數(shù)調(diào)整層(work function adjusting layer) 230,以及視需要，用于由金屬(例如，鑭、鋁、鎂等等)構(gòu)成的PFET裝置200P及厚度約有I至5奈米的第二功函數(shù)調(diào)整層232。熟諳此藝者會(huì)知道，在完整閱讀本申請(qǐng)案后，基于特定應(yīng)用，可顛倒形成層230、232的順序。
高k柵極絕緣層228可由各種高k材料(大于10的k值)構(gòu)成，例如氧化鉿、硅酸鉿、氧化鑭、氧化鋯等等。金屬層230、232可由各種金屬柵電極材料構(gòu)成，例如可包含一個(gè)或多個(gè)層的鈦(Ti)、氮化鈦(TiN)、鈦-鋁(TiAl)、鋁(Al)、氮化鋁(AlN)、鉭(Ta)、氮化鉭(TaN)、碳化鉭(TaC)、碳氮化鉭(TaCN)、硅氮化鉭(TaSiN)、硅化鉭(TaSi)及其類(lèi)似者。另外，用于各種裝置200N、200P及200W的取代柵極結(jié)構(gòu)250的組合物可不相同。因此，構(gòu)造取代柵極結(jié)構(gòu)250的特定細(xì)節(jié)，以及形成取代柵極結(jié)構(gòu)250的方式，不應(yīng)被視為是本發(fā)明的限制，除非隨附權(quán)利要求明示所述限制。揭示于此的方法也可用于不使用高k柵極絕緣層的取代柵極結(jié)構(gòu)250，然而高k柵極絕緣層可能會(huì)使用于大多數(shù)的應(yīng)用。接下來(lái)，如圖2J所示，形成掩模層234 (為軟或硬掩模)于裝置200W上方并暴露裝置200N、200P供進(jìn)一步加工。在一示范具體實(shí)施例中，掩模層234為光阻材料的圖案化層?？捎脗鹘y(tǒng)工具及方法來(lái)形成掩模層234。然后，也如圖2J所示，執(zhí)行一個(gè)或多個(gè)工藝操作以形成犧牲材料層236于柵極凹室226的下半部中。如以下所詳述的，犧牲材料層236用來(lái)覆蓋第一功函數(shù)調(diào)整層230及第二功函數(shù)調(diào)整層232的部分，借此定義金屬層230及232的暴露部而供進(jìn)一步加工。犧牲材料層236可由各種材料構(gòu)成以及可用提供實(shí)質(zhì)由下而上填隙(bottom-up gap fill)的工藝特性的各種技術(shù)來(lái)形成，例如可流動(dòng)的氧化物，或一些最近開(kāi)發(fā)的工藝，其用特別選定的化學(xué)前驅(qū)物來(lái)在間隙或溝槽內(nèi)促進(jìn)實(shí)質(zhì)由下而上生長(zhǎng)。例如，描述于Novellus Systems公司所提出的美國(guó)專(zhuān)利第7，888，233號(hào)及第7，915，139號(hào)的系統(tǒng)及方法，可用來(lái)制造犧牲材料236。當(dāng)然，其它的系統(tǒng)及方法可用來(lái)形成犧牲材料236，例如描述于應(yīng)用材料(AppliedMaterials)公司所提出的美國(guó)專(zhuān)利公開(kāi)案第2011/0014798號(hào)。美國(guó)專(zhuān)利第7，888，233號(hào)及第7，915，139號(hào)與美國(guó)專(zhuān)利公開(kāi)案第2011/0014798號(hào)在此全部并入本文作為參考數(shù)據(jù)。一般而言，前述Novellus的專(zhuān)利描述其工藝氣體含有含硅化合物及氧化劑的工藝。合適的含硅化合物包含有機(jī)硅烷與有機(jī)硅氧烷。在某些具體實(shí)施例中，含硅化合物為常見(jiàn)的液相硅源。在一些具體實(shí)施例中，可使用具有一個(gè)或多個(gè)的單、雙或三乙氧基、甲氧基或丁氧基官能基(functional groups)的含娃化合物。實(shí)施例包含但不受限于:TOMCAT、OMCAT、TEOS、三乙氧基硅烷(TES)、TMS、MTEOS、TMOS、MTMOS、DMDMOS、二乙氧基硅燒(DES)、三苯基娃燒(triphenylethoxysilane)、1_(三乙氧基娃基)2_( 二乙氧基甲基娃基)乙燒(1-(triethoxysilyl) 2_(diethoxymethylsilyl) ethane)、三叔丁氧基娃燒醇(tr1-t-butoxylsilanol)、以及四甲氧基娃燒(tetramethoxy silane)。合適氧化劑的實(shí)施例包含:臭氧、過(guò)氧化氫及水。在一些具體實(shí)施例中，含硅化合物及氧化劑是經(jīng)由蒸發(fā)液體而供引進(jìn)反應(yīng)室的液體注射系統(tǒng)輸送至反應(yīng)室。通常將反應(yīng)劑個(gè)別輸送至反應(yīng)室。每一反應(yīng)劑引進(jìn)液體注射系統(tǒng)的典型液體流率在0.1至5.0毫升/分鐘的范圍內(nèi)。當(dāng)然，受益于本揭示內(nèi)容的熟諳此藝者會(huì)明白最優(yōu)流率是取決于特定反應(yīng)劑、所欲沉積速率、反應(yīng)速率以及其它工藝條件。如上述，反應(yīng)通常在暗或無(wú)電漿條件下發(fā)生。反應(yīng)室壓力(chamberpressure)可在約I至100托(torr)之間,在某些具體實(shí)施例中，是在5至20托之間，或10至20托之間。在特定具體實(shí)施例中，反應(yīng)室壓力約有10托。在工藝期間，基板溫度通常在約-20至100° C之間。在某些具體實(shí)施例中，溫度是在約O至35° C之間?？筛淖儔毫皽囟纫哉{(diào)整沉積時(shí)間。在一實(shí)施例中，高壓及低溫大體適合較快的沉積時(shí)間。反之，高溫及低壓會(huì)導(dǎo)致沉積時(shí)間較慢。因此，提高溫度可能需要提高壓力。在一具體實(shí)施例中，溫度約為5° C以及壓力約為10托。在一示范具體實(shí)施例中，犧牲材料層236為一層可流動(dòng)氧化物，其通過(guò)執(zhí)行實(shí)質(zhì)由下而上填隙工藝形成，隨后可用稀釋氫氟酸濕工藝(dilute HF wet process)輕易去除。在描繪于此的實(shí)施例中，PFET裝置200P有大于NFET裝置200N的柵極長(zhǎng)度。使用由下而上CVD介電層工藝以形成材料(例如，可流動(dòng)的氧化物)，犧牲材料層236傾向比較大凹室更快地在較小凹室中形成。 因此，在NFET裝置200N中可制造犧牲材料層236，以便有大于PFET裝置200P的犧牲材料層236的厚度。通過(guò)控制用來(lái)形成犧牲材料層236的工藝的沉積時(shí)間及化學(xué)參數(shù)，可控制犧牲材料層236填滿(mǎn)用于NFET裝置200N及PFET裝置200P的柵極凹室226的程度。在一示范具體實(shí)施例中，犧牲材料層236的厚度可為20至50奈米。另外，若需要，可顛倒形成掩模層234及犧牲層236的示范順序。然后，如圖2K所示，用犧牲材料層236作為裝置200N及200P的掩模以及層234作為裝置200W的掩模，執(zhí)行一個(gè)或多個(gè)蝕刻工藝以由NFET裝置200N及PFET裝置200P的柵極凹室226內(nèi)移除第一功函數(shù)調(diào)整層230及第二功函數(shù)調(diào)整層232的暴露部(亦即，層230、232中在犧牲材料層236的上表面(upper surface)上方的部分)。在此工藝點(diǎn)，在執(zhí)行蝕刻工藝(或數(shù)個(gè))后，仍用裝置200N及200P上的犧牲材料層236以及裝置200W上的掩模層234保護(hù)層230、232的其余部分。在圖示具體實(shí)施例中，調(diào)整實(shí)施于層230、232暴露部的蝕刻工藝的蝕刻速率及時(shí)間，使得第一功函數(shù)調(diào)整層230及第二功函數(shù)調(diào)整層232的其余部分大致與NFET裝置200N及PFET裝置200P的各個(gè)犧牲材料層236的上表面齊平。在描繪于此的示范具體實(shí)施例中，高k絕緣層228可抵抗蝕刻劑，因而不由NFET裝置200N或者PFET裝置200P的柵極凹室226移除。不過(guò)，在有些應(yīng)用中，取決于所用的蝕刻劑，可移除高k絕緣材料228中在犧牲材料層236的上表面上方的部分。圖2L圖示在已執(zhí)行數(shù)個(gè)工藝操作之后的裝置200。已由用于NFET裝置200N及PFET裝置200P的柵極凹室226移除犧牲材料層236，以及掩模層234已由裝置200W上方移除。這可暴露金屬層230、232的其余部分供進(jìn)一步加工。然后，適形沉積相對(duì)薄的硬掩模238 (例如，二氧化硅)于裝置200上方以及于裝置200N、200P及200W的柵極凹室226中。之后，形成另一圖案化掩模層240 (軟或硬掩模)于裝置200上方，以便覆蓋PFET裝置200P及暴露NFET裝置200N，并且視需要，寬裝置200W供進(jìn)一步加工。在一示范具體實(shí)施例中，掩模層240為光阻材料的圖案化層?？捎脗鹘y(tǒng)工具及方法來(lái)形成掩模層240。圖2M圖示在已執(zhí)行數(shù)個(gè)工藝操作之后的裝置200。首先，執(zhí)行蝕刻工藝以移除NFET裝置200N的硬掩模層238和視需要的寬裝置200W的暴露部，也就是，移除硬掩模層238中未被圖案化掩模 層240覆蓋的部分。然后，執(zhí)行第二蝕刻工藝以由NFET裝置200N和視需要的寬裝置200W的凹室226內(nèi)移除第二功函數(shù)調(diào)整層232的其余部分(先前被犧牲材料層236覆蓋)。因此，在描繪于此的示范實(shí)施例中，只有第一功函數(shù)調(diào)整層230及高k絕緣材料層228的受保護(hù)片段(segment)留在NFET裝置200N及寬裝置200W的柵極凹室226中。高k絕緣材料層228以及第一功函數(shù)調(diào)整層230和第二功函數(shù)調(diào)整層232的其余部分都位在PFET裝置200P的柵極凹室226中。當(dāng)然，如前述，在一些具體實(shí)施例中，使用功函數(shù)調(diào)整材料的不同組合，可掩模NFET裝置200N而不是PFET裝置200P。圖2N圖示在已由PFET裝置200P移除圖案化掩模層240之后的裝置200。接下來(lái)，如圖20所示，各在柵極凹室226中形成導(dǎo)電結(jié)構(gòu)244，例如金屬。在有些應(yīng)用中，用于各種裝置200N、200P及/或200W的導(dǎo)電結(jié)構(gòu)244可不同。在一示范實(shí)施例中，導(dǎo)電結(jié)構(gòu)244可由鋁、鎢等等構(gòu)成。導(dǎo)電結(jié)構(gòu)244的形成可通過(guò)初始沉積一層導(dǎo)電材料以便過(guò)度充填(over-fill)柵極凹室226，且之后，執(zhí)行CMP工藝以移除導(dǎo)電材料層中位于柵極凹室226外的多余部分。此CMP工藝也提供移除在裝置200W上方的柵極凹室226外面的多余金屬層232。接下來(lái)，如圖2P所示，執(zhí)行蝕刻工藝以減少導(dǎo)電結(jié)構(gòu)244的原始厚度以及借此定義減厚導(dǎo)電結(jié)構(gòu)244R，它最后會(huì)變成最終柵電極結(jié)構(gòu)250N、250P及250W的一部分。通過(guò)從NFET裝置200N和PFET裝置200P的凹室226的上半部?jī)?nèi)部分移除第一功函數(shù)調(diào)整層230及第二功函數(shù)調(diào)整層232的部分，使導(dǎo)電結(jié)構(gòu)244的下凹為相對(duì)比較簡(jiǎn)單的工藝。也就是，用來(lái)減少導(dǎo)電結(jié)構(gòu)244的原始厚度的蝕刻工藝涉及只蝕刻單一金屬。這可免除平衡數(shù)種相異材料的蝕刻速率的需要，在此，替換地，不予蝕刻而留下全高的層230及232可能導(dǎo)致與源極/漏極區(qū)的附近接觸非所欲電氣短路有較高的風(fēng)險(xiǎn)。在寬裝置200W的凹室226上半部中有第一功函數(shù)調(diào)整層230及第二功函數(shù)調(diào)整層232不成問(wèn)題，因?yàn)樵搼?yīng)用允許柵極與接觸(gate-to-contact)有較大的間隔,對(duì)縮小設(shè)計(jì)的負(fù)面沖擊較小，因此可消除對(duì)于裝置上的自對(duì)準(zhǔn)接觸的迫切性。接下來(lái)，如圖2Q所示，沉積及研磨一層絕緣材料246，其用作在柵極金屬上方的介電蓋層，可用來(lái)防止源極/汲極接觸對(duì)柵極短路。然后，形成另一絕緣材料層252于裝置200上方以及使用現(xiàn)有技術(shù)來(lái)形成示范自對(duì)準(zhǔn)接觸254。絕緣材料246必須為對(duì)于蝕刻比絕緣材料224及222R有更高抵抗力的材料，以便有效地引導(dǎo)接觸蝕刻的自對(duì)準(zhǔn)。接觸254可由各種材料構(gòu)成，例如鎢，可能也加入接觸硅化物，例如硅化鎳(未圖示于圖2Q)。接觸254的形成可通過(guò)形成圖案化掩模層(未圖示)于絕緣材料層252上方，之后，執(zhí)行一個(gè)或多個(gè)蝕刻工藝以定義延伸穿過(guò)絕緣材料層252、224及222R的開(kāi)口并且暴露在開(kāi)口底部的基板210 (或金屬硅化物區(qū))。通過(guò)引起接觸自對(duì)準(zhǔn)的蝕刻導(dǎo)引來(lái)放寬蝕刻圖案化(lithographic patterning)所需的精度。之后，可沉積自對(duì)準(zhǔn)接觸254的導(dǎo)電材料于絕緣材料層252、224及222R的開(kāi)口內(nèi)以及用執(zhí)行CMP工藝步驟以現(xiàn)有方式移除多余的沉積材料。圖3A至圖3E示用于形成FinFET或平面型FET裝置的取代柵極結(jié)構(gòu)的另一本發(fā)明示范方法。圖3A圖示在對(duì)應(yīng)至圖21的制造點(diǎn)的裝置200，其中在裝置200N、200P及200W的柵極凹室226中已形成高k柵極絕緣層228、第一功函數(shù)調(diào)整層230及第二功函數(shù)調(diào)整層232。接下來(lái)，如圖3B所示，在此示范具體實(shí)施例中，形成犧牲材料260于柵極凹室226中。犧牲材料260可由例如 非晶娃、非晶錯(cuò)、有機(jī)光阻層等等構(gòu)成。犧牲材料260的形成可通過(guò)初始沉積一層犧牲材料以便過(guò)度充填柵極凹室226，且之后，執(zhí)行CMP工藝以移除犧牲材料層中在柵極凹室226外面的多余部分。接下來(lái)，如圖3C所示，在一示范具體實(shí)施例中，執(zhí)行蝕刻工藝以減少犧牲材料260的原始厚度以及借此定義減厚犧牲材料260R。在此示范實(shí)施例中，刻意不執(zhí)行裝置200W的個(gè)別掩模。在另一示范具體實(shí)施例中，在此犧牲材料260由可氧化的材料構(gòu)成，對(duì)于犧牲材料260可以低于約250° C的溫度執(zhí)行低溫氧化工藝以氧化部分犧牲材料260至所欲及受控的深度。之后，執(zhí)行蝕刻工藝可移除犧牲材料260的受氧化部分(未圖示)以借此產(chǎn)生減厚犧牲材料260R。應(yīng)注意，在此示范實(shí)施例中，用于絕緣層224的材料應(yīng)由在低溫氧化工藝中不容易氧化的材料構(gòu)成，例如，像是氮化硅。然后，如圖3D所示，執(zhí)行蝕刻工藝以由NFET裝置200N、PFET裝置200P及寬裝置200W的凹室226內(nèi)移除第一功函數(shù)調(diào)整層230及第二功函數(shù)調(diào)整層232的暴露部。接下來(lái)，如圖3E所示，執(zhí)行蝕刻工藝以由柵極凹室226移除犧牲材料260R的其余部分。在工藝流程的此點(diǎn)，柵極凹室226各由高k絕緣材料層228、第一功函數(shù)調(diào)整層230及第二功函數(shù)調(diào)整層232構(gòu)成，并且此外，此時(shí)已適當(dāng)?shù)叵拗七@幾層的向上程度。若需要，與圖示于圖2M的情況相似，可形成掩模層(未圖示)于所述裝置中一個(gè)或多個(gè)的上方(例如，在PFET裝置200P的上方)，以及可執(zhí)行蝕刻工藝以按需要用選擇方式，由NFET裝置200N或PFET裝置200P或?qū)捬b置200W的凹室226內(nèi)移除第二功函數(shù)調(diào)整層232。其余要執(zhí)行的步驟跟前文在描述圖示于圖2A至圖2Q的具體實(shí)施例時(shí)提及的一樣。請(qǐng)參考圖2Q，此時(shí)描述本發(fā)明的另一個(gè)獨(dú)特方面。通過(guò)首先移除金屬內(nèi)襯層(liner layer) 230及232，部分減厚導(dǎo)電結(jié)構(gòu)244R在層230 (用于NFET250N)及層230/232 (用于PFET250P)上方延伸及接觸，以及減厚導(dǎo)電結(jié)構(gòu)244R也接觸用于NFET及PFET裝置的高k絕緣材料層228。在有些應(yīng)用中，它可為有單一金屬層(230)的PFET裝置同時(shí)NFET裝置有雙金屬層(230/232)組態(tài)。一般而言，NFET裝置200N及PFET裝置200P都有具“T”形組態(tài)的柵電極結(jié)構(gòu)224R，也就是，就NFET裝置200N及PFET裝置200P而言，在柵電極224頂部的寬度275T大于在柵電極224R底部的寬度275B。在頂部有較大寬度的晶體管可為NFET或者是PFET裝置，或者這樣的裝置在頂部有大致相同的寬度。以上所揭示的特定具體實(shí)施例均僅供圖解說(shuō)明，因?yàn)楸绢I(lǐng)域的普通技術(shù)人員在受益于本文的教導(dǎo)后顯然可以不同但等 價(jià)的方式來(lái)修改及實(shí)施本發(fā)明。例如，可用不同的順序完成以上所提出的工藝步驟。此外，除非在權(quán)利要求中有提及，不希望本發(fā)明受限于本文所示的構(gòu)造或設(shè)計(jì)的細(xì)節(jié)。因此，顯然可改變或修改以上所揭示的特定具體實(shí)施例而所有此類(lèi)變體都被認(rèn)為仍然是在本發(fā)明的范疇與精神內(nèi)。因此，本文提出以下的權(quán)利要求書(shū)尋求保護(hù)。
權(quán)利要求
1.一種形成晶體管的方法，其包括下列步驟: 形成一犧牲柵極結(jié)構(gòu)于一半導(dǎo)體基板上方； 移除該犧牲柵極結(jié)構(gòu)以借此定義一柵極凹室； 在該柵極凹室中形成一層絕緣材料； 在該柵極凹室內(nèi)形成一層金屬于該絕緣材料層上方； 在該柵極凹室中形成一犧牲材料，以便覆蓋該金屬層的一部分且借此定義該金屬層的一暴露部； 對(duì)于該金屬層的該暴露部執(zhí)行一蝕刻工藝以借此移除在該柵極凹室內(nèi)的該金屬層的該暴露部； 在執(zhí)行該蝕刻工藝后，移除該犧牲材料；以及 在該金屬層中先前被覆蓋的部分上方形成一導(dǎo)電材料。
2.根據(jù)權(quán)利要求1所述的方法，其中該晶體管為FinFET裝置或FET裝置中的一個(gè)。
3.根據(jù)權(quán)利要求1所述的方法，其中形成該犧牲材料的步驟包括:執(zhí)行一由下而上填隙工藝以在該柵極凹室中直接沉積該犧牲材料到它的最終厚度。
4.根據(jù)權(quán)利要求1所述的方法，其中形成該犧牲材料的步驟包括: 執(zhí)行一沉積工藝以形成由該犧牲材料過(guò)度充填該柵極凹室的一沉積層； 對(duì)于該犧牲材料的沉積層執(zhí)行一化學(xué)機(jī)械研磨工藝；以及 在執(zhí)行該化學(xué)機(jī)械研磨工藝后，對(duì)于該犧牲材料層執(zhí)行一蝕刻工藝以減少它的厚度。
5.根據(jù)權(quán)利要求1所述的方法，其中該金屬層為用于N型FET的金屬的一功函數(shù)調(diào)整層。
6.根據(jù)權(quán)利要求1所述的方法，其中該金屬層為用于P型FET的金屬的一功函數(shù)調(diào)整層。
7.根據(jù)權(quán)利要求1所述的方法，其中形成該犧牲材料的步驟包括: 執(zhí)行一沉積工藝以形成由該犧牲材料過(guò)度充填該柵極凹室的一沉積層； 對(duì)于該犧牲材料的沉積層執(zhí)行一化學(xué)機(jī)械研磨工藝； 在執(zhí)行該化學(xué)機(jī)械研磨工藝后，對(duì)于該犧牲材料層執(zhí)行一氧化工藝以氧化該犧牲材料層的上半部，同時(shí)讓該犧牲材料層的下半部處于未氧化狀態(tài)；以及 執(zhí)行一蝕刻工藝以移除該犧牲材料層中已被氧化的該上半部，同時(shí)讓該犧牲材料層的該下半部留在原位。
8.根據(jù)權(quán)利要求1所述的方法，還包括: 執(zhí)行至少一蝕刻工藝以使該導(dǎo)電材料部分下凹；以及 在該柵極凹室內(nèi)形成一絕緣材料于該下凹導(dǎo)電材料上方。
9.一種形成晶體管的方法，其包括下列步驟: 形成一犧牲柵極結(jié)構(gòu)于一半導(dǎo)體基板上方； 移除該犧牲柵極結(jié)構(gòu)以借此定義一柵極凹室； 在該柵極凹室中形成一層絕緣材料； 在該柵極凹室內(nèi)形成第一層金屬于該絕緣材料層上方； 在該柵極凹室內(nèi)形成第二層金屬于該第一金屬層上方； 在該柵極凹室中形成一犧牲材料以便覆蓋該第二層金屬的一部分且借此定義該第一金屬層和該第二層金屬的一暴露部； 對(duì)于該第二層金屬和該第一金屬層的該些暴露部執(zhí)行至少一蝕刻工藝以借此移除在該柵極凹室內(nèi)的該第二層金屬和該第一金屬層的該些暴露部； 在執(zhí)行該至少一蝕刻工藝后，移除該犧牲材料；以及 在該第一及該第二金屬層中先前被覆蓋的該些部分上方形成一導(dǎo)電柵電極材料。
10.根據(jù)權(quán)利要求9所述的方法，其中形成該犧牲材料的步驟包括:執(zhí)行一由下而上填隙工藝以在該柵極凹室中直接沉積該犧牲材料到它的最終厚度。
11.根據(jù)權(quán)利要求9所述的方法，其中形成該犧牲材料的步驟包括: 執(zhí)行一沉積工藝以形成由該犧牲材料過(guò)度充填該柵極凹室的一沉積層； 對(duì)于該犧牲材料的沉積層執(zhí)行一化學(xué)機(jī)械研磨工藝；以及 在執(zhí)行該化學(xué)機(jī)械研磨工藝后，對(duì)于該犧牲材料層執(zhí)行一蝕刻工藝以減少它的厚度。
12.根據(jù)權(quán)利要求9所述的方法，其中該第一金屬層為用于N型FET的金屬的一功函數(shù)調(diào)整層，以及該第二層金屬為用于P型FET的金屬的一功函數(shù)調(diào)整層。
13.根據(jù)權(quán)利要求9所述的方法，其中該第一金屬層為用于P型FET的金屬的一功函數(shù)調(diào)整層，以及該第二層金屬為用于N型FET的金屬的一功函數(shù)調(diào)整層。
14.根據(jù)權(quán)利要求9所述的方法，還包括: 執(zhí)行至少一蝕刻工藝以使該導(dǎo)電柵電極材料部分下凹；以及 在該柵極凹室內(nèi)形成一絕緣材料于該下凹導(dǎo)電柵電極材料上方。
15.根據(jù)權(quán)利要求9所述的方法，其中形成該犧牲材料的步驟包括: 執(zhí)行一沉積工藝以形成由該犧牲材料過(guò)度充填該柵極凹室的一沉積層； 對(duì)于該犧牲材料的沉積層執(zhí)行一化學(xué)機(jī)械研磨工藝； 在執(zhí)行該化學(xué)機(jī)械研磨工藝后，對(duì)于該犧牲材料層執(zhí)行一氧化工藝以氧化該犧牲材料層的上半部，同時(shí)讓該犧牲材料層的下半部處于未氧化狀態(tài)；以及 執(zhí)行一蝕刻工藝以移除該犧牲材料層中已被氧化的該上半部，同時(shí)讓該犧牲材料層的該下半部留在原位。
16.一種形成第一及第二晶體管的方法，其包括下列步驟: 在一半導(dǎo)體基板上方形成 各自用于該第一及該第二晶體管的一犧牲柵極結(jié)構(gòu)； 移除該些犧牲柵極結(jié)構(gòu)以借此定義各自用于該第一及該第二晶體管的第一柵極凹室及第二柵極凹室； 各自在該第一及該第二柵極凹室中形成一層絕緣材料； 各自在該第一及該第二柵極凹室中形成第一層金屬于該絕緣材料層上方； 各自在該第一及該第二柵極凹室內(nèi)形成第二層金屬于該第一金屬層上方； 各自在該第一及該第二柵極凹室內(nèi)形成一犧牲材料，以便覆蓋該第二層金屬的一部分且借此定義該第一金屬層和該第二層金屬的一暴露部； 對(duì)于該第二層金屬和該第一金屬層的該些暴露部執(zhí)行至少一蝕刻工藝以借此各自移除在該第一及該第二柵極凹室內(nèi)的該第二層金屬和該第一金屬層的該些暴露部；以及在執(zhí)行該至少一蝕刻工藝后，移除該犧牲材料。
17.根據(jù)權(quán)利要求16所述的方法，還包括:在該第一及該第二凹室中的一個(gè)中，形成一導(dǎo)電柵電極材料于該第一及該第二金屬層的該些其余部分上方。
18.根據(jù)權(quán)利要求17所述的方法，還包括: 執(zhí)行至少一蝕刻工藝以使該導(dǎo)電柵電極材料部分下凹；以及 在該第一及該第二柵極凹室中的至少一個(gè)內(nèi)形成一絕緣材料于該下凹導(dǎo)電柵電極材料上方。
19.根據(jù)權(quán)利要求16所述的方法，其中該第一及該第二晶體管為FinFET裝置。
20.根據(jù)權(quán)利要求16所述的方法，其中第一及該第二晶體管為FET裝置。
21.根據(jù)權(quán)利要求16所述的方法，其中形成該犧牲材料的步驟包括:執(zhí)行一由下而上填隙工藝以在該柵極凹室中直接沉積該犧牲材料到它的最終厚度。
22.根據(jù)權(quán)利要求16所述的方法，其中形成該犧牲材料的步驟包括: 執(zhí)行一沉積工藝以形成由該犧牲材料過(guò)度充填該第一及該第二柵極凹室的一沉積層； 對(duì)于該犧牲材料的沉積層執(zhí)行一化學(xué)機(jī)械研磨工藝；以及 在執(zhí)行該化學(xué)機(jī)械研磨工藝后，對(duì)于該犧牲材料層執(zhí)行一蝕刻工藝以減少它的厚度。
23.根據(jù)權(quán)利要求16所述的方法，其中該第一金屬層為用于N型FET的金屬的一功函數(shù)調(diào)整層，以及該第二層金屬為用于P型FET的金屬的一功函數(shù)調(diào)整層。
24.根據(jù)權(quán)利要求16所述的方法，其中該第一金屬層為用于P型FET的金屬的一功函數(shù)調(diào)整層，以及該第二層金屬為用于N型FET的金屬的一功函數(shù)調(diào)整層。
25.根據(jù)權(quán)利要求16所述的方法，還包括: 形成一掩模層，用以至少掩模該第一凹室以及暴露該第二凹室供進(jìn)一步加工；以及 執(zhí)行一蝕刻工藝以移除在該第一凹室內(nèi)的該第二層金屬的該其余部分，同時(shí)讓該第一金屬層的該其余部分留在該第一凹室內(nèi)。
26.根據(jù)權(quán)利要求16所述的方法，其中形成該犧牲材料的步驟包括: 執(zhí)行一沉積工藝以形成由該犧牲材料過(guò)度充填該柵極凹室的一沉積層； 對(duì)于該犧牲材料的沉積層執(zhí)行一化學(xué)機(jī)械研磨工藝； 在執(zhí)行該化學(xué)機(jī)械研磨工藝后，對(duì)于該犧牲材料層執(zhí)行一氧化工藝以氧化該犧牲材料層的上半部，同時(shí)讓該犧牲材料層的下半部處于未氧化狀態(tài)；以及 執(zhí)行一蝕刻工藝以移除該犧牲材料層中已被氧化的該上半部，同時(shí)讓該犧牲材料層的該下半部留在原位。
27.一種裝置，其包括: 形成于一半導(dǎo)體基板中及上方的第一晶體管及第二晶體管，該第一及該第二晶體管各自包括一柵極絕緣層，位于該柵極絕緣層上方的第一功函數(shù)調(diào)整金屬層以及位于該第一功函數(shù)調(diào)整金屬層上方的一柵電極，其中各自用于該第一及該第二晶體管的該柵電極有上半部及下半部，其中該上半部在該柵電極頂端的寬度大于該下半部在該柵電極底端的寬度；以及 只位于該第二晶體管中的第二功函數(shù)調(diào)整層，該第二功函數(shù)調(diào)整層在該第二晶體管中只位于該第一功函數(shù)調(diào)整層與該柵電極之間，其中該第一晶體管的該柵電極的該上半部是位于該第一功函數(shù)調(diào)整層的上表面上方并與其接觸，而且也與該柵極絕緣層接觸，同時(shí)該第二晶體管的該柵電極的該上半部是位于該第一及該第二功函數(shù)調(diào)整層中的每一個(gè)的上表面上方并與其接觸，而且也與該柵極絕緣層接觸。
28.根據(jù)權(quán)利要求27所述的裝置，其中該第一晶體管有小于該第二晶體管的柵極長(zhǎng)度。
29.根據(jù)權(quán)利要求27所述的裝置，其中該第一晶體管有大于該第二晶體管的柵極長(zhǎng)度。
30.根據(jù)權(quán)利要求27所述的裝置，其中該第一晶體管為NFET裝置，以及該第二晶體管為PFET裝置。
31.根據(jù)權(quán)利要求27所述的裝置，其中該第一晶體管為PFET裝置，以及該第二晶體管為NFET裝置。
32.根據(jù)權(quán)利要求27所述的裝置，其中用于該第一晶體管的該柵電極的該頂部寬度小于用于該第二晶體管的該柵電極的該頂部寬度。
33.根據(jù)權(quán)利要求27所述的裝置，其中用于該第二晶體管的該柵電極的該頂部寬度小于用于該第一晶體管的該柵電極的該頂部寬度。
34.根據(jù)權(quán)利要求27所述的裝置，其中在該柵極絕緣層與該第一及該第二晶體管的該些柵電極的該些上半部之間的 該接觸是沿著該第一及該第二晶體管中的每一個(gè)的該柵電極的該上半部的一實(shí)質(zhì)垂直定向邊緣。
全文摘要
本文揭示形成用于半導(dǎo)體裝置的取代柵極結(jié)構(gòu)的方法。在一實(shí)施例中，該方法包含下列步驟形成一犧牲柵極結(jié)構(gòu)于一半導(dǎo)體基板上方，移除該犧牲柵極結(jié)構(gòu)以借此定義一柵極凹室，在該柵極凹室中形成一層絕緣材料，以及在該柵極凹室內(nèi)形成一層金屬于該絕緣材料層上方。該方法還包含下列步驟在該柵極凹室中形成一犧牲材料以便覆蓋該金屬層的一部分且借此定義該金屬層的一暴露部，對(duì)于該金屬層的該暴露部執(zhí)行一蝕刻工藝以借此由該柵極凹室內(nèi)移除該金屬層的該暴露部，以及在執(zhí)行該蝕刻工藝后，移除該犧牲材料并形成一導(dǎo)電材料于該金屬層的其余部分上方。
文檔編號(hào)H01L29/423GK103219231SQ20131002159
公開(kāi)日2013年7月24日 申請(qǐng)日期2013年1月21日 優(yōu)先權(quán)日2012年1月20日
發(fā)明者謝瑞龍, 蔡秀雨, R·米勒, A·諾爾 申請(qǐng)人:格羅方德半導(dǎo)體公司