在半導(dǎo)體器件中使用氧化物層板來增加本體氧化物厚度的制作方法
【專利摘要】本發(fā)明涉及在半導(dǎo)體器件中使用氧化物層板來增加本體氧化物厚度。本發(fā)明描述了半導(dǎo)體器件以及用于制造這類器件的方法。通過以下各項來制造所述半導(dǎo)體器件：為半導(dǎo)體基底提供有源區(qū)；在所述基底的非有源部分中提供本體氧化物層，在所述器件的保護區(qū)域內(nèi)所述本體氧化物層具有第一厚度；在所述本體氧化物層上以及在所述有源區(qū)中的基底上提供氧化物層板；在所述基底的有源區(qū)上形成柵極結(jié)構(gòu)；以及在一部分基底和柵極結(jié)構(gòu)上形成自對準(zhǔn)的硅化物層；其中在這些過程之后在保護區(qū)域內(nèi)本體氧化物層的最終厚度仍然基本上與所述第一厚度相同?？梢栽黾颖倔w氧化物層的厚度，而無需任何額外的加工步驟或任何額外的加工費用。還描述了其他實施方式。
【專利說明】在半導(dǎo)體器件中使用氧化物層板來增加本體氧化物厚度
【技術(shù)領(lǐng)域】
[0001]本申請總體上涉及半導(dǎo)體器件以及制造這類半導(dǎo)體器件的方法。更具體地，本申請描述了包括氧化物層板的半導(dǎo)體器件，這些氧化物層板能夠用于增加本體氧化物厚度。
【背景技術(shù)】
[0002]包括集成電路(IC)或者離散器件(discrete device)的半導(dǎo)體器件用于多種多樣的電子裝置中。IC器件(或者芯片，或離散器件)包括在半導(dǎo)體材料的基底表面上制造的小型化的電子線路。這種電路由許多重疊層組成，包括能夠擴散到基底中的包含摻雜劑的層(稱為擴散層)，或者包含植入基底中的離子的層(植入層)。其他層是導(dǎo)體(多晶硅或金屬層)或?qū)щ妼又g的連接(通道或接觸層)。IC器件或離散器件能夠通過使用許多步驟的組合的層-層(疊層，layer-by-layer)方法來制造,這些步驟包括層生長、成像、沉積、蝕刻、摻雜和清洗。硅晶片典型地用作基底并且光刻法用于標(biāo)記有待摻雜或有待沉積的基底的不同區(qū)域并且限定了多晶硅、絕緣體、或金屬層。
[0003]硅的局部氧化(LOCOS)分離法被用于制造半導(dǎo)體集成電路的許多過程中。在LOCOS處理中，硅基底(或外延層)表面上的有源硅區(qū)域可以被相對厚的絕緣(或本體)氧化物區(qū)域電隔離。沉積的氮化硅的圖案薄膜可以用于選擇性地抑制氧化物生長(當(dāng)需要有源硅區(qū)域時)。隨后在絕緣的氧化物區(qū)域之間的這些有源硅區(qū)域中建造器件(例如二極管、晶體管、電阻器、電容以及其他微電子結(jié)構(gòu))。
[0004]由于半導(dǎo)體器件的尺寸在大小和節(jié)距(pitch)方面縮小，在緊密間隔的硅區(qū)域之間生長較厚且堅固的LOCOS氧化物變得越來越困難。這是因為當(dāng)氧化物層靠近有源硅邊緣時所述氧化物層變薄，形成典型的“鳥頭”剖面。因此，如果有源區(qū)域如此接近以至于相對的鳥頭相交，則絕不可能實現(xiàn)非常希望的厚度。綜合這個問題，在生長之后使場氧化物暴露于減小其厚度的幾個隨后加工步驟，并且進一步減少其作為離子植入阻斷劑的有效性。這些包括氧化物蝕刻與氧化物間隔物形成和其他加工步驟的結(jié)合。它們的作用是在橫向和縱向兩者上減少所有分離的氧化物區(qū)域。因為緊密間隔的有源區(qū)域之間的氧化物在開始時較薄，它更加成比例地被影響。

【發(fā)明內(nèi)容】

[0005]本申請描述了半導(dǎo)體器件以及用于制造這類器件的方法。這些方法包括通過以下各項來制造半導(dǎo)體器件:為半導(dǎo)體基底提供有源區(qū)；在基底的非有源部分中提供本體氧化物層，所述本體氧化物層在器件的保護區(qū)中具有第一厚度；在本體氧化物層上以及在有源區(qū)的基底上提供氧化物層板；在基底的有源區(qū)上形成柵極結(jié)構(gòu)；以及在基底和柵極結(jié)構(gòu)的一部分上形成自對準(zhǔn)(self-aligned)的硅化物層；其中在這些過程之后在保護區(qū)域中本體氧化物層的最終厚度保持與所述第一厚度基本上相同。在無需任何額外的加工步驟或任何額外的加工費的情況下，可以增加本體氧化物層的厚度。較厚的本體氧化物通過減少有源器件與基底之間的電容改善了器件性能，并且還可以增加器件與器件的隔離(擊穿)電壓。
【專利附圖】

【附圖說明】
[0006]根據(jù)附圖可更好地理解以下描述，其中:
[0007]圖1不出包括基底、外延層和掩膜的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0008]圖2示出包括場氧化物層的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0009]圖3示出包括場氧化物層板(field plate oxide layer)的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0010]圖4示出包括蝕刻的場氧化物層的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0011]圖5示出包括多晶硅柵極層的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0012]圖6示出包括TEOS氧化物層的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0013]圖7示出包括在多晶硅柵極層的側(cè)壁上形成的間隔物的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0014]圖8示出包括自對準(zhǔn)硅化物(salicide)氧化物層的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0015]圖9示出包括自對準(zhǔn)硅化物(salicide)層和最終氧化物剖面的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0016]圖10不出包括基底、外延層和掩膜的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
`[0017]圖11示出包括包含場氧化物層的淺溝的半導(dǎo)體結(jié)構(gòu)的一些實施方式；
[0018]圖12示出包括場氧化物層板的半導(dǎo)體結(jié)構(gòu)的一些實施方式。
[0019]【專利附圖】

【附圖說明】了半導(dǎo)體器件的具體方面以及用于制造這類器件的方法。連同以下描述一起，【專利附圖】

【附圖說明】并解釋了這些方法以及通過這些方法生產(chǎn)的結(jié)構(gòu)的原理。在這些圖中，為了清楚的目的，層和區(qū)域的厚度是夸大的。在不同圖中相同的參考數(shù)字代表相同的元件，因而不再重復(fù)它們的描述。當(dāng)本文中使用術(shù)語在…上、附連到…上、或連接到…上時，一個物體(例如，材料、層、或基底等)可以在另一個物體上、附連到其上、或連接到其上，而無論所述一個物體是直接地在其他物體上、附連到其上、或連接到其上，還是在所述一個物體與其他物體之間存在一個或多個插入物體。同樣，方向(例如，之上、之下、頂部、底部、側(cè)面、向上、向下、低于、高于、上、下、7jC平、垂直、“x”、“y” “z”等)(如果提供的話)，是相對的并且僅作為舉例以及為了易于說明和討論的目的而不作為限制來提供。此外，當(dāng)參考元件列表時(例如,元件a、b、c),這種參考旨在自身包括所列元件中的任何一個、少于全部所列元件的任何組合、和/或全部所列元件的組合。
【具體實施方式】
[0020]下面的說明提供具體細(xì)節(jié)以便提供全面的理解。然而，熟練的技術(shù)人員應(yīng)當(dāng)理解的是在不利用這些具體細(xì)節(jié)的情況下，可以實施和使用這些半導(dǎo)體器件以及制造和使用這些器件的相關(guān)方法。實際上，這些半導(dǎo)體器件和相關(guān)方法可以通過修改所說明的器件和方法而投入實踐，并且可以與行業(yè)中通常使用的任何其他裝置和技術(shù)結(jié)合地使用。例如，當(dāng)說明書涉及LDMOS半導(dǎo)體器件時，可將其修改成包括用作高壓(HV)晶體管的漂移區(qū)場板的專用沉積氧化物層的任何其他類型的半導(dǎo)體器件，如HVNMOS、HVPMOSjP /或LDPMOS器件。
[0021]半導(dǎo)體器件以及制造這些半導(dǎo)體的方法的一些實施方式在附圖中進行說明并且在此進行描述。在這些實施方式中，當(dāng)半導(dǎo)體基底105首先提供為半導(dǎo)體結(jié)構(gòu)100的一部分時，如圖1中所示可以開始這些方法。任何半導(dǎo)體基底可以用作基底105。一些基底的實例包括單晶硅晶片、外延硅層、和/或結(jié)合的晶片(如在絕緣體硅片(SOI)技術(shù)中使用的)。同樣，典型地用于電子器件的任何其他半導(dǎo)體材料可以用作在正確條件下用于基底105的材料，包括Ge、SiGe, GaN, C、和/或任何純半導(dǎo)體或化合物半導(dǎo)體，如II1-V或I1-VI以及它們的變體。這些基底的任何一種或全部可能保持未摻雜或者摻雜有任何數(shù)量的P-型或n-型摻雜劑或摻雜劑的組合。在一些配置中，如圖1所示，基底105包括單晶硅晶片，所述單晶硅晶片重度摻雜有任何類型或數(shù)量的n-型摻雜劑至希望的濃度。
[0022]半導(dǎo)體結(jié)構(gòu)100可以可選地包括位于基底105上表面的一部分上的一個或者多個外延層(或“epi”)。在圖1中，單個的外延層(或多個外延層)描述為外延層110。在一些配置中，外延層110基本上覆蓋基底的整個上表面。當(dāng)硅用作用于基底105的材料時，外延層110還包括硅?？梢允褂萌魏畏椒▉硖峁┮粋€或多個外延層110，包括任何外延沉積方法。在一些實例中，如圖1所示，一個或多個外延層可以輕度摻雜有任何類型和數(shù)量的P-型摻雜劑。
[0023]在圖1所示的實施方式中，可以使用為掩膜115提供希望的圖案的任何光刻方法在外延層110的上表面上形成掩膜115。在一些配置中，掩膜包括氮化娃。當(dāng)掩膜115就位時，該結(jié)構(gòu)經(jīng)受熱氧化物處理，從而將外延層的暴露的上部硅表面氧化成本體氧化物層。在一些實施例中，如圖2所示，本體氧化物層是場氧化物層120。任何熱氧化物處理可用于產(chǎn)生場氧化物層120，包括在約900° C至約1250° C的溫度下在含氧化物的氣氛中(如02、H2O和/或N2O),將所述結(jié)構(gòu)加熱約100至約10000分鐘。
[0024]可以進行熱氧化物處理直至獲得場氧化物層120的希望的厚度。在一些實施方式中，場氧化物層120的厚度可以范圍從約100至約50000埃。在其他實施方式中，場氧化物層的厚度可以范圍從約1000至約10000埃。在又一其他實施方式中，場氧化物層的厚度可為約3770埃。在又一其他實施方式中，場氧化物層120的厚度可以是這些數(shù)量的任何組合或子范圍。
[0025]如圖2所示，在場氧化物層120形成后，然后可以使用任何方法來除去掩膜115，如干法或者濕法蝕刻。然后，氧化物層板可以是沉積在得到的結(jié)構(gòu)上的覆蓋物(blanket)。在一些配置中，氧化物層板是用作高壓(HV)晶體管的漂移區(qū)場板的專用沉積氧化物層。在一些實施方式中，因為氧化物層板沉積在場氧化物層120上，氧化物層板可以是場氧化物層板125 (如圖2所示)?？梢酝ㄟ^在約100° C至約1000° C的溫度下在含氧氣氛(例如
02、H20、和/或N2O)中將所述結(jié)構(gòu)加熱約I至約500分鐘直至獲得希望的厚度(取決于器件要求)，來沉積場氧化物層板125。在一些實施方式中，場氧化物層板125的厚度可以范圍從約100至約10000埃。在其他實施方式中，場氧化物層板125的厚度可以范圍從約500至約5000埃。在又一其他實施方式中，場氧化物層板125的厚度可以是這些數(shù)量的任何組合或子范圍。
[0026]然后，如圖3所示，可以使用為第二掩膜提供希望的圖案的任何光刻方法在場氧化物層板125上形成第二掩膜127。第二掩膜127使將被除去的場氧化物層板125的多個部分暴露。然后，如圖4所示，可以使用蝕刻方法來除去未被第二掩膜127覆蓋的場氧化物層板125的暴露部分，留下圖案化的場氧化物層板130仍然在場氧化物層120上以及在器件的有源區(qū)上(當(dāng)稍后將形成晶體管時)。
[0027]在一些配置中，在保護區(qū)域B中場氧化物層120和圖案化的場氧化物層板130的結(jié)合厚度(第一結(jié)合厚度)范圍從約1000至約20000埃，而在非保護區(qū)域A中第一結(jié)合厚度可以范圍從約1000至約20000埃。在其他配置中，在保護區(qū)域B中第一結(jié)合厚度范圍從約2000至約10000埃，而在非保護區(qū)域A中第一結(jié)合厚度可以范圍從約2000至約10000埃。在又一其他配置中，在保護區(qū)域B中第一結(jié)合厚度可以為約4630埃，而在非保護區(qū)域A中第一結(jié)合厚度為約3410埃。在又一其他實施方式中，第一結(jié)合厚度可以是這些數(shù)量的任何組合或子范圍。
[0028]如圖5所示，然后在所述結(jié)構(gòu)的有源區(qū)的外延層110的上表面上形成柵極絕緣層132。柵極絕緣層132可以包括任何高質(zhì)量的電介質(zhì)材料，包括氧化硅。在柵極絕緣層是柵極氧化物層的實施方式中，它可以通過使用熱氧化物方法通過在含氧氣氛中加熱直至達(dá)到希望的厚度來形成。
[0029]接下來，然后可以在柵極絕緣層132以及有源區(qū)的圖案化的場氧化物層板130的一部分上形成多晶硅(或者其他導(dǎo)電金屬)柵極層135。如圖6中所示，然后可以通過覆蓋物沉積來形成多晶硅(或其他導(dǎo)電金屬)柵極135，然后將多晶硅(或者其他導(dǎo)電金屬)層圖案化直至形成希望的圖案。在一些配置中，可以在多晶硅層圖案化之前或圖案化時將其摻雜，以便所得到的柵極135包含具有任何希望濃度的一種或多種摻雜劑。
[0030]如圖6所示，可以在所得到的結(jié)構(gòu)上形成絕緣層140。在一些實施方式中，可以通過沉積任何已知的絕緣材料(即，由原硅酸四乙酯或TEOS形成的氧化硅)直至其基本上覆蓋該結(jié)構(gòu)的整個上表面來形成絕緣層140?？梢允褂萌魏纬练e方法來進行絕緣材料的沉積，包括可以產(chǎn)生高度一致的步驟覆蓋率的任何化學(xué)氣相沉積(CVD)法。
[0031]然后，如圖7所示，可以使用任何方法將絕緣層和140和絕緣層132回蝕(etchback),以便間隔物145保持在多晶硅柵極135的側(cè)面上。在這個回蝕過程之后，在保護區(qū)域B中場氧化物層120和圖案化的場氧化物層板130的結(jié)合厚度(第二結(jié)合厚度)范圍從約2000至約10000埃，而在非保護區(qū)域A中第二結(jié)合厚度可以范圍從約1000至約9000埃。在其他配置中，在保護區(qū)域中第二結(jié)合厚度范圍從約3000至約8000埃，而在非保護區(qū)域A中第二結(jié)合厚度可以范圍從約2000至約7000埃。在又一其他配置中，在保護區(qū)域B中第二結(jié)合厚度可以為約4210埃，而在非保護區(qū)域A中第二結(jié)合厚度可以為約2950埃。在又一其他實施方式中，第二結(jié)合厚度可以是這些數(shù)量的任何組合或子范圍。
[0032]接下來，進行自對準(zhǔn)硅化物(或salicide)過程以減少器件有源區(qū)中晶體管的源極電阻、漏極電阻以及柵極電阻。在這個過程中，可以沉積自對準(zhǔn)硅化物(salicide)氧化物層150以達(dá)到圖8所示的結(jié)構(gòu)。在一些實施方式中，自對準(zhǔn)硅化物(salicide)氧化物層150的厚度可以范圍從約100至約5000埃。在其他實施方式中，自對準(zhǔn)硅化物(salicide)氧化物層150的厚度可以范圍從約200至約2500埃。在又一其他實施方式中，自對準(zhǔn)硅化物(salicide)氧化物層150的厚度可以是這些數(shù)量的任何組合或子范圍。
[0033]如圖9中所示，當(dāng)蝕刻自對準(zhǔn)硅化物(salicide)氧化物層150以便使外延層110的多個部分暴露時，繼續(xù)進行自對準(zhǔn)硅化物(salicide)過程，然后在這些暴露的硅表面上形成多晶硅柵極135和硅化物層155。在這個過程中，可以形成掩膜(未顯示)并且用于蝕刻掉其中形成硅化物層155的區(qū)域中的自對準(zhǔn)硅化物(salicide)氧化物層150。在將這些硅表面暴露之后，沉積金屬(如鈷、鎢、鉬、鈦、或它們的組合)層。在足夠高的溫度下進行金屬沉積，以便使沉積的金屬與娃反應(yīng)，從而形成娃化物層155的娃化物材料。然后除去金屬未反應(yīng)的部分，并且然后回蝕自對準(zhǔn)硅化物(salicide)氧化物層150。在其他配置中，自對準(zhǔn)硅化物(salicide)氧化物層150未被回蝕，其條件是保護區(qū)域與非保護區(qū)域之間的氧化物厚度差保持基本上相同。
[0034]在自對準(zhǔn)硅化物(salicide)過程之后，在一些配置中，在場氧化物層120的保護區(qū)B中的最終氧化物剖面保持與由熱氧化過程形成的初始場氧化物層120的厚度基本上相同。因此，在一些實施方式中，在保護區(qū)B中最終氧化物厚度可以范圍從約1000至約10000埃。在其他實施方式中，這種最終氧化物厚度可以范圍從約2000至約8000埃。在又一其他實施方式中，最終的氧化物厚度可以為約3960埃。相對于3770埃的初始厚度，存在僅約80埃的損失或者僅約2%的損失。實際上，在其他實施方式中，厚度損失可以范圍高達(dá)約10%。并且在又一其他實施方式中，厚度損失可以范圍從約10%至約50%。
[0035]在自對準(zhǔn)硅化物(salicide)過程之后，在場氧化物層120的非保護區(qū)A中最終氧化物剖面保持略小于由熱氧化過程形成的初始場氧化物層120的厚度。因此，在一些實施方式中，在非保護區(qū)域A中最終氧化物厚度可以范圍從約100至約5000埃。在其他實施方式中，最終氧化物厚度可以范圍從約1000至約4000埃。在又一其他實施方式中，最終氧化物厚度可以為約2500埃。相對于3770埃的初始厚度，存在僅約1270埃的損失或者僅約34%的損失。實際上，在其他實施方式中，厚度損失可以范圍高達(dá)約50%。并且在又一其他實施方式中，厚度損失可以范圍從約50%至約100%。
[0036]在其他實施方式中，本文中所述的方法可以替代場氧化物隔離方法用于淺溝槽隔離方法中。在這些實施方式中，如圖10至12所示，可以用基底105、外延層110，以及基本上類似于掩膜115僅配置略有不同的掩膜215來形成半導(dǎo)體結(jié)構(gòu)200。接下來，如圖11所示，在外延層110中可以形成淺溝槽結(jié)構(gòu)(或溝槽)205?？梢酝ㄟ^任何方法形成溝槽205，包括使用可以蝕刻外延層110的材料的任何蝕刻劑通過掩膜215蝕刻外延層110。在生成溝槽205之后，然后去除掩膜215。然后，在溝槽205中形成氧化物材料，形成本體氧化物層(或者淺溝槽氧化物層220)?？梢栽谘趸飳?20上形成氧化物層板210(基本上類似于氧化物層板130)。然后，基本上類似于上述包含場氧化物層的器件加工該結(jié)構(gòu)。
[0037]如上所述，不論半導(dǎo)體器件包括場氧化物隔離還是淺溝槽隔離，可以進行另外的處理以完成半導(dǎo)體器件。這種另外的處理包括形成源極區(qū)和漏極區(qū)、將它們連接至源極觸點和漏極觸點、封裝器件、通過沿著在晶片上已經(jīng)形成的劃線鋸開將它們與它們從中形成的晶片分開。然后，將封裝器件連接至印刷電路板(PCB)并且用于任何電子設(shè)備中，如便攜式計算機、磁盤驅(qū)動器、USB控制器、便攜式音頻設(shè)備、或任何其他便攜式電子設(shè)備。
[0038]這些方法和在這些方法期間形成的半導(dǎo)體結(jié)構(gòu)顯示出數(shù)種令人感興趣的特征。首先，這些結(jié)構(gòu)包括較厚的場(或本體)氧化物層。因為較厚的場氧化物通過降低有源器件與基底之間的電容以及增加器件與器件的隔離(擊穿)電壓改善了集成電路(IC)性能，增加場氧化物厚度可能是重要的。因為厚度受過程的熱預(yù)算(thermal budget)、侵蝕、和應(yīng)力的限制，在一些常規(guī)器件中難以獲得這樣增加的厚度。在沉積之后，對場氧化物層進行可以減少這種厚度的幾個隨后的氧化物蝕刻步驟(間隔物回蝕、自對準(zhǔn)硅化物(salicide)限定回蝕、雙柵極氧化物蝕刻等)。但是本文中描述的方法可以增加場氧化物厚度并且可以保護場氧化物避免這些隨后的蝕刻步驟，否則這些蝕刻步驟可以移除約1000至約3000埃。
[0039]第二，在無需任何另外的加工步驟或任何另外的加工花費的情況下，可以實現(xiàn)這種增加的厚度。本發(fā)明中描述的方法具有用作HV晶體管的漂移區(qū)場板的專用的沉積氧化物(LNDM0S、HVNMOS和HVPM0S)。這種氧化物板可以基本上沉積在整個晶片上，并且通過光刻法和蝕刻順序選擇性地去除。通過不去除這個氧化物層板，不但保護下面的場氧化物層免受隨后氧化物蝕刻步驟，而且還可以增加厚度。
[0040]應(yīng)當(dāng)理解的是，本文中提供的所有材料類型僅用于說明性目的。因此，當(dāng)特定的摻雜劑是n-型和P-型摻雜劑名稱時，任何其他已知的n-型和P-型摻雜劑(或這類摻雜劑的組合)可以用于半導(dǎo)體器件中。同時，雖然通過參考特定類型的導(dǎo)電性(P或N)說明了本發(fā)明的器件，通過適當(dāng)?shù)男薷倪@些器件可以配置有相同類型摻雜劑的組合，或者可以配置有相反類型的導(dǎo)電性(分別地N或P)。
[0041]本申請還涉及通過以下方法制造的半導(dǎo)體器件，所述方法包括:為半導(dǎo)體基底提供有源區(qū)，在基底的非有源部分中提供本體氧化物層，所述本體氧化物層在器件的保護區(qū)域中具有第一厚度，在本體氧化物層上以及在有源區(qū)的基底上提供氧化物層板，在基底的有源區(qū)上形成柵極結(jié)構(gòu)，以及在基底和柵極結(jié)構(gòu)的一部分上形成自對準(zhǔn)的硅化物層，其中在這些過程之后在保護區(qū)域中本體氧化物層的最終厚度保持與第一厚度基本上相同。
[0042]除了任何前面指出的修改，本領(lǐng)域技術(shù)人員可以設(shè)計出許多其他變型和替代安排，而不偏離本說明書的精神和范圍，并且所附權(quán)利要求旨在包括這類修改和安排。因此，盡管以上已經(jīng)結(jié)合目前被認(rèn)為是最實用和最優(yōu)選的方面具體地并且詳細(xì)地說明了該信息，本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)清楚的是可以做出多種修改，包括，但不限于，操作和使用的形式、功能、方式，而不偏離在本文中提出的原則和概念。而且，如本文中使用的，實施例僅是說明性的，并且不應(yīng)解釋為以任何方式進行限制。
【權(quán)利要求】
1.一種用于制造半導(dǎo)體器件的方法，包括: 為半導(dǎo)體基底提供有源區(qū)； 在所述基底的非有源部分中提供本體氧化物層，所述本體氧化物層在所述器件的保護區(qū)中具有第一厚度； 在所述本體氧化物層上以及在所述有源區(qū)的基底上提供氧化物層板； 在所述基底的有源區(qū)中形成柵極結(jié)構(gòu)；以及 在所述基底和所述柵極結(jié)構(gòu)的一部分上形成自對準(zhǔn)的硅化物層； 其中所述第一厚度與最終厚度之間差異為小于約10%。
2.根據(jù)權(quán)利要求1所述的方法，其中所述本體氧化物層包括通過熱氧化過程形成的場氧化物層。
3.根據(jù)權(quán)利要求1所述的方法，其中所述第一厚度范圍從約1000至約20000埃。
4.根據(jù)權(quán)利要求3所述的方法，其中所述第一厚度范圍從約2000至約10000埃。
5.根據(jù)權(quán)利要求1所述的方法，其中所述最終厚度范圍從約1000至約10000埃。
6.根據(jù)權(quán)利要求5所述的方法，其中所述最終厚度范圍從約2000至約8000埃。
7.根據(jù)權(quán)利要求1所述的方法，其中所述第一厚度與所述最終厚度之間的差異范圍小于約2%。
8.根據(jù)權(quán)利要求1所述的方`法，其中在這些過程之后在所述保護區(qū)中本體氧化物層的最終厚度保持與所述第一厚度基本上相同。
9.根據(jù)權(quán)利要求1所述的方法，進一步包括通過覆蓋沉積氧化物材料來提供氧化物層板，然后使用掩膜來蝕刻所述氧化物材料從而在所述本體氧化物層上以及在所述有源區(qū)的基底上留下所述氧化物材料。
10.一種用于制造LDMOS半導(dǎo)體器件的方法，包括 為半導(dǎo)體基底提供有源區(qū)； 在所述基底的非有源部分中提供本體氧化物層，所述本體氧化物層在所述器件的保護區(qū)中具有第一厚度； 在所述本體氧化物層上以及在所述有源區(qū)的基底上提供氧化物層板； 在所述基底的有源區(qū)上形成柵極結(jié)構(gòu)；以及 在所述基底和柵極結(jié)構(gòu)的一部分上形成自對準(zhǔn)的硅化物層； 其中在這些過程之后在所述保護區(qū)中所述本體氧化物層的最終厚度保持與所述第一厚度基本上相同。
11.根據(jù)權(quán)利要求10所述的方法，其中所述本體氧化物層包括通過熱氧化過程形成的場氧化物層。
12.根據(jù)權(quán)利要求10所述的方法，其中所述第一厚度范圍從約1000至約20000埃。
13.根據(jù)權(quán)利要求12所述的方法，其中所述第一厚度范圍從約2000至約10000埃。
14.根據(jù)權(quán)利要求10所述的方法，其中所述最終厚度范圍從約1000至約10000埃。
15.根據(jù)權(quán)利要求14所述的方法，其中所述最終厚度范圍從約2000至約8000埃。
16.根據(jù)權(quán)利要求10所述的方法，其中所述第一厚度與所述最終厚度之間的差異范圍小于約2%。
17.根據(jù)權(quán)利要求10所述的方法，其中在這些過程之后在所述保護區(qū)中所述本體氧化物層的最終厚度保持與所述第一厚度基本上相同。
18.根據(jù)權(quán)利要求10所述的方法，進一步包括通過覆蓋沉積氧化物材料來提供所述氧化物層板，然后使用掩膜來蝕刻所述氧化物材料從而在所述本體氧化物層上以及在所述有源區(qū)的基底上留下所述氧化物材料。
19.一種用于制造半導(dǎo)體器件的方法，包括: 為半導(dǎo)體基底提供有源區(qū)； 在所述基底的非有源部分中提供本體氧化物層，所述本體氧化物層在所述器件的保護區(qū)中具有第一厚度； 在所述本體氧化物層上以及在所述有源區(qū)的基底上提供氧化物層板； 在所述基底的所述有源區(qū)中形成柵極結(jié)構(gòu)；以及 在所述基底和所述柵極結(jié)構(gòu)的一部分上形成自對準(zhǔn)的硅化物層； 其中所述第一厚度與最終厚度之間的差異小于約2%。
20.根據(jù)權(quán)利要求1所述的方法，其中所述第一厚度與所述最終厚度之間的差異為約80埃。`
【文檔編號】H01L21/762GK103794508SQ201310057477
【公開日】2014年5月14日 申請日期:2013年2月22日 優(yōu)先權(quán)日:2012年10月31日
【發(fā)明者】金成龍, 史蒂文·萊比格爾, 克里斯托弗·納薩爾 申請人:飛兆半導(dǎo)體公司