專利名稱：陣列基板、顯示裝置及制作方法
技術(shù)領域：
本發(fā)明涉及顯示裝置技術(shù)領域，尤其涉及一種陣列基板、顯示裝置及制作方法。
背景技術(shù)：
近年來，隨著科技水平的不斷進步和提高，顯示技術(shù)得到了快速的發(fā)展。基于其高品質(zhì)的圖像顯示、自發(fā)光、響應速度快、寬視角等優(yōu)勢特點，OLED(Organic Light-EmittingDiode，有機發(fā)光二極管顯示器)在顯示領域中占據(jù)了廣闊的市場，越來越多的OLED顯示裝置為人們所熟知并在日常生活領域中得到了廣泛的應用。然而發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)陣列基板至少存在如下問題:現(xiàn)有技術(shù)中OLED驅(qū)動電路中的儲存電容是由不透明的金屬電極與像素電極形成的，因此，不透明的金屬電極直接影響了開口率的大小，進而增加了顯示裝置發(fā)光所需要的電流強度，縮短了顯示裝置的使用壽命。

發(fā)明內(nèi)容
本發(fā)明的實施例提供一種陣列基板、顯示裝置及制作方法，通過透明氧化物有源層第二區(qū)域形成儲存電容的第一電極板，增加陣列基板的開口率。為解決上述技術(shù)問題，本發(fā)明的實施例采用如下技術(shù)方案:本申請的一方面，提供一種陣列基板，包括:氧化物有源層、像素電極，所述氧化物有源層包括氧化物有源層第一區(qū)域以及氧化物有源層第二區(qū)域的圖案，所述像素電極與所述氧化物有源層第二區(qū)域相對應的部分形成儲存電容，所述氧化物有源層第二區(qū)域構(gòu)成儲存電容的第一電極板，所述與氧化物有源層第二區(qū)`域相對應的像素電極構(gòu)成儲存電容的第二電極板，所述第一電極板與第二電極板之間的膜層構(gòu)成儲存電容的介電質(zhì)。優(yōu)選的，所述第一電極板是由對氧化物有源層第二區(qū)域進行氫等離子體工藝處理形成的，所述第一電極板的電阻率小于5X 1(Γ3Ω.cm。進一步的，所述陣列基板還包括刻蝕阻擋層和/或鈍化層，所述第一電極板與第二電極板之間的膜層包括鈍化層和/或刻蝕阻擋層。進一步的，氧化物有源層的材質(zhì)為氧化銦鎵鋅、氧化銦鋅、氧化銦錫或者氧化銦鎵錫。進一步的，所述刻蝕阻擋層以及所述鈍化層分別為硅的氧化物、硅的氮化物、鉿的氧化物、硅的氮氧化物或者鋁的氧化物中的任意一種或多種形成的透明單層或復合層結(jié)構(gòu)。本申請的另一方面，提供一種顯示裝置，包括上述陣列基板。本申請的再一方面，提供一種陣列基板的制作方法，包括形成氧化物有源層、像素電極圖案，沉積氧化物薄膜后，通過構(gòu)圖工藝形成包括氧化物有源層第一區(qū)域以及氧化物有源層第二區(qū)域的圖案，所述像素電極與所述氧化物有源層第二區(qū)域相對應的部分形成儲存電容，所述氧化物有源層第二區(qū)域構(gòu)成儲存電容的第一電極板，所述與氧化物有源層第二區(qū)域相對應的像素電極構(gòu)成儲存電容的第二電極板，所述第一電極板與第二電極板之間的膜層構(gòu)成儲存電容的介電質(zhì)。優(yōu)選的，通過對氧化物有源層第二區(qū)域進行氫等離子體工藝處理形成包括第一電極板的圖案，所述第一電極板的電阻率小于5X 1(Γ3Ω.cm。優(yōu)選的，所述氫等離子體處理工藝的處理時間為150S，處理功率為800 2000W，氫等離子流量為80SCCM。進一步的，所述陣列基板還包括刻蝕阻擋層和/或鈍化層，所述第一電極板與第二電極板之間的膜層包括鈍化層和/或刻蝕阻擋層。本發(fā)明申請?zhí)峁┑年嚵谢?、顯示裝置及制作方法，利用透明氧化物材料形成儲存電容的第一電極板，使得形成的儲存電容結(jié)構(gòu)具有透光性，從而增加陣列基板的開口率，降低顯示裝置發(fā)光所需的電流強度，延長了顯示裝置的使用壽命。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為AMOLED陣列基板的驅(qū)動電路圖；圖2為本發(fā)明實施例陣列基板的布局示意圖；圖3為圖2所述陣列基板A-A向的層間剖面示意圖；圖4為本發(fā)明 實施例層間剖面示意圖之二 ；圖5為本發(fā)明實施例陣列基板制作方法的流程示意圖；圖6為本發(fā)明實施例陣列基板制作方法的流程示意圖；圖7為本發(fā)明實施例涂覆光刻膠處理氧化物有源層第二區(qū)域的示意圖。附圖標記說明:I—基板；2—柵極；3—柵絕緣層；401—氧化物有源層第一區(qū)域；402—氧化物有源層第二區(qū)域；5—刻蝕阻擋層；6—源極；7一漏極；8—鈍化層；9 一像素電極；10—重疊區(qū)域；11—柵線；12—數(shù)據(jù)線；13—電源線；
201—第一柵極；202一第二棚極；601—第一源極；602—第二源極；701—第一漏極；702—第二漏極；111一第一過孔；112—第二過孔；113 一第二過孔。
具體實施例方式本發(fā)明實施例提供了一種陣列基板、顯示裝置及制作方法，通過透明氧化物有源層第二區(qū)域形成儲存電容的第一電極板，增加陣列基板的開口率。下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。附圖中各層薄膜厚度和區(qū)域大小形狀不反映AMOLED(Active Matrix 0LED,主動式矩陣有機發(fā)光二極管)陣列基板的真實比例，目的只是示意說明本發(fā)明內(nèi)容。下面結(jié)合下述附圖對本發(fā)明實施例做詳細描述。本實施例提供一種AMOLED的陣列基板，所述陣列基板的驅(qū)動電路示意圖可參考圖1所示的電路圖。如圖1所示，圖1為一種AMOLED的像素結(jié)構(gòu)的驅(qū)動電路圖，該像素單元電路結(jié)構(gòu)包括兩個薄膜晶體管以及一個電容，其中，柵線電連接于第一薄膜晶體管的柵電極，數(shù)據(jù)線電連接于第一薄膜晶體管的漏電極。柵線提供的電信號使第一薄膜晶體管處于導通/關斷狀態(tài)；當?shù)谝槐∧ぞw管打開時，數(shù)據(jù)線提供的電信號使第二薄膜晶體管處于導通/關斷狀態(tài)；當?shù)诙∧ぞw管打開時，電源線輸入的信號通過第二薄膜晶體管驅(qū)動AMOLED發(fā)光。如圖2和圖3所示，圖2為本發(fā)明實施例陣列基板像素單元的布局示意圖，圖3為圖2中A-A向的剖面圖。圖3為本發(fā)明薄膜晶體管的剖面圖，所反映的是一個薄膜晶體管的結(jié)構(gòu)。本實施例薄膜晶體管的主體結(jié)構(gòu)包括形成在基板I上的柵極2、柵絕緣層3、氧化物有源層、刻蝕阻擋層5、源極6、漏極7、鈍化層8、像素電極9。所述薄膜晶體管尤其包括氧化物有源層第一區(qū)域401以及氧化物有源層第二區(qū)域402，具體地，氧化物有源層第一區(qū)域401以及氧化物有源層第二區(qū)域402在同一次構(gòu)圖工藝中形成，當然，也可以根據(jù)需要使上述圖案不在同一次構(gòu)圖工藝中形成。其中，所述像素電極9與所述氧化物有源層第二區(qū)域402相對應的部分形成儲存電容，所述氧化物有源層第二區(qū)域402構(gòu)成儲存電容的第一電極板，所述與氧化物有源層第二區(qū)域402相對應的像素電極9構(gòu)成儲存電容的第二電極板，所述第一電極板與第二電極板之間的膜層構(gòu)成儲存電容的介電質(zhì)。具體的，如圖2所示，本實施例AMOLED陣列基板的主體結(jié)構(gòu)包括柵線11、數(shù)據(jù)線12、電源線13，數(shù)據(jù)線12和電源線13與柵線11垂直，并與兩個相鄰的柵線11 一起限定了像素區(qū)域。像素區(qū)域內(nèi)分別形成有作為尋址元件的第一薄膜晶體管(也稱開關薄膜晶體管)、用于控制有機發(fā)光二極管的第二薄膜晶體管(也稱驅(qū)動薄膜晶體管)以及像素電極9，第一薄膜晶體管位于柵線11與數(shù)據(jù)線12交叉點的位置，第二薄膜晶體管位于柵線11與電源線13交叉點的位置，其中第一薄膜晶體管的第一漏極701通過第一過孔111與第二薄膜晶體管的第二柵極202相連接，亦或者將第一薄膜晶體管的第一漏極701做到第二薄膜晶體管柵極所在位置，直接作為第二柵極202。如圖2所示，本實施例中第一柵極201、第二柵極202、柵線11設置在基板I上并在同一次構(gòu)圖工藝中形成，其中第一柵極201與柵線11連接，第二柵極202不與柵線11相連，同時第一柵極201與第二柵極202不相連。柵絕緣層3形成在第一柵極201、第二柵極202、柵線11上并覆蓋整個基板I。通過第二次構(gòu)圖工藝形成包括氧化物有源層的圖案，其中，氧化物有源層第一區(qū)域401形成第一薄膜晶體管半導體溝道以及第二薄膜晶體管半導體溝道，第一薄膜晶體管半導體溝道設置在第一柵極201上方，第二薄膜晶體管半導體溝道設置在第二柵極202上方，第一薄膜晶體管半導體溝道與第二薄膜晶體管半導體溝道互不相連?？涛g阻擋層5形成在氧化物有源層第一區(qū)域401以及氧化物有源層第二區(qū)域402上并覆蓋整個基板I。然后，數(shù)據(jù)線12、第一源極601、第一漏極701及電源線13、第二源極602、第二漏極702在同一次構(gòu)圖工藝中形成，其中，第一源極601的一端與數(shù)據(jù)線12連接，第一源極601和第一漏極701之間通過第一薄膜半導體溝道區(qū)域相連；第二源極602的一端與電源線13連接，第二源極602和第二漏極702之間通過第二薄膜半導體溝道區(qū)域相連。鈍化層8形成在數(shù)據(jù)線12、第一源極601、第一漏極701及電源線13、第二源極602、第二漏極702上并覆蓋整個基板I。然后通過第四次構(gòu)圖工藝形成像素電極9的圖案。需要說明的是，陣列基板源極和漏極的名稱，因電流的流動方向不同而異，在本發(fā)明中為了方便描述，將與像素電極相連接的稱為漏極。需要補充說明的是，在形成刻蝕阻擋層5后，其上開設有第一過孔111、第二過孔112，其中第一過孔111開設在第二柵極202的上方，穿透刻蝕阻擋層5、柵絕緣層3到達第二柵極202，第一漏極701通過第一過孔111與第二柵極202相連；第二過孔112開設在氧化物有源層第二區(qū)域402的上方，穿透刻蝕阻擋層5到達氧化物有源層第二區(qū)域402，第一漏極701通過第二過孔112與氧化物有源層第二區(qū)域402相連。在形成鈍化層8后，其上開設有第三過孔113，其中第三過孔113開設在第二漏極702上方，穿透鈍化層8到達第二漏極702，像素電極9通過第三過孔113與第二漏極702相連。將完成上述步驟的陣列基板中氧化物有源層第二區(qū)域402與像素電極9相對應的部分稱為重疊區(qū)域10。如圖2所示，重疊區(qū)域10即為儲存電容所在區(qū)域。其中，氧化物有源層第二區(qū)域402構(gòu)成儲存電容的第一電極板，與氧化物有源層第二區(qū)域402相對應的像素電極9構(gòu)成儲存電容的第二電極板，第一電極板與第二電極板之間的膜層構(gòu)成儲存電容的介電質(zhì)。由于儲存電容均由透明材料構(gòu)成，因此儲存電容呈現(xiàn)透光性。另外，柵極、柵線、源極、漏極以及數(shù)據(jù)線可為由鑰(Mo)、鑰鈮合金(MoNb)、鋁(Al)、鋁釹合金(AINd)、鈦(Ti)、鉻(Cr)、銅(Cu)等中的任意一種或多種材料形成的單層或多層的復合疊層結(jié)構(gòu)。上述材質(zhì)中包含不透光的金屬材料，因此形成的柵極、柵線、源極、漏極以及數(shù)據(jù)線結(jié)構(gòu)為不透光結(jié)構(gòu)。優(yōu)選的，柵極、柵線、源極、漏極以及數(shù)據(jù)線為Μο、Α1或含Mo、Al的合金組成的單層或多層復合膜結(jié)構(gòu),其形成的膜層厚度為IOOnm 3000nm。
柵絕緣層可為由硅的氧化物(SiOx)、硅的氮化物(SiNx)、鉿的氧化物(HfOx)、硅的氮氧化物(SiON)、鋁的氧化物(AlOx)等中的任意一種或任意兩種材料形成的多層復合膜結(jié)構(gòu)。氧化物有源層由包含In (銦)、Ga (鎵)、Zn (鋅)、0 (氧)、Sn (錫)等元素的薄膜形成，其中該薄膜中必須包含氧元素和其他兩種或兩種以上的元素，例如氧化物有源層的材質(zhì)可為IGZO (氧化銦鎵鋅)、IZO (氧化銦鋅)、InSnO (氧化銦錫)、InGaSnO (氧化銦鎵錫)等。
刻蝕阻擋層、鈍化層可為由硅的氧化物(SiOx)、硅的氮化物(SiNx)、鉿的氧化物(HfOx)、鋁的氧化物(AlOx)中的任意一種或任意兩種材料形成的多層復合透明膜層結(jié)構(gòu)?？涛g阻擋層以及鈍化層其特點是膜層中含有較低的低氫含量，并且具有很好的表面特性。像素電極可為氧化銦錫(ITO)或者氧化銦鋅(IZO)或者其它透明氧化物制作而成。以ITO材質(zhì)為例，通常使用濺射成膜的方法制備形成非晶態(tài)的ΙΤ0，再通過退火工藝使之晶體化。優(yōu)選的，像素電極的膜層厚度為20 150nm。本發(fā)明實施例所述的陣列基板儲存電容為平行板電容結(jié)構(gòu)。根據(jù)平行板電容結(jié)構(gòu)的計算公式，所述儲存電容滿足C= ε S/4 kd。其中，ε為介電常數(shù)，S為儲存電容的兩極板的對應面積，d為儲存電容的兩極板間的距離，k是靜電力常量。儲存電容的兩極板對應面積取決于氧化物有源層第二區(qū)域與像素電極的相對應的區(qū)域，極板間的距離取決于氧化物有源層第二區(qū)域與像素電極之間夾置的膜層厚度。因此，通過調(diào)整對應的區(qū)域以及夾置的膜層厚度可生成所需的儲存電容。另外，本領域技術(shù)人員可以明白，氧化物有源層第二區(qū)域與像素電極的相對應的區(qū)域由氧化物有源層第二區(qū)域與像素電極共同決定，因此形成的相對應區(qū)域的形狀可有多種可能，例如:形成的相對應的區(qū)域可為長方形、正方形、三角形等常見形狀或者不規(guī)則的形狀。另外，形成的相對應的區(qū)域還可由多塊區(qū)域共同形成，而不僅限于由一塊區(qū)域形成。需要說明的是，本發(fā)明所述的陣列基板僅列舉了底柵型結(jié)構(gòu)，本發(fā)明所提及的技術(shù)方案也同樣適用于頂柵型結(jié)構(gòu)，包括源漏極形成在基板上，其上依次形成鈍化層、氧化物有源層、柵絕緣層以及柵極的結(jié)構(gòu)；也或者如圖4所示，包括氧化物有源層形成在基板上，其上依次形成鈍化層、源漏極、鈍化層、柵絕緣層以及柵極的結(jié)構(gòu)。與底柵型結(jié)構(gòu)的陣列基板相比，共同點在于氧化物有源層所起的作用以及氧化物有源層第二區(qū)域的設置，因此，頂柵型結(jié)構(gòu)的陣列基板同樣適用于本技術(shù)方案，以上所述兩種結(jié)構(gòu)的頂柵型結(jié)構(gòu)及其制造方法在此不再贅述。另外，需要說明的是，本發(fā)明僅列舉了 2T1C型像素結(jié)構(gòu)的陣列基板，即陣列基板中像素驅(qū)動電路中包括2個薄膜晶體管以及一個電容。其中，氧化物有源層包括氧化物有源層第一區(qū)域以及氧化物有源層第二區(qū)域，氧化物有源層第一區(qū)域用于構(gòu)成薄膜晶體管的半導體溝道區(qū)域，氧化物有源層第二區(qū)域用于構(gòu)成儲存電容的第一電極板，使得形成的儲存電容具有可透光性，最終增加了陣列基板的開口率。顯然，本發(fā)明所提及的技術(shù)方案形成的陣列基板也可具有其它變化，例如:陣列基板的像素驅(qū)動電路由三個薄膜晶體管構(gòu)成或由四個薄膜晶體管構(gòu)成，與上述實施例陣列基板相比，共同點在于氧化物有源層所起的作用以及氧化物有源層第二區(qū)域的設置，在此不作贅述。本發(fā)明實施例的陣列基板，利用透明氧化物有源層第二區(qū)域形成儲存電容的第一電極板、與透明氧化物有源層第二區(qū)域?qū)南袼仉姌O形成儲存電容的第二電極板，使得形成的儲存電容結(jié)構(gòu)具有透光性，從而增加陣列基板的開口率，降低顯示裝置發(fā)光所需的電流強度，延長了顯示裝置的使用壽命。優(yōu)選的，此后，對完成上述工藝的基板進行氫等離子體處理，第一電極板是由對氧化物有源層第二區(qū)域進行氫等離子體工藝處理形成的，使得所述第一電極板的電阻率小于
5X IO-3 Ω.cm，其導電性能更接近于金屬電極板。以用IGZO (In-Ga-Zn-Ox,銦鎵鋅氧化物)作為氧化物有源層為例，對氧化物有源層第二區(qū)域進行氫等離子體處理，處理過程通過反應離子刻蝕裝置或者等離子體增強型化學氣相沉積裝置來完成，處理時間為150S，處理功率為800 2000W，處理使用的氫氣流量為 80SCCM(英文:standard-state cubic centimeter per minute,中文:標況毫升每分)。處理完成后，氧化物有源層第二區(qū)域的電阻率變?yōu)?Χ10_3Ω.Cm，構(gòu)成儲存電容的第一電極板，體現(xiàn)導體特性；而未經(jīng)處理的氧化物有源層第一區(qū)域的電阻率大于IO6 Ω._，構(gòu)成薄膜晶體管的半導體溝道區(qū)域，體現(xiàn)半導體特性。具體的，如圖7所示，本實施例中在基板上I形成柵極2以及柵線、柵絕緣層3、氧化物有源層，通過一次構(gòu)圖工藝形成氧化物有源層第一區(qū)域401以及氧化物有源層第二區(qū)域402的圖案。然后，在上述基板上涂覆光刻膠，經(jīng)構(gòu)圖工藝除去氧化物有源層第二區(qū)域402上方的光刻膠，對完成上述工藝的基板進行氫等離子體工藝處理，以使經(jīng)處理過程后的氧化物有源層第二區(qū)域402表現(xiàn)為導體特性。具體的，處理完成后，氧化物有源層第二區(qū)域402的電阻率變?yōu)?Χ10_3Ω -Cm0需要說明的是，由于光刻膠的保護，氧化物有源層第一區(qū)域并不受氫等離子體工藝處理的影響，因此，在除去光刻膠后，氧化物有源層第一區(qū)域的電阻率仍大于IO6 Ω.cm，構(gòu)成薄膜晶體管的半導體溝道區(qū)域，體現(xiàn)半導體特性。進一步的，所述陣列基板還包括刻蝕阻擋層和/或鈍化層，所述第一電極板與第二電極板之間的膜層包括鈍化層和/或刻蝕阻擋層。鈍化層和/或刻蝕阻擋層均為透明的絕緣膜層，因此可用于構(gòu)成儲存電容的介電質(zhì)結(jié)構(gòu)。進一步的，氧化物有源層的材質(zhì)為氧化銦鎵鋅、氧化銦鋅、氧化銦錫或者氧化銦鎵錫。進一步的，所述刻蝕阻擋層以及所述鈍化層分別為硅的氧化物、硅的氮化物、鉿的氧化物、硅的氮氧化物或者鋁的氧化物中的任意一種或多種形成的透明單層或復合層結(jié)構(gòu)。本發(fā)明實施例的陣列基板，利用透明氧化物有源層第二區(qū)域402形成儲存電容的第一電極板、與透明氧化物有源層第二區(qū)域402對應的像素電極9形成儲存電容的第二電極板，使得形成的儲存電容結(jié)構(gòu)具有透光性，從而增加陣列基板的開口率，降低顯示裝置發(fā)光所需的電流強度，延長了顯示裝置的使用壽命。本發(fā)明的另一方面，提供一種顯示裝置，包括上述的陣列基板。其中，所述陣列基板的結(jié)構(gòu)以及工作原理同上述實施例，在此不再贅述。另外，顯示裝置的其他部分的結(jié)構(gòu)可以參考現(xiàn)有技術(shù)，對此本文不再詳細描述。本發(fā)明實施例的顯示裝置，其中的陣列基板利用透明氧化物材料形成儲存電容的第一電極板，使得形成的儲存電容結(jié)構(gòu)具有透光性，從而增加陣列基板的開口率，降低顯示裝置發(fā)光所需的電流強度，延長了顯示裝置的使用壽命。本發(fā)明的再一方面，提供一種陣列基板的制作方法，如圖5所示，包括以下步驟:步驟S1、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵極、柵線的圖形；
步驟S2、在完成前述步驟的基板上形成柵絕緣層；步驟S3、在完成前述步驟的基板上沉積氧化物有源層薄膜，通過構(gòu)圖工藝形成包括氧化物有源層第一區(qū)域以及氧化物有源層第二區(qū)域的圖形；步驟S4、在完成前述步驟的基板上形成刻蝕阻擋層薄膜，通過構(gòu)圖工藝形成包括刻蝕阻擋層、刻蝕阻擋層第一過孔以及刻蝕阻擋層第二過孔，所述刻蝕阻擋層第一過孔位于柵極的所在位置，穿透刻蝕阻擋層以及柵絕緣層到達柵極，過孔內(nèi)露出柵極；所述刻蝕阻擋層第二過孔位于氧化物有源層第二區(qū)域的所在位置，穿透刻蝕阻擋層到達氧化物有源層第二區(qū)域，過孔內(nèi)露出氧化物有源層第二區(qū)域；步驟S5、在完成前述步驟的基板上沉積源漏金屬薄膜，通過構(gòu)圖工藝形成包括源極、漏極、數(shù)據(jù)線及電源線的圖形；步驟S6、在完成前述步驟的基板上沉積鈍化層薄膜，通過構(gòu)圖工藝形成包括鈍化層及鈍化層過孔的圖形，所述鈍化層過孔位于漏極的所在位置，穿透鈍化層到達漏極，過孔內(nèi)露出漏極。步驟S7、在完成前述步驟的基板上沉積透明導電薄膜，通過構(gòu)圖工藝形成包括像素電極的圖形，所述像素電極通過過孔與漏極連接。本發(fā)明實施例的陣列基板制造方法，利用透明氧化物有源層第二區(qū)域構(gòu)成儲存電容的第一電極板、與透明氧化物有源層第二區(qū)域?qū)南袼仉姌O形成儲存電容的第二電極板，第一電極板與第二電極板之間的膜層構(gòu)成儲存電容的介電質(zhì)，使得形成的儲存電容結(jié)構(gòu)具有透光性，從而增加陣列基板的開口率，降低顯示裝置發(fā)光所需的電流強度，延長了顯示裝置的使用壽命 。優(yōu)選的，通過對氧化物有源層第二區(qū)域進行氫等離子體工藝處理形成包括第一電極板的圖案，所述第一電極板的電阻率小于5X 1(Γ3Ω.cm。圖6為本發(fā)明優(yōu)選實施例陣列基板制造方法的流程圖，包括:步驟S101、采用磁控濺射或熱蒸發(fā)的方法，在基板上沉積柵金屬薄膜，采用普通掩模板通過構(gòu)圖工藝形成包括第一柵極、第二柵極及柵線的圖形；步驟S102、采用旋轉(zhuǎn)涂覆的方法涂覆一層柵絕緣層；步驟S103、采用等離子體增強化學氣相沉積方法，沉積氧化物有源層薄膜，通過構(gòu)圖工藝形成包括氧化物有源層第一區(qū)域以及氧化物有源層第二區(qū)域的圖形；步驟S104、在氧化物有源層薄膜上涂覆一層光刻膠，通過構(gòu)圖工藝形成暴露氧化物有源層第一區(qū)域的光刻膠圖形；在氫氣條件下，對完成以上步驟的基板進行氫等離子體處理，具體的處理時間為150S，處理功率為800 2000W，處理使用的氫氣流量為80SCCM處理完成后，剝除上述基板上的光刻膠；步驟S105、采用等離子體增強化學氣相沉積方法，沉積刻蝕阻擋層薄膜，并采用普通掩模板通過構(gòu)圖工藝形成包括第一過孔以及第二過孔的圖形，所述第一過孔位于第二柵極的所在位置，穿透刻蝕阻擋層、柵絕緣層到達第二柵極；第二過孔位于氧化物有源層第二區(qū)域的所在位置，穿透刻蝕阻擋層到達氧化物有源層第二區(qū)域；步驟S106、采用磁控濺射或熱蒸鍍的方法，沉積源漏金屬薄膜，通過構(gòu)圖工藝形成包括第一、第二源極漏極、數(shù)據(jù)線、電源線的圖形；所述第一漏極通過第一過孔、第二過孔分別與第二柵極、氧化物有源層第二區(qū)域連接；
步驟S107、采用等離子體增強化學氣相沉積方法，沉積鈍化層薄膜，并采用普通掩模板通過構(gòu)圖工藝形成包括第三過孔的圖形，所述第三過孔位于第二漏極的所在位置，穿透鈍化層到達第二漏極；步驟S108、沉積透明導電薄膜，通過構(gòu)圖工藝形成像素電極的圖形，所述像素電極通過第三過孔與第二漏極連接。本實施例是一種在完成氧化物有源層步驟后對氧化物有源層第二區(qū)域進行氫等離子體處理的技術(shù)方案，其制備過程已在前述技術(shù)方案中詳細介紹，這里不在贅述。進一步的，所述氫等離子體處理工藝的處理時間為150S，處理功率為800 2000W，氫等離子流量為80SCCM。進一步的，所述陣列基板還包括刻蝕阻擋層和/或鈍化層，所述第一電極板與第二電極板之間的膜層包括鈍化層和/或刻蝕阻擋層。本發(fā)明實施例的陣列基板制造方法，利用透明氧化物有源層第二區(qū)域構(gòu)成儲存電容的第一電極板、與透明氧化物有源層第二區(qū)域?qū)南袼仉姌O形成儲存電容的第二電極板，使得形成的儲存電容結(jié)構(gòu)具有透光性，從而增加陣列基板的開口率，降低顯示裝置發(fā)光所需的電流強度，延長了顯示裝置的使用壽命。以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以所述權(quán)利要求的保護范圍為準。
權(quán)利要求
1.一種陣列基板，包括:氧化物有源層、像素電極，其特征在于，所述氧化物有源層包括氧化物有源層第一區(qū)域以及氧化物有源層第二區(qū)域的圖案，所述像素電極與所述氧化物有源層第二區(qū)域相對應的部分形成儲存電容，所述氧化物有源層第二區(qū)域構(gòu)成儲存電容的第一電極板，所述與氧化物有源層第二區(qū)域相對應的像素電極構(gòu)成儲存電容的第二電極板，所述第一電極板與第二電極板之間的膜層構(gòu)成儲存電容的介電質(zhì)。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第一電極板是由對氧化物有源層第二區(qū)域進行氫等離子體工藝處理形成的，所述第一電極板的電阻率小于5 X 10 3 Ω.cm。
3.根據(jù)權(quán)利要求1或2所述的陣列基板，其特征在于，所述陣列基板還包括刻蝕阻擋層和/或鈍化層，所述第一電極板與第二電極板之間的膜層包括鈍化層和/或刻蝕阻擋層。
4.根據(jù)權(quán)利要求1或2所述的陣列基板，其特征在于，氧化物有源層的材質(zhì)為氧化銦鎵鋅、氧化銦鋅、氧化銦錫或者氧化銦鎵錫。
5.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述刻蝕阻擋層以及所述鈍化層分別為硅的氧化物、硅的氮化物、鉿的氧化物、硅的氮氧化物或者鋁的氧化物中的任意一種或多種形成的透明單層或復合層結(jié)構(gòu)。
6.一種顯示裝置，其特征在于包括權(quán)利要求1-5任一項所述陣列基板。
7.—種陣列基板制造方法，包括形成氧化物有源層、像素電極圖案，其特征在于，沉積氧化物薄膜后，通過構(gòu)圖工藝形成包括氧化物有源層第一區(qū)域以及氧化物有源層第二區(qū)域的圖案，所述像素電極與所述氧化物有源層第二區(qū)域相對應的部分形成儲存電容，所述氧化物有源層第二區(qū)域構(gòu)成儲存電容的第一電極板，所述與氧化物有源層第二區(qū)域相對應的像素電極構(gòu)成儲存電容的第二電極板，所述第一電極板與第二電極板之間的膜層構(gòu)成儲存電容的介電質(zhì)。
8.根據(jù)權(quán)利要求7所述的陣列基板的制作方法，其特征在于，通過對氧化物有源層第二區(qū)域進行氫等離子體工藝處理形成包括第一電極板的圖案，所述第一電極板的電阻率小于 5 X 10 3 Ω.cm。
9.根據(jù)權(quán)利要求8所述的陣列基板的制作方法，其特征在于，所述氫等離子體處理工藝的處理時間為150S，處理功率為800 2000W，氫等離子流量為80SCCM。
10.根據(jù)權(quán)利要求7至9任一項所述的陣列基板的制作方法，其特征在于，所述陣列基板還包括刻蝕阻擋層和/或鈍化層，所述第一電極板與第二電極板之間的膜層包括鈍化層和/或刻蝕阻擋層。
全文摘要
本發(fā)明實施例公開了一種陣列基板、顯示裝置及制作方法，涉及顯示裝置技術(shù)領域，利用透明氧化物有源層第二區(qū)域形成儲存電容的第一電極板，增加了陣列基板的開口率。本發(fā)明實施例的陣列基板，氧化物有源層、像素電極，所述氧化物有源層包括氧化物有源層第一區(qū)域以及氧化物有源層第二區(qū)域的圖案，所述像素電極與所述氧化物有源層第二區(qū)域相對應的部分形成儲存電容，所述氧化物有源層第二區(qū)域構(gòu)成儲存電容的第一電極板，所述與氧化物有源層第二區(qū)域相對應的像素電極構(gòu)成儲存電容的第二電極板，所述第一電極板與第二電極板之間的膜層構(gòu)成儲存電容的介電質(zhì)。
文檔編號H01L21/77GK103208506SQ201310104658
公開日2013年7月17日 申請日期2013年3月28日 優(yōu)先權(quán)日2013年3月28日
發(fā)明者成軍, 陳江博, 孔祥永 申請人:京東方科技集團股份有限公司