專利名稱：一種在SiGe BiCMOS工藝中寄生的PNP管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子領(lǐng)域，尤其涉及一種在SiGe BiCMOS工藝中寄生的PNP管及其制造方法。
背景技術(shù)：
單一 BJT(Bipolar Junction Transistor,雙載子晶體管電路)中已經(jīng)有很多寄生三極管的制備工藝，然而隨著半導(dǎo)體設(shè)計與工藝的高速發(fā)展要求，如果能集成更多功能的晶體管，并集中了單、雙極型器件的優(yōu)點，才能滿足射頻芯片越來越多的功能應(yīng)用需求。SiGe BiCMOS (硅鍺雙載子互補金氧半導(dǎo)體)工藝就集合了 CMOS (互補金屬氧化物半導(dǎo)體)和三極管的射頻性能而越來越應(yīng)用于射頻電路中。SiGe BiCMOS工藝器件通常包含CMOS、異質(zhì)結(jié)NPN管和寄生的PNP管，常規(guī)寄生的PNP管設(shè)計通常采用CMOS的P阱作為PNP管的集電極，異質(zhì)結(jié)NPN管的集電極N型外延層作為PNP管的基極，而異質(zhì)結(jié)NPN管的基區(qū)P型SiGe外延層作為PNP管的發(fā)射極，該寄生的PNP管為橫向PNP管為對稱型結(jié)構(gòu)，其基區(qū)寬度較寬，因此電流放大系數(shù)和頻率特征較低。SiGe BiCMOS (硅鍺雙載子互補金氧半導(dǎo)體)工藝通常集成了高型能的SiGe異質(zhì)結(jié)NPN管、3.3v CMOS管、以及寄生的橫向PNP晶體管，使得該器件能滿足射頻電路的需求，因此研究PNP晶體管的制造方法顯得尤其重要。
·
中國專利(公開號:CN 101170128 A)公開了一種橫向PNP型晶體管及其制造方法，在P型發(fā)射器和N型埋層之間設(shè)置二氧化硅埋層，其制造方法是在N型外延層生長完成之后，緊接著在N型外延層中局部注入氧離子，注入氧離子的位置在N型埋層和將要形成的P型發(fā)射區(qū)之間，注入的氧離子在后續(xù)的熱過程中可使得N型埋層和P型發(fā)射區(qū)之間形成局部二氧化硅埋層，該發(fā)明的目的是提供一種橫向PNP型晶體管，用以提高集晶體管電極的收集效率和晶體管的電流增益，但是現(xiàn)有的PNP型晶體管一般都包括有一隔離區(qū)，因此PNP晶體管的基區(qū)寬度Wb較寬，而且PNP晶體管也受到現(xiàn)有工藝制造水平的限制造成面積和尺寸比較大，對產(chǎn)品的使用效果造成了一定影響。中國專利(公開號:CN 102299070 A)公開了一種橫向PNP晶體管的制造方法，包括提供半導(dǎo)體襯底；在半導(dǎo)體襯底注入離子且擴散，形成N型埋層區(qū)域，在N型埋層區(qū)域上形成N型外延層，在N型外延層上形成氧化層，刻蝕N型氧化層和N型外延層，形成發(fā)射極開口和集電極開口，其中N型外延層未被刻穿，向發(fā)射極開口和集電極開口內(nèi)填充P型外延層，形成發(fā)射極和集電極，去除氧化層，該發(fā)明是提供一種橫向PNP晶體管的制造方法，但是該制造方法在實際生產(chǎn)過程中需要單獨對PNP晶體管進行一定工藝的生產(chǎn)制造，同時制造出來的PNP晶體管也只具有發(fā)射極和集電極，在實際應(yīng)用過程中具有一定的局限型。圖1所示為現(xiàn)有技術(shù)SiGe異質(zhì)結(jié)NPN管示意圖，如圖所示,該PNP晶體管通常采用外延層作為集電極，P型多晶硅SiGe外延層2作為基區(qū)，N型高濃度摻雜的發(fā)射極多晶硅作為發(fā)射極3 ;而寄生的橫向PNP晶體管設(shè)計通常采用P阱作為集電極，N型外延層作為基極，P型基區(qū)外延層作為發(fā)射極，該寄生的PNP晶體管其基區(qū)寬度較寬，因此電流放大系數(shù)和頻率特征較低進而影響了產(chǎn)品的良率及產(chǎn)品的性能。圖2所示為現(xiàn)有寄生于SiGe BiCMOS工藝中的橫向PNP晶體管的截面圖，如圖所示，現(xiàn)有技術(shù)中寄生的PNP晶體管為對稱結(jié)構(gòu)，由于現(xiàn)有技術(shù)中的PNP晶體管阱區(qū)與埋層相接觸，降低了 PNP晶體管電流放大系數(shù)和頻率特征，對產(chǎn)品及性能造成一些不利的影響。

發(fā)明內(nèi)容
本發(fā)明根據(jù)現(xiàn)有技術(shù)的不足提供了一種在SiGe BiCMOS工藝中寄生的PNP管及其制造方法，采用特殊的制造工藝將寄生型PNP晶體管制造為為非對稱型的PNP晶體管，因此基區(qū)寬度Wb較窄，有較高的電流放大系數(shù)和頻率特型，而且非對稱寄生PNP晶體管面積較對稱型PNP晶體管尺寸大大降低。本發(fā)明采用的技術(shù)方案為:
一種在SiGe Bi·CMOS工藝中寄生的PNP管，其中，包括一 P型襯底，所述P型襯底的部分上表面形成有一 N型掩埋層，所述掩埋層的上表面及襯底的部分上表面還沉積有一 N型外延層，所述掩埋層形成于所述襯底頂部的局部區(qū)域和外延層底部的局部區(qū)域；并且利用形成在所述外延層、襯底中的深隔離溝槽層在所述外延層、襯底之中分隔出一個孤立的隔離區(qū)，在所述隔離區(qū)內(nèi)形成隔離襯底和外延層，所述外延層中還包括有一個遠離所述掩埋層的P型阱區(qū)；
所述隔離區(qū)內(nèi)的外延層部分上表面以及隔離層的上表面形成有多個間隔層；部分所述間隔層的部分上表面及所述外延層的部分上表面沉積有一絕緣層，所述絕緣層中還形成有一暴露出所述外延層的開口，所述絕緣層的上表面生長有一 SiGe層，所述SiGe層還填充所述開口；
其中，所述PNP管為一橫向非對稱型PNP管，所述橫向非對稱型PNP管的基區(qū)寬度小于對稱型PNP管的基區(qū)寬度，且所述橫向非對稱型PNP管尺寸小于所述對稱型PNP管的尺寸。上述的一種在SiGe BiCMOS工藝中寄生的PNP管，其中，所述P型阱區(qū)的部分上表面到達所述外延層的上表面，所述P型阱區(qū)的下表面與所述隔離襯底的上表面接觸。上述的一種在SiGe BiCMOS工藝中寄生的PNP管，其中，所述間隔層為氧化層，所述氧化層部分位于所述外延層內(nèi)，部分所述氧化層之間位于所述外延層內(nèi)形成有重摻雜的N型摻雜區(qū)，以及在部分所述氧化層之間位于所述外延層內(nèi)形成有重摻雜的P型摻雜區(qū)。上述的一種在SiGe BiCMOS工藝中寄生的PNP管，其中，所述絕緣層與所述SiGe層形成所述PNP管的發(fā)射極，所述N型摻雜區(qū)的上表面形成所述PNP管的基極接觸區(qū)，所述P型摻雜區(qū)的上表面形成所述PNP管的集電極接觸區(qū)。上述的一種在SiGe BiCMOS工藝中寄生的PNP管，其中，所述發(fā)射極、基極接觸區(qū)和集電極接觸區(qū)的上表面還覆蓋有一層金屬硅化物。上述的一種在SiGe BiCMOS工藝中寄生的PNP管，其中，所述絕緣層可以為單層絕緣層，也可以為雙層絕緣層，所述單層絕緣層為單層氧化硅層，所述雙層介電層包括氧化硅層和氮化硅層，其中，所述氮化硅層覆蓋于所述氧化硅層的上表面。上述的一種在SiGe BiCMOS工藝中寄生的PNP管，其中，所述P型襯底為輕摻雜的娃片襯底。一種在SiGe BiCMOS工藝中寄生的PNP管的制造方法，其中，包括以下步驟: 步驟S1、提供一 P型襯底，于所述襯底的部分上表面沉積一層N型掩埋層，然后在所述
掩埋層的上表面及所述襯底的部分上表面沉積一層N型外延層；
步驟S2、刻蝕所述襯底及外延層形成深隔離溝槽層，利用所述深隔離溝槽層在所述外延層、襯底之中分隔出一個孤立的包含一部分襯底和一部分外延層的隔離區(qū)；
步驟S3、于所述深隔離溝槽層上表面及所述外延層的部分上表面形成多個間隔開的氧化層；
步驟S4、于所述外延層內(nèi)形成一個遠離所述掩埋層的P型阱區(qū)，且所述P型阱區(qū)的上表面到達所述外延層的上表面，所述P型阱區(qū)的下表面與所述襯底相接觸；
步驟S5、于部分所述氧化層上表面以及各氧化層之間所暴露的外延層的上表面沉積一層絕緣層，部分刻蝕所述絕緣層，在所述絕緣層中形成一暴露出所述外延層的開口，并在所述殘留絕緣層上表面及暴露出外延層開口的上表面生長一層SiGe層；
步驟S6、部分刻蝕所述絕緣層以及SiGe層至所述外延層及氧化層的上表面形成殘留的絕緣層及SiGe層組成的混合層，形成所述PNP管的發(fā)射極； 步驟S7、在部分所述氧化層之間位于所述外延層內(nèi)注入N+離子形成重摻雜的N型摻雜區(qū)，形成所述PNP管的基級接觸區(qū)，以及在部分所述氧化層之間位于所述外延層內(nèi)注入P+離子形成有重摻雜的P型摻雜區(qū)，形成所述PNP管的集電極接觸區(qū)；
步驟S8、于P型的單晶硅和多晶硅SiGe層形成所述PNP管的發(fā)射極上表面沉積金屬硅化物，同時，于所述基級接觸區(qū)和集電極接觸區(qū)的上表面形成金屬硅化物，然后所述N型摻雜區(qū)和P型摻雜區(qū)的上表面生成一層介電層，并于所述介電層內(nèi)打開通孔，在所述通孔內(nèi)沉積導(dǎo)電材料；
其中，所述PNP管為一橫向非對稱型PNP管，所述橫向非對稱型PNP管的基區(qū)寬度小于對稱型PNP管的基區(qū)寬度，且所述橫向非對稱型PNP管尺寸小于所述對稱型PNP管的尺寸。上述的一種在SiGe BiCMOS工藝中寄生的PNP管的制備方法，其中，在SiGeBiCMOS工藝還在襯底和外延層中形成有CMOS及異質(zhì)結(jié)NPN管，其中，所述P型阱區(qū)和CMOS的P型阱區(qū)同步注入形成；
所述掩埋層形成之后，所述N型外延層于所述異質(zhì)結(jié)NPN管的外延層同步外延生長形成，在非隔離區(qū)域的的一部分外延層用來形成所述異質(zhì)結(jié)NPN管的集電極；
離子注入形成CMOS中PMOS的P型漏源區(qū)的同時，一并注入P型的摻雜物來形成PNP管的所述P型摻雜區(qū)；
離子注入形成CMOS中NMOS的N型漏源區(qū)的同時，一并注入N型的摻雜物來形成PNP管的所述N型摻雜區(qū)。上述的一種在SiGe BiCMOS工藝中寄生的PNP管，其中，當(dāng)所述絕緣層最上層為單晶硅層時，在所述絕緣層上表面生長一層單晶SiGe層；當(dāng)所述絕緣層最上層為多晶硅層時，在所述絕緣層上表面生長一層多晶SiGe層。綜上所述，由于本發(fā)明采用了以上技術(shù)方案，在CMOS工藝和HBT (NPN)工藝進行的同時在寄生的PNP橫向晶體管打開阱區(qū)和發(fā)射區(qū)，簡化了工藝流程，同時在本發(fā)明形PNP管形成的阱區(qū)與掩埋層相隔離，提高了 PNP晶體管的電流放大系數(shù)和頻率特征，同時降低了 PNP晶體管的尺寸，提升了生產(chǎn)工藝，降低了生產(chǎn)成本。


圖1為現(xiàn)有技術(shù)中SiGe異質(zhì)結(jié)NPN管示意 圖2為現(xiàn)有技術(shù)中寄生于SiGe BiCMOS工藝中的橫向PNP晶體管的示意 圖3為本發(fā)明一種寄生非對稱型PNP晶體管的結(jié)構(gòu)示意 圖4-8為本發(fā)明一種在SiGe BiCMOS工藝中寄生的PNP管制造方法的流程圖。
具體實施例方式下面結(jié)合附圖和具體實施例對本發(fā)明作進一步說明，但不作為本發(fā)明的限定。圖3為本發(fā)明一種在SiGe BiCMOS工藝中寄生的PNP管的截面圖，如圖所示，PNP晶體管包括包括一 P型襯底101，P型襯底101部分上表面有一 N型掩埋層102，掩埋層102的上表面及襯底101的部分上表面還沉積有一 N型外延層103,掩埋層102形成于襯底101頂部的局部區(qū)域和外延層103底部的局部區(qū)域；深隔離溝槽層105在外延層103、襯底101之中可分隔出一個孤立的包含一部分襯底101和一部分外延層103的隔離區(qū)，在隔離區(qū)內(nèi)的外延層103中還設(shè)有一遠離掩埋層102的P型阱區(qū)106 ；
其中，在隔離區(qū)內(nèi)外延層103的頂面附近`和P型阱區(qū)106的頂面附近形成有多個間隔開的氧化層105，并在部分氧化層105之間所暴露出的一部分外延層103的頂部形成有重摻雜的N型摻雜區(qū)，以及在部分氧化層之間所暴露出的一部分P型阱區(qū)的頂部形成有重摻雜的P型摻雜區(qū)；
并在部分氧化層105之間以及部分暴露的外延層103的頂面之上形成有絕緣層108，并且絕緣層108中形成有暴露出外延層103的開口，絕緣層108的上表面及開口的上表面覆蓋有一層SiGe層107 ;絕緣層108和SiGe層107形成PNP管的發(fā)射極，N型摻雜區(qū)位于外延層103的上表面形成PNP管的基極接觸區(qū)，P型摻雜區(qū)位于外延層103的上表面形成PNP管的集電極接觸區(qū)；
外延層103上表面覆蓋有一介電層115，介電層115同時將氧化層105、SiGe層107、P型阱區(qū)106、N型摻雜區(qū)和P型摻雜區(qū)予以覆蓋，并且在介電層115內(nèi)還形成有多個通孔，通孔內(nèi)填充有導(dǎo)電材料，并在至少一個通孔的底部暴露出N型摻雜區(qū)的一部分區(qū)域，在至少一個通孔的底部暴露出P型摻雜區(qū)的一部分區(qū)域，在至少一個通孔的底部暴露出多晶硅的SiGe層的一部分區(qū)域，以便使各通孔內(nèi)填充的各導(dǎo)電材料分別與N型摻雜區(qū)、P型摻雜區(qū)、SiGe層電性接觸，發(fā)射極、基極接觸區(qū)和集電極接觸區(qū)的上表面還沉積有一金屬硅化物，其中N型摻雜區(qū)上方的通孔沉積有基級110，P型摻雜區(qū)上方的瞳孔填充有集電極112，SiGe層上方的通孔填充有發(fā)射極111 ;
該PNP管為一橫向非對稱型PNP管，橫向非對稱型PNP管的基區(qū)寬度小于對稱型PNP管的基區(qū)寬度，且該橫向非對稱型PNP管尺寸小于所述對稱型PNP管的尺寸。
圖4-8為本發(fā)明一種在SiGe BiCMOS工藝中寄生的PNP管制造方法的流程圖，包括以下步驟:
步驟S1:提供一 P型硅片襯底101，在P型襯底101的部分上表面形成一 N型掩埋層102，并在掩埋層的上表面及襯底的部分上表面形成一 N型外延層，掩埋層102形成之后，N型外延層103與異質(zhì)結(jié)NPN管的外延層同步外延生長形成，掩埋層形成于襯底101頂部的局部區(qū)域和外延層103底部的局部區(qū)域。步驟S2、刻蝕硅片襯底101和外延層103，利用形成在外延層103、襯底101中的深隔離溝槽層104在外延層103、襯底101之中分隔出一個孤立的包含一部分襯底101和一部分外延層103的隔離區(qū)。步驟S3、在隔離區(qū)內(nèi)外延層103的部分上表面形成有多個間隔開的氧化層105，其中，該步驟完成后形成圖4所示結(jié)構(gòu)。步驟S4、進行CMOS工藝阱區(qū)工藝打開寄生型PNP晶體管的阱區(qū)，在進行CMOS工藝阱區(qū)工藝的同時也對寄生的橫向型PNP進行注入進行阱區(qū)工藝，在寄生的PNP晶體管的外延層103內(nèi)形成一遠離N型掩埋層102的P型阱區(qū)106，該步驟完成后形成如圖5所示結(jié)構(gòu)。步驟S5、于氧化層105上表面以及各氧化層105之間外延層103所暴露的部分上表面形成一層絕緣層108，該絕緣層可以為單層氧化硅層，同時也可為氧化硅層和氮化硅層組成的雙層絕緣層，其中，氮化硅層覆蓋在氧化硅層的上表面；進行HBT (NPN)工藝管基區(qū)窗口刻蝕打開NPN基區(qū)，同時寄生的橫向型PNP晶體管也通過HBT (NPN)工藝打開發(fā)射極窗口刻蝕掉部分絕緣層，在絕緣層中形成有一暴露出外延層103的開口，然后在絕緣層108的上表面及開口上表面沉積SiGe層，其中，當(dāng)絕緣層最上層為單晶硅層時，沉積單晶SiGe層在絕緣層及開口的上表面；當(dāng)絕緣層最上層為多晶硅時，沉積多晶硅SiGe層在絕緣層及開口的上表面，該步驟完成后形成圖5所示結(jié)構(gòu)。步驟S6、部分刻蝕絕緣層以及多晶硅的SiGe層至外延層及氧化層的上表面，形成殘留SiGe層107'及殘留絕緣層108'組成的混合層，形成PNP管的發(fā)射極，該步驟完成后形成圖6所示結(jié)構(gòu)。步驟S7、在部分氧化層之間位于外延層內(nèi)注入N+離子形成重摻雜的N型摻雜區(qū)，形成PNP管的基級接觸區(qū)，以及在部分氧化層之間位于外延層內(nèi)注入P+離子形成有重摻雜的P型摻雜區(qū)，形成PNP管的集電極接觸區(qū)，該步驟完成后形成圖7所示結(jié)構(gòu)。步驟S8、于發(fā)射極、集電接觸區(qū)和基級接觸區(qū)的上表面形成一層金屬硅化物并進行退火工藝，然后在N型外延層103之上覆蓋有一介電層115,介電層115同時將氧化層105、多晶硅的SiGe層107和P型阱區(qū)106、N型摻雜區(qū)和P型摻雜區(qū)予以覆蓋，然戶在介電層115內(nèi)形成有多個通孔，并在至少一個通孔的底部暴露出N型摻雜區(qū)的一部分區(qū)域，在至少一個通孔的底部暴露出P型摻雜區(qū)的一部分區(qū)域，在至少一個通孔的底部暴露出多晶硅的SiGe層的一部分區(qū)域，以便使各通孔內(nèi)填充的各導(dǎo)電材料分別與N型摻雜區(qū)、P型摻雜區(qū)、多晶硅的SiGe層電性接觸，然后于底部暴露出N型摻雜區(qū)部分區(qū)域的通孔內(nèi)填充集電極110，在底部暴露出P型摻雜區(qū)部分區(qū)域的通孔內(nèi)填充基級112，在底部暴露出多晶硅的SiGe層部分區(qū)域的通孔內(nèi)填充發(fā)射極111，上述步驟全部完成后形成圖8所示結(jié)構(gòu)，由于采用本發(fā)明提供的技術(shù)防寒制造 出的PNP管為橫向非對稱型PNP管，該橫向非對稱型PNP管的基區(qū)寬度小于現(xiàn)有技術(shù)中對稱型PNP管的基區(qū)寬度，且本發(fā)明的PNP管尺寸小于對稱型PNP管的尺寸，相比較傳統(tǒng)的對稱型PNP晶體管提高了電流放大系數(shù)和頻率特征，進而提高了器件的性能。在上述步驟中，在SiGe BiCMOS工藝還在隔離區(qū)外的襯底和外延層中形成有CMOS及異質(zhì)結(jié)NPN管，其中，P型阱區(qū)106和CMOS的P型阱區(qū)同步注入形成；
掩埋層形成之后，N型外延層103于異質(zhì)結(jié)NPN管的外延層同步外延生長形成，在非隔離區(qū)域的的一部分外延層用來形成異質(zhì)結(jié)NPN管的集電極；
離子注入形成CMOS中PMOS的P型漏源區(qū)的同時，一并注入P型的摻雜物來形成PNP管的P型摻雜區(qū)；
離子注入形成CMOS中NMOS的N型漏源區(qū)的同時，一并注入N型的摻雜物來形成PNP管的N型摻雜區(qū)。綜上所述，采用本發(fā)明一種在SiGe BiCMOS工藝中寄生的PNP管的制造方法，利用SiGe BiCMOS工藝形成一橫向型非對稱性晶體管，該非對稱性晶體管的基區(qū)寬度小于現(xiàn)有技術(shù)制造出來的PNP晶體管基區(qū)寬度，且本發(fā)明的PNP管的尺寸小于現(xiàn)有技術(shù)制造出來的PNP晶體管的尺寸，相比較傳統(tǒng)的對稱型PNP晶體管提高了電流放大系數(shù)和頻率特征，提升了生產(chǎn)工藝，提高了產(chǎn)品良率及器件的性能，同時降低了生產(chǎn)成本。以上所述僅為本發(fā)明較佳的實施例，并非因此限制本發(fā)明的實施方式及保護范圍，對于本領(lǐng)域技術(shù)人 員而言，應(yīng)當(dāng)能夠意識到凡運用本發(fā)明說明書及圖示內(nèi)容所作出的等同替換和顯而易見的變化所得到的方案，均應(yīng)當(dāng)包含在本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種在SiGe BiCMOS工藝中寄生的PNP管，其特征在于，包括一 P型襯底，所述P型襯底的部分上表面形成有一 N型掩埋層，所述掩埋層的上表面及襯底的部分上表面還沉積有一 N型外延層，所述掩埋層形成于所述襯底頂部的局部區(qū)域和外延層底部的局部區(qū)域；并且利用形成在所述外延層、襯底中的深隔離溝槽層在所述外延層、襯底之中分隔出一個孤立的隔離區(qū)，在所述隔離區(qū)內(nèi)形成隔離襯底和外延層，所述外延層中還包括有一個遠離所述掩埋層的P型阱區(qū)； 所述隔離區(qū)內(nèi)的外延層部分上表面以及隔離層的上表面形成有多個間隔層；部分所述間隔層的部分上表面及所述外延層的部分上表面沉積有一絕緣層，所述絕緣層中還形成有一暴露出所述外延層的開口，所述絕緣層的上表面生長有一 SiGe層，所述SiGe層還填充所述開口 ； 其中，所述PNP管為一橫向非對稱型PNP管，所述橫向非對稱型PNP管的基區(qū)寬度小于對稱型PNP管的基區(qū)寬度，且所述橫向非對稱型PNP管尺寸小于所述對稱型PNP管的尺寸。
2.根據(jù)權(quán)利要求1所述的一種在SiGeBiCMOS工藝中寄生的PNP管，其特征在于，所述P型阱區(qū)的部分上表面到達所述外延層的上表面，所述P型阱區(qū)的下表面與所述隔離襯底的上表面接觸。
3.根據(jù)權(quán)利要求1所述的一種在SiGeBiCMOS工藝中寄生的PNP管，其特征在于，所述間隔層為氧化層，所述氧化層部分位于所述外延層內(nèi)，部分所述氧化層之間位于所述外延層內(nèi)形成有重摻雜的N型摻雜區(qū)，以及在部分所述氧化層之間位于所述外延層內(nèi)形成有重摻雜的P型摻雜區(qū)。
4.根據(jù)權(quán)利要求1和3所述的一種在SiGeBiCMOS工藝中寄生的PNP管，其特征在于，所述絕緣層與所述SiGe層形成所述PNP管的發(fā)射極，所述N型摻雜區(qū)的上表面形成所述PNP管的基極接觸區(qū)，所述P型摻雜區(qū)的上表面形成所述PNP管的集電極接觸區(qū)。
5.根據(jù)權(quán)利要求4所述的一種在SiGeBiCMOS工藝中寄生的PNP管，其特征在于，所述發(fā)射極、基極接觸區(qū)和集電極接觸區(qū)的上表面還覆蓋有一層金屬硅化物。
6.根據(jù)權(quán)利要求1所述的一種在SiGeBiCMOS工藝中寄生的PNP管，其特征在于，所述絕緣層可以為單層絕緣層，也可以為雙層絕緣層，所述單層絕緣層為單層氧化硅層，所述雙層介電層包括氧化硅層和氮化硅層，其中，所述氮化硅層覆蓋于所述氧化硅層的上表面。
7.根據(jù)權(quán)利要求1所述的一種在SiGeBiCMOS工藝中寄生的PNP管，其特征在于，所述P型襯底為輕摻雜的硅片襯底。
8.一種在SiGe BiCMOS工藝中寄生的PNP管的制造方法，其特征在于，包括以下步驟: 步驟S1、提供一 P型襯底，于所述襯底的部分上表面沉積一層N型掩埋層，然后在所述掩埋層的上表面及所述襯底的部分上表面沉積一層N型外延層； 步驟S2、刻蝕所述襯底及外延層形成深隔離溝槽層，利用所述深隔離溝槽層在所述外延層、襯底之中分隔出一個孤立的包含一部分襯底和一部分外延層的隔離區(qū)； 步驟S3、于所述深隔離溝槽層上表面及所述外延層的部分上表面形成多個間隔開的氧化層； 步驟S4、于所述外延層內(nèi)形成一個遠離所述掩埋層的P型阱區(qū)，且所述P型阱區(qū)的上表面到達所述外延層的上表面，所述P型阱區(qū)的下表面與所述襯底相接觸； 步驟S5、于部分所述氧化層上表面以及各氧化層之間所暴露的外延層的上表面沉積一層絕緣層，部分刻蝕所述絕緣層，在所述絕緣層中形成一暴露出所述外延層的開口，并在所述殘留絕緣層上表面及暴露出外延層開口的上表面生長一層SiGe層； 步驟S6、部分刻蝕所述絕緣層以及SiGe層至所述外延層及氧化層的上表面形成殘留的絕緣層及SiGe層組成的混合層，形成所述PNP管的發(fā)射極； 步驟S7、在部分所述氧化層之間位于所述外延層內(nèi)注入N+離子形成重摻雜的N型摻雜區(qū)，形成所述PNP管的基級接觸區(qū)，以及在部分所述氧化層之間位于所述外延層內(nèi)注入P+離子形成有重摻雜的P型摻雜區(qū)，形成所述PNP管的集電極接觸區(qū)； 步驟S8、于P型的單晶硅和多晶硅SiGe層形成所述PNP管的發(fā)射極上表面沉積金屬硅化物，同時，于所述基級接觸區(qū)和集電極接觸區(qū)的上表面形成金屬硅化物，然后所述N型摻雜區(qū)和P型摻雜區(qū)的上表面生成一層介電層，并于所述介電層內(nèi)打開通孔，在所述通孔內(nèi)沉積導(dǎo)電材料； 其中，所述PNP管為一橫向非對稱型PNP管，所述橫向非對稱型PNP管的基區(qū)寬度小于對稱型PNP管的基區(qū)寬度，且所述橫向非對稱型PNP管尺寸小于所述對稱型PNP管的尺寸。
9.根據(jù)權(quán)利要求8所述的一種在SiGeBiCMOS工藝中寄生的PNP管的制備方法，其特征在于，在SiGe BiCMOS工藝還在襯底和外延層中形成有CMOS及異質(zhì)結(jié)NPN管，其中，所述P型阱區(qū)和CMOS的P型阱區(qū)同步注入形成； 所述掩埋層形成之后，所述N型外延層于所述異質(zhì)結(jié)NPN管的外延層同步外延生長形成，在非隔離區(qū)域的的一部分外延層用來形成所述異質(zhì)結(jié)NPN管的集電極； 離子注入形成CMOS中PMOS的P型漏源區(qū)的同時，一并注入P型的摻雜物來形成PNP管的所述P型摻雜區(qū)； 離子注入形成CMOS中NMO·S的N型漏源區(qū)的同時，一并注入N型的摻雜物來形成PNP管的所述N型摻雜區(qū)。
10.根據(jù)權(quán)利要求8所述的一種在SiGeBiCMOS工藝中寄生的PNP管，其特征在于，當(dāng)所述絕緣層最上層為單晶硅層時，在所述絕緣層上表面生長一層單晶SiGe層；當(dāng)所述絕緣層最上層為多晶硅層時，在所述絕緣層上表面生長一層多晶SiGe層。
全文摘要
本發(fā)明涉及微電子領(lǐng)域，尤其涉及一種在SiGe BiCMOS工藝中寄生的PNP管及其制造方法，包括一P型襯底，所述P型襯底之上形成有一N型外延層，并在所述外延層和襯底之間包含一N型掩埋層，所述掩埋層形成于襯底頂部的局部區(qū)域和外延層底部的局部區(qū)域；所述外延層中形成有一個所述遠離掩埋層的P型阱區(qū)。本發(fā)明通過在CMOS工藝和HBT(NPN)工藝進行的同時在寄生的PNP橫向晶體管打開阱區(qū)和發(fā)射區(qū)，簡化了工藝流程，同時在本發(fā)明形成PNP管成的阱區(qū)與掩埋層相隔離，提高了PNP晶體管的電流放大和頻率特型，降低了PNP晶體管的尺寸，提升了生產(chǎn)工藝，降低了生產(chǎn)成本。
文檔編號H01L21/76GK103247674SQ201310164260
公開日2013年8月14日 申請日期2013年5月7日 優(yōu)先權(quán)日2013年5月7日
發(fā)明者徐炯 申請人:上海華力微電子有限公司