一種制作半導(dǎo)體器件的方法
【專利摘要】本發(fā)明公開了一種制作半導(dǎo)體器件的方法，包括下列步驟，提供具有第一區(qū)域和第二區(qū)域的半導(dǎo)體襯底，所述第一區(qū)域包括金屬柵極，所述第二區(qū)域包括虛擬柵極；在所述第一區(qū)域和所述第二區(qū)域上形成屏蔽氧化層和圖案化的光刻膠層；根據(jù)圖案化的光刻膠層刻蝕去除所述第二區(qū)域中的所述屏蔽氧化層和所述虛擬柵極，以形成溝槽；采用基于四氟化碳的氣體處理所述溝槽；采用基于氮?dú)夂鸵谎趸嫉幕旌蠚怏w處理所述溝槽。根據(jù)本發(fā)明的方法采用雙步刻蝕后處理工藝（PET），以避免在刻蝕去除虛擬柵極之后在虛擬柵極的原有位置形成的溝槽中殘留聚合物，并且提高了半導(dǎo)體器件的整體性能和半導(dǎo)體器件的良品率。
【專利說明】一種制作半導(dǎo)體器件的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種去除虛擬柵極的方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體集成電路(IC)工業(yè)技術(shù)日益的成熟，超大規(guī)模的集成電路的迅速發(fā)展，元器件尺寸越來越小，芯片的集成度越來越高。因器件的高密度，小尺寸的要求對半導(dǎo)體工藝影響也日益突出。IC集成度不斷的增大需要器件尺寸持續(xù)按比例縮小，然而電器的工作電壓有時維持不變，使得實際金屬氧化物半導(dǎo)體(MOS)器件產(chǎn)生較高的電源消耗。多晶硅和二氧化硅通常被用于形成MOS晶體管的柵極和層間介質(zhì)。
[0003]隨著柵極尺寸縮短至幾十納米，柵氧化物層的厚度降至3nm以下，引發(fā)了柵極電阻過大、柵極泄漏增大以及多晶硅柵極出現(xiàn)空乏現(xiàn)象等問題。因此，人們又將目光重新投向金屬柵極技術(shù)，采用金屬柵極材料代替?zhèn)鹘y(tǒng)的多晶硅材料，高k電介質(zhì)代替氧化層材料，即采用高k電介質(zhì)/金屬柵極(HK/MG)結(jié)構(gòu)代替柵氧化層/虛擬多晶硅柵極結(jié)構(gòu)，以避免由多晶硅虛擬柵極引起的多晶硅耗盡效應(yīng)、摻雜硼原子擴(kuò)散和較高的柵極漏電流等問題。同時，N-MOS和P-MOS的功能不同，因此需要的不同結(jié)構(gòu)的柵極。
[0004]金屬柵極技術(shù)包括先形成柵(Gate-first)工藝和后形成柵(Gate-last)工藝。Gate-1ast工藝特點是在對硅片進(jìn)行漏/源區(qū)離子注入操作以及隨后的高溫退火步驟完成之后再形成金屬柵極，其中去除多晶硅虛擬柵極(DPGR)是關(guān)鍵步驟之一。通常選用干法刻蝕去除多晶硅虛擬柵極，因為干法刻蝕比濕法刻蝕的效率高，刻蝕速率的變化不受摻雜的影響，然而在采用干法刻蝕去除多晶硅虛擬柵極的過程中會在形成的溝槽的中產(chǎn)生殘留物，這將影響功函數(shù)金屬層和金屬電極層的形成。
[0005]現(xiàn)有技術(shù)中公開了一種去除虛擬柵極的方法，如圖1A所示，提供半導(dǎo)體襯底100。在半導(dǎo)體襯底100上形成層間介電層(ILDO) 101、NMOS虛擬柵極堆疊結(jié)構(gòu)102N和PMOS金屬柵極堆疊結(jié)構(gòu)102P，其中，PMOS金屬柵極堆疊結(jié)構(gòu)102P由下而上依次包括高k介質(zhì)層103、阻擋層104和PMOS金屬柵極105,金屬柵極105包括P型功函數(shù)金屬層和金屬電極層，金屬電極層材料為Al金屬層。NMOS虛擬柵極堆疊結(jié)構(gòu)102N由下而上依次包括高k介質(zhì)層103、阻擋層104和虛擬柵極106，虛擬柵極106的材料為未摻雜的多晶硅。形成的高k介質(zhì)層103,可以有效地防止隨后形成的功函數(shù)金屬層向半導(dǎo)體襯底100中擴(kuò)散,進(jìn)而避免MOS的閾值電壓增加。阻擋層104用于保護(hù)其下方的高k介質(zhì)層103，阻擋層104的材料優(yōu)選氮化鈦。
[0006]如圖1B所示，在層間介電層101、NMOS虛擬柵極堆疊結(jié)構(gòu)102N和PMOS金屬柵極堆疊結(jié)構(gòu)102P上形成掩膜層107，所述掩膜層107材料優(yōu)選氮化鈦。在掩膜層107上形成圖案化的光刻膠層108，以露出NMOS區(qū)域。
[0007]如圖1C所示，根據(jù)圖案化的光刻膠層108采用干法刻蝕去除NMOS區(qū)域中的掩膜層和NMOS虛擬柵極106，接著，采用灰化工藝去除光刻膠層108，得到柵極溝槽109。
[0008]如圖1D所示，采用N-甲基吡咯烷酮溶液或者基于氟的氣體去除柵極溝槽109中的殘余物，以形成柵極溝槽110。
[0009]然而，根據(jù)現(xiàn)有技術(shù)制作具有金屬柵極結(jié)構(gòu)的互補(bǔ)金屬氧化物半導(dǎo)體器件的工藝中，去除多晶硅虛擬柵極的工藝是后續(xù)形成金屬柵極結(jié)構(gòu)的關(guān)鍵步驟，因為，在分步刻蝕去除NMOS區(qū)域和PMOS區(qū)域的虛擬柵極的工藝過程中，在采用干法刻蝕去除NMOS區(qū)域中的多晶硅虛擬柵極的過程中會在形成的溝槽的中產(chǎn)生殘留物，而后續(xù)的濕法清洗工藝或者干法刻蝕也不能完全去除這些殘留物，殘留在阻擋層和溝槽側(cè)壁上的殘留物將影響P型功函數(shù)金屬層和金屬電極的形成。殘留物將成為增加產(chǎn)品表面缺陷密度的顆粒和污染物源，毀壞器件功能，影響器件的成品率和可靠性。同時，在進(jìn)行光刻工藝和濕法清洗時，將會引起PMOS區(qū)域中的金屬電極的損傷。
[0010]因此，需要一種新的方法，以解決在刻蝕去除NMOS區(qū)域的虛擬柵極時，避免在形成的溝槽中殘留聚合物，同時，避免對PMOS區(qū)域中高k電介質(zhì)/金屬柵極結(jié)構(gòu)中的鋁金屬層的化學(xué)損傷，以提聞器件的整體的性能，提聞半導(dǎo)體器件的良品率。


【發(fā)明內(nèi)容】

[0011]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0012]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作半導(dǎo)體器件的方法，包括下列步驟，提供具有第一區(qū)域和第二區(qū)域的半導(dǎo)體襯底，所述第一區(qū)域包括金屬柵極，所述第二區(qū)域包括虛擬柵極；在所述第一區(qū)域和所述第二區(qū)域上形成屏蔽氧化層和圖案化的光刻膠層；根據(jù)圖案化的光刻膠層刻蝕去除所述第二區(qū)域中的所述屏蔽氧化層和所述虛擬柵極，以形成溝槽；采用基于四氟化碳的氣體處理所述溝槽；采用基于氮?dú)夂鸵谎趸嫉幕旌蠚怏w處理所述溝槽。
[0013]優(yōu)選地，所述金屬柵極包括功函數(shù)金屬層和金屬電極層。
[0014]優(yōu)選地，所述虛擬柵極的材料為多晶硅或者氮化硅或者無定型碳。
[0015]優(yōu)選地，在所述圖案化的光刻膠層和所述屏蔽氧化層之間還形成有掩膜層。
[0016]優(yōu)選地，在所述半導(dǎo)體襯底上的所述金屬柵極和所述虛擬柵極的兩側(cè)還形成有層間介電層。
[0017]優(yōu)選地，所述屏蔽氧化層的厚度是10埃?200埃。
[0018]優(yōu)選地，所述第一區(qū)域為PMOS區(qū)域，所述第二區(qū)域為NMOS區(qū)域。
[0019]優(yōu)選地，所述第一區(qū)域為NMOS區(qū)域，所述第二區(qū)域為PMOS區(qū)域。
[0020]優(yōu)選地，刻蝕所述屏蔽氧化層和所述虛擬柵極的方法為干法刻蝕。
[0021]優(yōu)選地，干法刻蝕采用的氣體為基于氧氣的氣體。
[0022]優(yōu)選地，干法刻蝕采用的氣體為三氟化氮或者溴化氫或者四氟化碳。
[0023]優(yōu)選地，所述掩膜層的材料為氮化鈦。
[0024]綜上所示，本發(fā)明的方法通過采用雙步刻蝕后處理工藝(PET)以避免在刻蝕去除虛擬柵極之后，在虛擬柵極的原有位置形成的溝槽中殘留聚合物，以提高半導(dǎo)體器件的整體性能，提聞半導(dǎo)體的良品率。

【專利附圖】

【附圖說明】
[0025]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0026]圖1A-1D為根據(jù)現(xiàn)有技術(shù)刻蝕去除NMOS虛擬柵極的相關(guān)步驟所獲得的器件的剖面結(jié)構(gòu)示意圖；
[0027]圖2A-2D為根據(jù)本發(fā)明一個實施方式刻蝕去除NMOS虛擬柵極的相關(guān)步驟所獲得的器件的剖面結(jié)構(gòu)示意圖；
[0028]圖3為根據(jù)本發(fā)明一個實施方式刻蝕去除NMOS虛擬柵極的工藝流程圖。

【具體實施方式】
[0029]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0030]為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如何采用刻蝕后處理工藝(PET)以解決在刻蝕去除NMOS區(qū)域的虛擬柵極之后，在虛擬柵極的原有位置形成的溝槽中產(chǎn)生殘留聚合物的問題。顯然本發(fā)明的較佳實施例詳細(xì)的描述如下，然而去除這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。
[0031]為了克服傳統(tǒng)去除虛擬柵極時產(chǎn)生聚合物殘留的問題，本發(fā)明提出采用雙步刻蝕后處理工藝處理刻蝕形成的溝槽。參照圖2A至圖2D，示出根據(jù)本發(fā)明一個方面的實施例的相關(guān)步驟的剖視圖。
[0032]如圖2A所示，提供半導(dǎo)體襯底200，半導(dǎo)體半導(dǎo)體襯底200可包括任何半導(dǎo)體材料，此半導(dǎo)體材料可包括但不限于:S1、SiC、SiGe, SiGeC, Ge合金、GeAs, InAs, InP,以及其它II1-V或I1-VI族化合物半導(dǎo)體。半導(dǎo)體襯底200包括各種隔離結(jié)構(gòu)，例如淺溝槽絕緣。半導(dǎo)體襯底200還可以包括有機(jī)半導(dǎo)體或者如Si/SiGe、絕緣體上娃(SOI)、或者絕緣體上SiGe (SGOI)的分層半導(dǎo)體。半導(dǎo)體襯底200上形成層間介電層(ILDO) 201、NMOS區(qū)域和PMOS區(qū)域，該NMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的虛擬柵極結(jié)構(gòu)202，所述虛擬柵極結(jié)構(gòu)202包括高k電介質(zhì)層204、阻擋層205和形成于阻擋層205之上的虛擬柵極207，以及高k電介質(zhì)層204、阻擋層205和虛擬柵極207兩側(cè)形成的柵極間隙壁，虛擬柵極207的材料可以為多晶硅或者為氮化硅或者無定型碳，其中，虛擬柵極207的材料優(yōu)選未摻雜的多晶硅。虛擬柵極207的形成方法可選用低壓化學(xué)氣相淀積(LPCVD)工藝。形成所述多晶硅的工藝條件包括:反應(yīng)氣體為硅烷(SiH4)，所述硅烷的流量范圍可為100?200立方厘米/分鐘(sccm)，如150sccm ;反應(yīng)腔內(nèi)溫度范圍可為700?750攝氏度；反應(yīng)腔內(nèi)壓力可為250?350毫毫米萊柱(mTorr),如300mTorr ;所述反應(yīng)氣體中還可包括緩沖氣體,所述緩沖氣體可為氦氣或氮?dú)?，所述氦氣和氮?dú)獾牧髁糠秶蔀??20升/分鐘(slm)，如8slm、10slm或15slm。PMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的金屬柵極結(jié)構(gòu)203，所述金屬柵極結(jié)構(gòu)202包括高k電介質(zhì)層204、阻擋層205和形成于阻擋層205之上的金屬柵極206，以及在高k電介質(zhì)層、阻擋層205和金屬柵極206兩側(cè)形成的柵極間隙壁。金屬柵極206包括PMOS的功函數(shù)金屬層和金屬電極層，金屬柵極材料包括銅、鋁、TiN或TaN等，形成方法可以是CVD法或PVD法，其中，優(yōu)選金屬鋁。具體形成金屬柵極206的工藝為，刻蝕去除PMOS區(qū)域中的虛擬柵極，形成溝槽結(jié)構(gòu)。間隙壁結(jié)構(gòu)位于層間介電層201中且分別位于溝槽結(jié)構(gòu)的兩側(cè)。然后，在溝槽結(jié)構(gòu)中以及層間介電層201上形成金屬柵極材料，即在溝槽結(jié)構(gòu)中填充功函數(shù)金屬層和金屬電極層作為金屬柵極。最后采用化學(xué)機(jī)械研磨(CMP)使金屬柵極以及層間介電層201的頂部齊平，暴露出金屬柵極，以在PMOS區(qū)域形成金屬柵極206。高k電介質(zhì)的材料可以選擇為但不限于Hf0x、HfSi0x、HfSiN0x、HfZr0x，高度大約為5?25埃。阻擋層205可能為一含娃層、一含碳層、一含氮層、一含氫層或一金屬或金屬化合物層。金屬或金屬化合物層的材質(zhì)例如鉭、氮化鉭、鈦、氮化鈦、氮化鋯、氮化鈦鋯、鎢、氮化鎢、其合金或其組成物。阻擋層借由如物理氣相沉積、原子層沉積、旋轉(zhuǎn)涂布(spin-on)沉積或其它適當(dāng)方法的制程所形成。阻擋層可于介于-40?400°C的溫度與約介于0.1?100毫托(mTorr)的壓力下形成。此外，阻擋層亦可能包括多個膜層。柵極間隙壁可以為氧化硅、氮化硅、氮氧化硅中一種或者他們組合構(gòu)成。作為本實施例的一個優(yōu)化實施方式，所述間隙壁為氧化硅、氮化硅共同組成。
[0033]如圖2B所示，在層間介電層201、金屬柵極206和虛擬柵極207上形成屏蔽氧化層(Screen Oxide)208，其厚度范圍為10埃?200埃，屏蔽氧化層的材料可以為氧化硅，采用熱氧化法制備氧化硅層。在屏蔽氧化層208上形成具有圖案的掩膜層(未示出)和光刻膠層209，掩膜層制備的方法可選用CVD或PVD，掩膜層材料優(yōu)選氮化鈦，厚度可為10埃?500埃。在屏蔽氧化層208上形成所述掩膜層和圖案化的光刻膠209 (可以含有或不含有底部抗反射涂層)，所述圖案化的掩膜層和光刻膠層覆蓋PMOS區(qū)域露出NMOS區(qū)域?；蛘?，在屏蔽氧化層208上形成具有圖案的光刻膠層209 (可以含有或不含有底部抗反射涂層)，所述圖案化的光刻膠層覆蓋PMOS區(qū)域露出NMOS區(qū)域。
[0034]如圖2C所示，根據(jù)圖案化的光刻膠層209刻蝕去除NMOS區(qū)域中的屏蔽氧化層和虛擬柵極207，在虛擬柵極207的原有位置形成溝槽結(jié)構(gòu)210?？梢圆捎酶煞涛g去除虛擬柵極207，干法蝕刻工藝包括但不限于:反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。例如采用等離子體刻蝕，刻蝕氣體可以采用基于氧氣(02-based)的氣體，可以減少層間介電層201的損耗。具體的，采用較低的射頻能量并能產(chǎn)生低壓和高密度的等離子體氣體來實現(xiàn)多晶硅的干法刻蝕。作為一個實例，采用等離子體刻蝕工藝，采用的刻蝕氣體為基于氧氣(O2-based)的氣體,刻蝕氣體的流量范圍可為50立方厘米/分鐘(sccm)?150立方厘米/分鐘(sccm),反應(yīng)室內(nèi)壓力可為5毫托(mTorr)?20毫托(mTorr)。其中，干法刻蝕的刻蝕氣體還可以是溴化氫氣體、四氟化碳?xì)怏w或者三氟化氮?dú)怏w。為了確?？涛g結(jié)構(gòu)具有較好的側(cè)壁形狀，在刻蝕過程中還可以產(chǎn)生一定的附著于刻蝕結(jié)構(gòu)側(cè)壁上的聚合物。然后，去除金屬硬掩膜層和圖案化的光刻膠層209，可以采用灰化工藝進(jìn)行去除，以露出屏蔽氧化層208。
[0035]如圖2D所示，采用雙步刻蝕后處理(PET)工藝以去除殘留在溝槽210中的聚合物，以形成溝槽211。其中，所述雙步刻蝕后處理工藝包括兩步等離子體處理的方法。第一次等離子體處理為采用基于四氟化碳的氣體對溝槽210進(jìn)行等離子處理。在本實施例中，所用的基于四氟化碳?xì)怏w，其可以刻蝕掉殘留在溝槽210中的聚合物，作為一個實例，向刻蝕反應(yīng)腔內(nèi)通入四氟化碳?xì)怏w進(jìn)行刻蝕，刻蝕反應(yīng)腔內(nèi)只有偏置功率，高頻偏置功率為900?1100瓦，低頻偏置功率為250?350瓦，偏置功率用于控制等離子體刻蝕的方向性，較高的偏置功率加重等離子體中的離子轟擊。第二次等離子體處理為采用基于氮?dú)夂鸵谎趸嫉幕旌蠚怏w對溝槽210進(jìn)行等離子體處理。在本實施例中，所用的基于氮?dú)夂鸵谎趸嫉幕旌蠚怏w，其可以清除掉由基于四氟化碳?xì)怏w刻蝕掉的聚合物，完全去除掉溝槽210中的殘留聚合物。第二等離子體處理可以在室溫下進(jìn)行，所用的功率為400W?800W之間，處理的時間范圍為5s?30s之間，所通入的氣體的流量在300立方厘米/分鐘(sccm)?800立方厘米/分鐘(sccm),反應(yīng)室內(nèi)壓力可為50毫托(mTorr)?200毫托(mTorr)。為了達(dá)到更好的去除效果，提高去除效率，在第一等離子體處理和第二等離子體處理過程中，還可以通入一些添加氣體，例如氮?dú)?、気氣或者氨氣等?br> [0036]優(yōu)選地，在本發(fā)明中，刻蝕去除半導(dǎo)體器件中的虛擬柵極的工藝順序還可以是，首先提供一半導(dǎo)體襯底，在半導(dǎo)體襯底上形成層間介電層(ILDO)，NMOS區(qū)域和PMOS區(qū)域。在PMOS區(qū)域中形成第一高k電介質(zhì)層/虛擬柵極，并且在第一高k電介質(zhì)層/虛擬柵極的兩側(cè)形成柵極間隙壁結(jié)構(gòu)。在NMOS區(qū)域中形成第二高k電介質(zhì)層/金屬柵極，并且在第二高k電介質(zhì)層/金屬柵極的兩側(cè)形成柵極間隙壁結(jié)構(gòu)。對半導(dǎo)體進(jìn)行化學(xué)機(jī)械研磨(CMP)，以去除NMOS區(qū)域中多余的金屬柵極材料，直到露出層間介電層則停止化學(xué)機(jī)械研磨。其次，在層間介電層、虛擬柵極和金屬柵極上形成屏蔽氧化層，進(jìn)行圖案化工藝，在屏蔽氧化層上形成掩膜層和圖案化的光刻膠層，以覆蓋住NMOS區(qū)域露出PMOS區(qū)域。然后，根據(jù)圖案化的光刻膠層采用干法刻蝕去除PMOS區(qū)域中的屏蔽氧化層和虛擬柵極，在虛擬柵極原有位置形成溝槽結(jié)構(gòu)，去除圖案化的光刻膠層和掩膜層。接著，采用雙步刻蝕后處理(PET)工藝以去除殘留在溝槽中的聚合物。其中，所述刻蝕后處理工藝包括兩步等離子體處理的方法。第一次等離子體處理為利用基于四氟化碳的氣體對溝槽進(jìn)行等離子處理，第二次等離子體處理為利用基于氮?dú)夂鸵谎趸嫉幕旌蠚怏w對溝槽進(jìn)行等離子體處理。
[0037]參照圖3，其中示出了根據(jù)本發(fā)明一個實施方式去除NMOS虛擬柵極的工藝流程圖，用于簡要示出整個制造工藝的流程。
[0038]在步驟301中，提供一半導(dǎo)體襯底，在半導(dǎo)體襯底上形成有層間介電層(ILD0)，NMOS區(qū)域中的虛擬柵極結(jié)構(gòu)和PMOS區(qū)域中金屬柵極結(jié)構(gòu)。所述虛擬柵極結(jié)構(gòu)包括高k電介質(zhì)層、阻擋層和虛擬柵極，以及在高k電介質(zhì)層、阻擋層和虛擬柵極兩側(cè)形成的柵極間隙壁結(jié)構(gòu)。所述金屬柵極結(jié)構(gòu)包括高k電介質(zhì)層、阻擋層和金屬柵極，以及在高k電介質(zhì)層、阻擋層和金屬柵極兩側(cè)形成的柵極間隙壁結(jié)構(gòu)。對半導(dǎo)體進(jìn)行化學(xué)機(jī)械研磨，以去除多余的金屬柵極材料，使層間介電層暴露出來。
[0039]在步驟302中，在層間介電層、虛擬柵極和金屬柵極上形成屏蔽氧化層，進(jìn)行圖案化工藝，在屏蔽氧化層上形成掩膜層和圖案化的光刻膠層，以覆蓋住PMOS區(qū)域露出NMOS區(qū)域。
[0040]在步驟303中，根據(jù)圖案化的光刻膠層采用干法刻蝕去除NMOS區(qū)域中的屏蔽氧化層和虛擬柵極，在虛擬柵極原有位置形成溝槽結(jié)構(gòu)，其中刻蝕氣體為采用基于氧氣的刻蝕氣體。然后，去除圖案化的光刻膠層和金屬硬掩膜層。
[0041]在步驟304中，采用刻蝕后處理(PET)工藝以去除殘留在溝槽中的聚合物。其中，所述刻蝕后處理工藝包括兩步等離子體處理的方法。第一次等離子體處理為利用基于四氟化碳的氣體對溝槽進(jìn)行等離子處理，第二次等離子體處理為利用基于氮?dú)夂鸵谎趸嫉幕旌蠚怏w對溝槽，進(jìn)行等離子體處理。
[0042]綜上所示，本發(fā)明的方法通過采用雙步刻蝕后處理(PET)工藝處理在刻蝕去除虛擬柵極的原有位置形成的溝槽，以解決在刻蝕去除NMOS區(qū)域的虛擬柵極時，避免在形成的溝槽中殘留聚合物，同時，避免對PMOS區(qū)域中高k電介質(zhì)/金屬柵極結(jié)構(gòu)中的鋁金屬層的化學(xué)損傷，以提聞器件的整體的性能，提聞半導(dǎo)體器件的良品率。
[0043]本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種制作半導(dǎo)體器件的方法，包括: 提供具有第一區(qū)域和第二區(qū)域的半導(dǎo)體襯底，所述第一區(qū)域包括金屬柵極，所述第二區(qū)域包括虛擬柵極； 在所述第一區(qū)域和所述第二區(qū)域上形成屏蔽氧化層和圖案化的光刻膠層； 根據(jù)圖案化的光刻膠層刻蝕去除所述第二區(qū)域中的所述屏蔽氧化層和所述虛擬柵極，以形成溝槽； 采用基于四氟化碳的氣體處理所述溝槽； 采用基于氮?dú)夂鸵谎趸嫉幕旌蠚怏w處理所述溝槽。
2.如權(quán)利要求1所述的方法，其特征在于，所述金屬柵極包括功函數(shù)金屬層和金屬電極層。
3.如權(quán)利要求1所述的方法，其特征在于，所述虛擬柵極的材料為多晶硅或者氮化硅或者無定型碳。
4.如權(quán)利要求1所述的方法，其特征在于，在所述圖案化的光刻膠層和所述屏蔽氧化層之間還形成有掩膜層。
5.如權(quán)利要求1所述的方法，其特征在于，在所述半導(dǎo)體襯底上的所述金屬柵極和所述虛擬柵極的兩側(cè)還形成有層間介電層。
6.如權(quán)利要求1所述的方法，其特征在于，所述屏蔽氧化層的厚度是10埃?200埃。
7.如權(quán)利要求1所述的方法，其特征在于，所述第一區(qū)域為PMOS區(qū)域，所述第二區(qū)域為NMOS區(qū)域。
8.如權(quán)利要求1所述的方法，其特征在于，所述第一區(qū)域為NMOS區(qū)域，所述第二區(qū)域為PMOS區(qū)域。
9.如權(quán)利要求1所述的方法，其特征在于，刻蝕所述屏蔽氧化層和所述虛擬柵極的方法為干法刻蝕。
10.如權(quán)利要求9所述的方法,其特征在于,干法刻蝕米用的氣體為基于氧氣的氣體。
11.如權(quán)利要求9所述的方法，其特征在于，干法刻蝕采用的氣體為三氟化氮或者溴化氫或者四氟化碳。
12.如權(quán)利要求4所述的方法，其特征在于，所述掩膜層的材料為氮化鈦。
【文檔編號】H01L21/3065GK104183477SQ201310190108
【公開日】2014年12月3日 申請日期:2013年5月21日 優(yōu)先權(quán)日:2013年5月21日
【發(fā)明者】張海洋, 王冬江 申請人:中芯國際集成電路制造(上海)有限公司