溝渠式功率半導(dǎo)體器件的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種溝渠式功率半導(dǎo)體器件的制作方法。首先提供一基底；再于所述基底上形成一外延層；于所述外延層中形成至少一柵極溝槽；于所述柵極溝槽內(nèi)形成一柵極氧化層；再于所述柵極溝槽中形成一柵極；然后進(jìn)行一離子注入工藝，于所述外延層中形成一源極摻雜區(qū)；再全面沉積一介電層，使所述介電層覆蓋所述溝渠式柵極以及所述柵極氧化層；刻蝕所述介電層及所述外延層，以形成一接觸洞；進(jìn)行一基極離子注入工藝，經(jīng)由所述接觸洞于所述外延層中形成至少一摻雜區(qū)；以及進(jìn)行一接觸洞離子注入工藝，于所述接觸洞底部形成一接觸摻雜區(qū)。
【專(zhuān)利說(shuō)明】溝渠式功率半導(dǎo)體器件的制作方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體功率器件，尤其涉及一種溝渠式功率半導(dǎo)體器件的制作方 法。

【背景技術(shù)】
[0002] 在傳統(tǒng)的功率晶體管中，平面型功率器件（DM0S)會(huì)因?yàn)樾诺绤^(qū)域（channel region)、聚集層（accumulation layer)以及結(jié)型場(chǎng)效應(yīng)晶體管（JFET)的關(guān)系，使得導(dǎo)通 電阻（on-resistance)上升。
[0003] 為了降低上述區(qū)域的電阻，溝渠式功率晶體管器件（UM0S)于是被提出來(lái)，更因?yàn)?UM0S結(jié)構(gòu)不存在著JFET區(qū)域，因此可以縮小UM0S的器件單位尺寸（cell size)，以提高信 道密度，可以進(jìn)一步降低導(dǎo)通電阻。
[0004] 本發(fā)明的目的即在于提供一種溝渠式功率半導(dǎo)體器件的制作方法，除了能降低導(dǎo) 通電阻，更可以減少柵極氧化層因離子注入時(shí)所造成的傷害，提升柵極氧化層的質(zhì)量以及 降低次臨限電流（sub-threshold current, Isub)。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明一實(shí)施例提供了一種溝渠式功率晶體管器件的制作方法。首先提供一第一 導(dǎo)電型的半導(dǎo)體基底；再于所述半導(dǎo)體基底上形成一外延層；于所述外延層中形成至少一 柵極溝槽；于所述柵極溝槽內(nèi)形成一柵極氧化層；再于所述柵極溝槽中形成一柵極；然后 進(jìn)行一離子注入工藝，于所述外延中形成一源極摻雜區(qū)；再全面沉積一介電層，使所述介電 層覆蓋所述溝渠式柵極以及所述柵極氧化層；刻蝕所述介電層及所述外延層，以形成一接 觸洞；進(jìn)行一基極離子注入工藝，經(jīng)由所述接觸洞于所述外延層中形成至少一摻雜區(qū)；以 及進(jìn)行一接觸洞離子注入工藝，于所述接觸洞底部形成一接觸摻雜區(qū)。
[0006] 為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更為明顯易懂，下文中特舉優(yōu)選實(shí)施方式 并配合附圖作詳細(xì)說(shuō)明如下。然而如下的優(yōu)選實(shí)施方式與附圖是僅供參考與說(shuō)明用，并非 用來(lái)對(duì)本發(fā)明加以限制。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007] 圖1至圖9為依據(jù)本發(fā)明一實(shí)施例所繪示的溝渠式功率晶體管器件的制造方法示 意圖。
[0008] 其中，附圖標(biāo)記說(shuō)明如下：
[0009] 10半導(dǎo)體基底 122柵極溝槽
[0010] 11外延層 123凹陷區(qū)域
[0011] 12硬掩膜層 140介電層
[0012] 18柵極氧化層 210離子阱
[0013] 20a溝渠式柵極 230接觸洞
[0014] 22源極摻雜區(qū) 250接觸摻雜區(qū)
[0015] 32阻障層 300基極離子注入工藝
[0016] 34金屬層 310摻雜區(qū)
[0017] 112開(kāi)口 350側(cè)壁摻雜區(qū)

【具體實(shí)施方式】
[0018] 請(qǐng)參閱圖1至圖9,其為依據(jù)本發(fā)明一實(shí)施例所繪示的溝渠式功率晶體管器件的 制造方法示意圖。首先，如圖1所示，提供一半導(dǎo)體基底10,例如N型重?fù)诫s硅基底，其可 作為晶體管器件的漏極（drain)。接著，利用一外延工藝于半導(dǎo)體基底10上形成一外延層 11，例如N型外延硅層。接著，可以在外延層11表面形成一硬掩膜層12，例如氧化硅或者氮 化硅。
[0019] 然后，如圖2所示，利用光刻膠以及光刻、刻蝕等工藝，于硬掩膜層12中形成開(kāi)口 112。接著將光刻膠去除，然后，利用干刻蝕工藝，經(jīng)由硬掩膜層12中的開(kāi)口 112刻蝕外延 層11至一預(yù)定深度，如此以形成柵極溝槽122。
[0020] 如圖3所示，可以繼續(xù)進(jìn)行一氧化工藝，于柵極溝槽122表面形成一犧牲氧化層 (未示于圖中），再以刻蝕將硬掩膜層12及犧牲氧化層去除，留下柵極溝槽122。
[0021] 如圖4所示，接著進(jìn)行一熱氧化工藝，于柵極溝槽122的表面形成一柵極氧化層 18,接下來(lái)，進(jìn)行一化學(xué)氣相沉積工藝，全面沉積一多晶硅層（未示于圖中），以填滿柵極溝 槽122,再進(jìn)行一刻蝕工藝，將部分厚度的多晶硅層蝕除，而剩下的多晶硅層則構(gòu)成溝渠式 柵極20a。此時(shí)，在溝渠式柵極20a上形成凹陷區(qū)域123。溝渠式柵極的組成除了多晶硅外， 另可為金屬柵極或?yàn)榻饘俟杌飽艠O等組成，但不限于此。
[0022] 如圖5所示，接著進(jìn)行一離子注入工藝，于外延層11中形成緊鄰柵極溝槽122的 源極摻雜區(qū)22,例如N+源極摻雜區(qū)。然后可以進(jìn)行熱驅(qū)入工藝，進(jìn)行摻質(zhì)的驅(qū)入及擴(kuò)散。 上述離子注入工藝可以配合光刻工藝進(jìn)行，先以光刻膠圖案界定出待注入的源極區(qū)域，再 進(jìn)行離子注入工藝。
[0023] 如圖6所示，接著進(jìn)行化學(xué)氣相沉積工藝，全面沉積一介電層140,使介電層140覆 蓋溝渠式柵極20a以及柵極溝槽122外的柵極氧化層18,然后進(jìn)行光刻工藝，先于介電層 140上形成一光刻膠圖案（未示于圖中），以界定出接觸洞的位置，再利用光刻膠圖案為刻 蝕掩膜，刻蝕介電層140與外延層11至一預(yù)定深度，以形成接觸洞230,然后去除光刻膠圖 案。
[0024] 如圖7所示，接著進(jìn)行基極離子注入工藝300,經(jīng)由接觸洞230于外延層11中形成 至少一摻雜區(qū)310,例如P型摻雜區(qū)。上述基極離子注入工藝300可以進(jìn)行單次或多次摻 雜，摻雜能量可以介于40KeV至lOOOKeV之間，摻雜劑量介于10 12至1014atoms/cm2。
[0025] 如圖8所示，接著進(jìn)行熱驅(qū)入工藝，例如900°C至1200°C，針對(duì)摻雜區(qū)310進(jìn)行摻 質(zhì)的驅(qū)入及擴(kuò)散，以形成離子阱210。然后，進(jìn)行接觸洞離子注入工藝，于接觸洞230底部形 成接觸摻雜區(qū)250,例如P+摻雜區(qū)，其離子注入能量可以介于40KeV至120KeV之間，離子注 入劑量介于1〇 12至1014at〇mS/cm2。隨后進(jìn)行一斜角度離子注入，將P型摻質(zhì)注入在靠近柵 極溝槽122的外延層11中，以形成側(cè)壁摻雜區(qū)350。隨后可以再進(jìn)行快速熱退火處理。
[0026] 最后，如圖9所示，可以繼續(xù)沉積阻障層32及金屬層34,并使金屬層34填滿接觸 洞 230。
[0027] 本發(fā)明特征在于：基極或P型離子阱210是在接觸洞230形成后才形成，故在進(jìn)行 基極離子注入工藝300時(shí)，柵極溝槽122內(nèi)的柵極氧化層18可以被介電層140保護(hù)而不受 破壞。因此，本發(fā)明可以有效提升柵極氧化層的質(zhì)量以及降低次臨限電流（sub-threshold current, Isub)〇
[0028] 以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技 術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，包含： 提供一第一導(dǎo)電型的半導(dǎo)體基底； 于所述半導(dǎo)體基底上形成一外延層； 于所述外延層中形成至少一柵極溝槽； 于所述柵極溝槽內(nèi)形成一柵極氧化層； 于所述柵極溝槽中形成一柵極； 進(jìn)行一離子注入工藝，于所述外延層中形成一源極摻雜區(qū)； 全面沉積一介電層，使所述介電層覆蓋所述柵極以及所述柵極氧化層； 刻蝕所述介電層及所述外延層，以形成一接觸洞； 進(jìn)行一基極離子注入工藝，經(jīng)由所述接觸洞于所述外延層中形成至少一摻雜區(qū)；以及 進(jìn)行一接觸洞離子注入工藝，于所述接觸洞底部形成一接觸摻雜區(qū)。
2. 根據(jù)權(quán)利要求1所述的溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，在形成所 述接觸摻雜區(qū)后，另包含有： 進(jìn)行一斜角度離子注入工藝，將摻質(zhì)注入在靠近所述柵極溝槽的所述外延層中，形成 一側(cè)壁摻雜區(qū)；以及 進(jìn)行快速熱退火處理。
3. 根據(jù)權(quán)利要求1所述的溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，在進(jìn)行一 基極離子注入工藝后，另包含有： 進(jìn)行熱驅(qū)入工藝，對(duì)所述摻雜區(qū)進(jìn)行摻質(zhì)的驅(qū)入及擴(kuò)散，以形成一離子阱。
4. 根據(jù)權(quán)利要求3所述的溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，所述外延 層具有所述第一導(dǎo)電型，所述離子阱具有一第二導(dǎo)電型，所述源極摻雜區(qū)具有所述第一導(dǎo) 電型。
5. 根據(jù)權(quán)利要求4所述的溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，所述第一 導(dǎo)電型為N型，所述第二導(dǎo)電型為P型。
6. 根據(jù)權(quán)利要求3所述的溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，所述熱驅(qū) 入工藝的溫度介于900°C至1200°C之間。
7. 根據(jù)權(quán)利要求1所述的溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，所述基極 離子注入工藝可以進(jìn)行單次或多次摻雜。
8. 根據(jù)權(quán)利要求1所述的溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，所述基極 離子注入工藝的摻雜能量介于40KeV至lOOOKeV之間，摻雜劑量介于10 12至1014atoms/cm2。
9. 根據(jù)權(quán)利要求1所述的溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，所述接 觸洞離子注入工藝的離子注入能量介于40KeV至120KeV之間，離子注入劑量介于10 12至 1014atoms/cm2〇
10. 根據(jù)權(quán)利要求1所述的溝渠式功率半導(dǎo)體器件的制作方法，其特征在于，所述源極 摻雜區(qū)緊鄰所述柵極溝槽。
【文檔編號(hào)】H01L21/285GK104157572SQ201310236416
【公開(kāi)日】2014年11月19日 申請(qǐng)日期:2013年6月14日 優(yōu)先權(quán)日:2013年5月14日
【發(fā)明者】林永發(fā), 張家豪 申請(qǐng)人:茂達(dá)電子股份有限公司