穿透硅通孔結(jié)構(gòu)的形成方法以及集成電路制造方法
【專利摘要】本發(fā)明提供一種穿透硅通孔結(jié)構(gòu)的形成方法以及集成電路制造方法，實(shí)質(zhì)上是一種中通孔型（Via-Middle）制作方案，在集成電路制造前道工藝的半導(dǎo)體器件制作完成之后、集成電路制造后道金屬互連工藝之前，不立即進(jìn)行接觸孔和堆疊標(biāo)記的制作工藝，而是改為先進(jìn)行所述穿透硅通孔結(jié)構(gòu)的形成工藝，當(dāng)穿透硅通孔結(jié)構(gòu)制作完成之后，再進(jìn)行接觸孔和堆疊標(biāo)記的制作工藝，未增加掩膜版數(shù)目，而且形成的互連金屬層的表面沿堆疊標(biāo)記溝槽凹陷，光信號(hào)增強(qiáng)，可以獲得清晰明確的堆疊標(biāo)記對(duì)準(zhǔn)圖像，從而提高集成電路制造的良率。
【專利說(shuō)明】穿透枯通孔結(jié)構(gòu)的形成方法w及集成電路制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體器件制造【技術(shù)領(lǐng)域】，尤其涉及一種穿透娃通孔結(jié)構(gòu)的形成方法 W及集成電路制造方法。

【背景技術(shù)】
[0002] 穿透娃通孔（T虹OU曲-Silicon-Via，TSV)是一種貫穿芯片的電連接，可W將信號(hào) 從芯片的一面?zhèn)鲗?dǎo)至芯片的另一面，并通過(guò)結(jié)合芯片堆疊技術(shù)，實(shí)現(xiàn)多層芯片的H維集成。
[0003] 與傳統(tǒng)的引線鍵合技術(shù)相比，使用穿透娃通孔可W有效縮短芯片間互連線的長(zhǎng) 度，從而提高電子系統(tǒng)的信號(hào)傳輸性能和工作頻率，是未來(lái)半導(dǎo)體技術(shù)發(fā)展的重要方向，而 如何形成穿透娃通孔，是實(shí)現(xiàn)多層芯片H維集成的核也。
[0004] 如圖1和圖2所示，現(xiàn)有技術(shù)中一種形成穿透娃通孔的方案為中通孔型 (Via-Middle)，通常穿透娃通孔在集成電路前道工藝的半導(dǎo)體器件、接觸孔（CT)和堆疊標(biāo) 記制作之后、后道互連（Back-End-Of-Line，BE0L)制作之前加工，由此中通孔型集成電路加 工工藝主要包括：
[0005] S10,半導(dǎo)體器件制造工藝，主要包括在半導(dǎo)體襯底表面形成M0S器件10 ;
[0006] S11，層間介質(zhì)層沉積和CMP (化學(xué)機(jī)械平坦化)工藝；在半導(dǎo)體襯底和M0S器件10 表面沉積TE0S (正娃酸己醋）形成層間介質(zhì)層（ILD);
[0007] S12,刻蝕M0S器件10上方的層間介質(zhì)層形成接觸孔（CT)和堆疊標(biāo)記溝槽，向接 觸孔和堆疊標(biāo)記溝槽內(nèi)填充鶴（W)并CMP，形成接觸孔結(jié)構(gòu)20和堆疊標(biāo)記結(jié)構(gòu)50;
[0008] S13,在層間介質(zhì)層、接觸孔結(jié)構(gòu)20和堆疊標(biāo)記結(jié)構(gòu)50表面形成阻擋層SiN(氮化 娃）；
[0009] S14,穿透娃通孔形成工藝，包括光刻、刻蝕至半導(dǎo)體襯底中，氧化層生長(zhǎng)(側(cè)壁隔 離)、巧晶層、化填充，SiN上的氧化層去除；
[0010] S15, SiN回刻蝕W去除層間介質(zhì)層上的SiN ;
[0011] S16,金屬互連工藝，包括鉛沉積形成第一互連金屬層M140。
[0012] 在上述中通孔型穿透娃通孔制造方法中，通常S12步驟中在M0S器件10上方的層 間介質(zhì)層中刻蝕出接觸孔的同時(shí)，會(huì)刻蝕出堆疊標(biāo)記（0VL)溝槽，并在接觸孔W填充時(shí)，向 堆疊標(biāo)記（0VL)溝槽中填充W ;在步驟S14中，向TSV中填充氧化層時(shí)，一并填滿堆疊標(biāo)記 (0VL)溝槽，形成堆疊標(biāo)記。
[0013] 如圖3所示，由于上述工藝最終形成的互連金屬層Ml與堆疊標(biāo)記的鶴層之間填充 有氧化層，互連金屬層Ml淀積后形成平坦表面，又因?yàn)镸l通常材質(zhì)為鉛，其透光率很低，所 W形成的堆疊標(biāo)記（0VL，Overlay mark,又稱套刻標(biāo)記、覆蓋標(biāo)記）對(duì)準(zhǔn)圖像不夠清楚，影響 了集成電路的成品率。
[0014] 因此，需要一種新的穿透娃通孔形成方法W及集成電路制造方法，W避免上述缺 陷。


【發(fā)明內(nèi)容】

[0015] 本發(fā)明的目的在于提供一種穿透娃通孔結(jié)構(gòu)的形成方法W及集成電路制造方法， 能夠獲得較為清晰的堆疊標(biāo)記對(duì)準(zhǔn)圖像。
[0016] 為解決上述問(wèn)題，本發(fā)明提出一種穿透娃通孔結(jié)構(gòu)的形成方法，所述穿透娃通孔 結(jié)構(gòu)的形成方法在集成電路前道工藝的半導(dǎo)體器件制作之后、半導(dǎo)體器件接觸孔制作之前 完成，包括：
[0017] 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底的器件區(qū)形成有半導(dǎo)體器件；
[0018] 在所述半導(dǎo)體襯底和半導(dǎo)體器件表面依次形成層間介質(zhì)層和阻擋層；
[0019] 依次刻蝕所述阻擋層、層間介質(zhì)層及其下方的部分半導(dǎo)體襯底W形成穿透娃通孔 溝槽；
[0020] 在所述穿透娃通孔溝槽中形成隔離層；
[0021] 在所述穿透娃通孔溝槽填充銅，W形成穿透娃通孔結(jié)構(gòu)。
[0022] 進(jìn)一步的，所述阻擋層為氮化娃或者氮氧化娃。
[0023] 進(jìn)一步的，通過(guò)化學(xué)氣相沉積工藝或者低溫?zé)嵫趸L(zhǎng)工藝在所述穿透娃通孔溝 槽中形成隔離層。
[0024] 進(jìn)一步的，所述隔離層為正娃酸己醋TE0S。
[00巧]進(jìn)一步的，在所述穿透娃通孔溝槽中形成隔離層之后，在所述穿透娃通孔溝槽填 充銅之前，還在所述穿透娃通孔溝槽中形成阻擋巧晶層。
[0026] 本發(fā)明還提供一種集成電路制造方法，包括：
[0027] 提供半導(dǎo)體襯底，采用集成電路前道制造工藝在所述半導(dǎo)體襯底的器件區(qū)形成半 導(dǎo)體器件；
[0028] 采用上述的穿透娃通孔結(jié)構(gòu)的形成方法，在所述半導(dǎo)體襯底及其上方的層間介質(zhì) 層中形成穿透娃通孔結(jié)構(gòu)；
[0029] 去除所述阻擋層上方的用于形成穿透娃通孔結(jié)構(gòu)的隔離層；
[0030] 在所述阻擋層和穿透娃通孔結(jié)構(gòu)上方形成蓋層；
[0031] 依次刻蝕所述半導(dǎo)體器件W及堆疊標(biāo)記區(qū)半導(dǎo)體襯底上方的蓋層、阻擋層和層間 介質(zhì)層，形成接觸孔和堆疊標(biāo)記溝槽；
[0032] 在所述接觸孔和堆疊標(biāo)記溝槽中填充導(dǎo)電材料，形成接觸孔結(jié)構(gòu)和堆疊標(biāo)記結(jié) 構(gòu)；
[0033] 去除所述蓋層，采用集成電路后道金屬互連工藝在所述阻擋層、接觸孔結(jié)構(gòu)和堆 疊標(biāo)記結(jié)構(gòu)上方形成第一互連金屬層。
[0034] 進(jìn)一步的，所述蓋層為氮化娃或者碳氮化娃。
[00巧]進(jìn)一步的，所述蓋層的厚度為100 A?loooA。
[0036] 進(jìn)一步的，采用干法刻蝕或者濕法刻蝕工藝回刻蝕去除所述蓋層。
[0037] 與現(xiàn)有技術(shù)相比，本發(fā)明的穿透娃通孔結(jié)構(gòu)的形成方法W及集成電路制造方法， 實(shí)質(zhì)上是一種中通孔型（Via-Middle)制作方案，在集成電路制造前道工藝的半導(dǎo)體器件制 作完成之后、集成電路制造后道金屬互連工藝之前，不立即進(jìn)行接觸孔和堆疊標(biāo)記的制作 工藝，而是改為先進(jìn)行所述穿透娃通孔結(jié)構(gòu)的形成工藝，當(dāng)穿透娃通孔結(jié)構(gòu)制作完成之后， 再進(jìn)行接觸孔和堆疊標(biāo)記的制作工藝，未增加掩膜版數(shù)目，而且形成的互連金屬層的表面 沿標(biāo)記溝槽凹陷，使得光照射時(shí)有折射形成，光信號(hào)增強(qiáng)，可w獲得清晰明確的堆疊標(biāo)記對(duì) 準(zhǔn)圖像，從而提高集成電路制造的良率。

【專利附圖】

【附圖說(shuō)明】
[0038] 圖1是現(xiàn)有技術(shù)中一種中通孔型集成電路加工工藝的流程圖；
[0039] 圖2是現(xiàn)有技術(shù)中一種具有穿透娃通孔的器件結(jié)構(gòu)剖視圖；
[0040] 圖3是現(xiàn)有技術(shù)中一種堆疊標(biāo)記結(jié)構(gòu)的電鏡掃描圖；
[0041] 圖4是本發(fā)明實(shí)施例的集成電路的制造方法流程圖；
[0042] 圖5A至抓是圖4所示的集成電路的制造方法流程中的器件結(jié)構(gòu)剖面圖。

【具體實(shí)施方式】
[0043] 本發(fā)明公開(kāi)提供了一種中通型TSV形成方法和一種集成電路制造方法的實(shí)施例。 TSV在集成電路管芯上制造，應(yīng)用于H維集成電路（3D-IC)堆疊和/或任何先進(jìn)的封裝技術(shù) 領(lǐng)域?，F(xiàn)在將詳細(xì)描述附圖中所示的示例性實(shí)施例。在可能的情況下，在圖中和描述中使 用相同的參考標(biāo)號(hào)W代表相同或類似的部件。在附圖中，形狀和厚度可W為清晰和便利而 夸大。該描述具體針對(duì)形成根據(jù)本發(fā)明公開(kāi)的裝置的一部分的元件或者與根據(jù)本公開(kāi)的裝 置直接協(xié)作的元件。應(yīng)該理解，沒(méi)有具體示出或描述的元件可W采用本領(lǐng)域已知的任何形 式。此外，當(dāng)層被描述為在另一層上或在襯底"上"時(shí)，其可W直接在另一層或襯底上，或者 還可W存在中間層。該說(shuō)明書(shū)中的"一個(gè)實(shí)施例"或"實(shí)施例"意味著參照該實(shí)施例描述的 具體部件、結(jié)構(gòu)或特性包括在至少一個(gè)實(shí)施例中。因此，該說(shuō)明書(shū)中的各個(gè)地方出現(xiàn)的短語(yǔ) "在一個(gè)實(shí)施例中"或"在實(shí)施例中"不是必須都是指相同的實(shí)施例。此外，可W在一個(gè)或多 個(gè)實(shí)施例中W任何適當(dāng)?shù)姆绞浇M合特定的部件、結(jié)構(gòu)或特性。應(yīng)該理解，W下附圖沒(méi)有按比 例繪制，該些附圖僅僅是為了示意性的目的。
[0044] W下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的穿透娃通孔結(jié)構(gòu)形成方法和集成電 路制造方法作進(jìn)一步詳細(xì)說(shuō)明。
[0045] 本發(fā)明提供一種穿透娃通孔結(jié)構(gòu)的形成方法，所述穿透娃通孔結(jié)構(gòu)的形成方法在 集成電路前道工藝的半導(dǎo)體器件制作之后、半導(dǎo)體器件接觸孔制作之前完成，包括：
[0046] 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底的器件區(qū)形成有半導(dǎo)體器件；
[0047] 在所述半導(dǎo)體襯底和半導(dǎo)體器件表面依次形成層間介質(zhì)層和阻擋層；
[0048] 依次刻蝕所述阻擋層、層間介質(zhì)層及其下方的部分半導(dǎo)體襯底W形成穿透娃通孔 溝槽；
[0049] 在所述穿透娃通孔溝槽中形成隔離層；
[0050] 在所述穿透娃通孔溝槽填充銅，W形成穿透娃通孔結(jié)構(gòu)。
[0051] 請(qǐng)參考圖4,本發(fā)明還提供一種應(yīng)用上述穿透娃通孔結(jié)構(gòu)的形成方法的集成電路 制造方法，包括：
[0052] S401，提供半導(dǎo)體襯底，采用集成電路前道制造工藝在所述半導(dǎo)體襯底的器件區(qū) 形成半導(dǎo)體器件；
[0053] S402,在所述半導(dǎo)體襯底和半導(dǎo)體器件表面上依次形成層間介質(zhì)層和阻擋層；
[0054] S403,依次刻蝕所述阻擋層、層間介質(zhì)層及其下方的部分半導(dǎo)體襯底，形成穿透娃 通孔溝槽；
[00巧]S404,在所述穿透娃通孔溝槽中形成隔離層；
[0056] S405,在所述穿透娃通孔溝槽填充銅，形成穿透娃通孔結(jié)構(gòu)；
[0057] S406,去除所述阻擋層上方的用于形成穿透娃通孔結(jié)構(gòu)的隔離層；
[0058] S407,在所述阻擋層和穿透娃通孔結(jié)構(gòu)上方形成蓋層；
[0059] S408,依次刻蝕所述半導(dǎo)體器件上方W及堆疊標(biāo)記區(qū)的半導(dǎo)體襯底上方的蓋層、 阻擋層和層間介質(zhì)層，形成接觸孔和堆疊標(biāo)記溝槽；
[0060] S409,在所述接觸孔和堆疊標(biāo)記溝槽中填充導(dǎo)電材料，形成接觸孔結(jié)構(gòu)和堆疊標(biāo) 記結(jié)構(gòu)；
[0061] S410,去除所述蓋層，采用集成電路后道金屬互連工藝在所述阻擋層、接觸孔結(jié)構(gòu) 和堆疊標(biāo)記結(jié)構(gòu)上方形成互連金屬層。
[0062] 請(qǐng)參考圖5A，在步驟S401中，提供半導(dǎo)體襯底500,采用常規(guī)的集成電路前道工藝 中在所述半導(dǎo)體襯底500的器件區(qū)形成半導(dǎo)體器件501。所述常規(guī)的集成電路前道工藝主 要形成M0S管等器件，形成M0S管的過(guò)程包括在所述半導(dǎo)體襯底500上掩膜、光刻、刻蝕形 成柵氧化層W及柵極，源/漏極離子輕慘雜，源/漏極離子重慘雜等工藝。
[0063] 請(qǐng)繼續(xù)參考圖5A，在步驟S402中，可W采用化學(xué)氣相沉積工藝在所述半導(dǎo)體襯底 500和半導(dǎo)體器件501表面依次形成層間介質(zhì)層502和阻擋層503。其中，所述阻擋層503 為氮化娃或者氮氧化娃。所述層間介質(zhì)層502可W是氧化娃、氮氧化娃、正娃酸己醋TE0S 等中的至少一種。每層沉積后可W進(jìn)行頂部化學(xué)機(jī)械平坦化（CMP) W為后續(xù)工藝提供良好 的工藝窗口。
[0064] 請(qǐng)參考圖5B，在步驟S403中，可W先采用TSV掩膜板在阻擋層503上形成圖案化 的光刻膠層，然后按照所述光刻膠的圖案依次刻蝕阻擋層50層間介質(zhì)層502和一定深度 的半導(dǎo)體襯底500,去除光刻膠，形成深溝槽，即穿透娃通孔（TSV)溝槽，刻蝕可W為準(zhǔn)直刻 蝕；在步驟S404中，采用化學(xué)氣相沉積工藝或者低溫?zé)嵫趸L(zhǎng)工藝在所述穿透娃通孔溝 槽中形成隔離層504a，隔離層504a可W將后續(xù)形成的穿透娃通孔結(jié)構(gòu)與半導(dǎo)體襯底500隔 離，防止后續(xù)填充的銅擴(kuò)散和泄露至半導(dǎo)體襯底500中，化學(xué)氣相沉積工藝形成的隔離層 為正娃酸己醋TE0S ;在步驟S404之后先向穿透娃通孔溝槽中沉積氮化鐵TiN或氮化粗TaN 等阻擋巧晶層(未圖示）增加粘附性，W利于減少后續(xù)銅填充的空隙、裂化、泄露等缺陷，提 高填充性能；然后執(zhí)行步驟S405,采用電鍛銅工藝向穿透娃通孔溝槽中填充銅504b，直至 銅填滿整個(gè)穿透娃通孔溝槽，然后在步驟S406中采用CMP工藝去除阻擋層503上方多余的 銅、阻擋巧晶層和隔離層504a，形成透娃通孔結(jié)構(gòu)504。
[0065] 請(qǐng)參考圖5C，在步驟S407中采用化學(xué)氣相沉積工藝在阻擋層503和穿透娃通孔結(jié) 構(gòu)504上方形成蓋層505,所述蓋層505為氮化娃或者碳氮化娃，厚度為100 A?1000 A， 可W阻擋穿透娃通孔結(jié)構(gòu)504中的銅擴(kuò)散；在步驟S408中，依次刻蝕所述半導(dǎo)體器件502 W及堆疊標(biāo)記區(qū)半導(dǎo)體襯底500上方的蓋層505、阻擋層503和層間介質(zhì)層502,形成接觸 孔(未圖示)和堆疊標(biāo)記溝槽(未圖示);在步驟S409中，采用導(dǎo)電材料鶴W或銅化填充所述 接觸孔和堆疊標(biāo)記溝槽，形成接觸孔結(jié)構(gòu)506和堆疊標(biāo)記結(jié)構(gòu)507。
[0066] 請(qǐng)參考圖5D，在步驟S410中，采用干法刻蝕或者濕法刻蝕工藝回刻蝕去除所述蓋 層505,然后采用集成電路制造的后道金屬互連工藝在移除蓋層505的器件表面上形成互 連金屬層508。圖中互連金屬層508為第一層互連金屬M(fèi)l,互連金屬為銅、媒、鉛、金、鐵、鐵 鶴、氮化鐵、粗、氮化粗中的一種或者多種的組合。圖中可見(jiàn)，互連金屬層508表面沿堆疊標(biāo) 記溝槽凹陷，且與堆疊標(biāo)記溝槽之間形成空隙或空腔，相比圖2中的堆疊標(biāo)記溝槽實(shí)體填 充和互連金屬層的平坦表面，使得光照射時(shí)有折射形成，光信號(hào)大大增強(qiáng)，因此獲得的堆疊 標(biāo)記對(duì)準(zhǔn)圖像相對(duì)現(xiàn)有技術(shù)更清晰明了，有利于集成電路H維堆疊的對(duì)準(zhǔn)，提高集成電路 的成品率。
[0067] 綜上所述，本發(fā)明的穿透娃通孔結(jié)構(gòu)的形成方法W及集成電路制造方法，實(shí)質(zhì)上 是一種中通孔型（Via-Middle)制作方案，在集成電路制造前道工藝的半導(dǎo)體器件制作完成 之后、集成電路制造后道金屬互連工藝之前，后不立即進(jìn)行接觸孔和堆疊標(biāo)記的制作工藝， 而是改為先進(jìn)行所述穿透娃通孔結(jié)構(gòu)的形成工藝，當(dāng)穿透娃通孔結(jié)構(gòu)制作完成之后，再進(jìn) 行接觸孔和堆疊標(biāo)記的制作工藝，未增加掩膜版數(shù)目，而且形成的互連金屬層的表面沿堆 疊標(biāo)記溝槽凹陷，使得光照射時(shí)有折射形成，光信號(hào)增強(qiáng)，可W獲得清晰明確的堆疊標(biāo)記對(duì) 準(zhǔn)圖像，從而提高集成電路制造的良率。
[0068] 顯然，本領(lǐng)域的技術(shù)人員可W對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神 和范圍。該樣，倘若本發(fā)明的該些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之 內(nèi)，則本發(fā)明也意圖包含該些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1. 一種穿透硅通孔結(jié)構(gòu)的形成方法，其特征在于，所述穿透硅通孔結(jié)構(gòu)的形成方法在 集成電路前道工藝的半導(dǎo)體器件制作之后、半導(dǎo)體器件接觸孔制作之前完成，包括： 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底的器件區(qū)形成有半導(dǎo)體器件； 在所述半導(dǎo)體襯底和半導(dǎo)體器件表面上依次形成層間介質(zhì)層和阻擋層； 依次刻蝕所述阻擋層、層間介質(zhì)層及其下方的部分半導(dǎo)體襯底以形成穿透硅通孔溝 槽； 在所述穿透硅通孔溝槽中形成隔離層； 在所述穿透硅通孔溝槽填充銅，以形成穿透硅通孔結(jié)構(gòu)。
2. 如權(quán)利要求1所述的穿透硅通孔結(jié)構(gòu)的形成方法，其特征在于，所述阻擋層為氮化 硅或者氮氧化硅。
3. 如權(quán)利要求1所述的穿透硅通孔結(jié)構(gòu)的形成方法，其特征在于，通過(guò)化學(xué)氣相沉積 工藝或者低溫?zé)嵫趸L(zhǎng)工藝在所述穿透硅通孔溝槽中形成隔離層。
4. 如權(quán)利要求3所述的穿透硅通孔結(jié)構(gòu)的形成方法，其特征在于，所述隔離層為正硅 酸乙酯TEOS。
5. 如權(quán)利要求1所述的穿透硅通孔結(jié)構(gòu)的形成方法，其特征在于，在所述穿透硅通孔 溝槽中形成隔離層之后，在所述穿透硅通孔溝槽填充銅之前，還在所述穿透硅通孔溝槽中 形成阻擋籽晶層。
6. -種集成電路制造方法，其特征在于，包括： 提供半導(dǎo)體襯底，采用集成電路前道制造工藝在所述半導(dǎo)體襯底的器件區(qū)形成半導(dǎo)體 器件； 采用權(quán)利要求1至5中任一項(xiàng)所述的穿透硅通孔結(jié)構(gòu)的形成方法，在所述半導(dǎo)體襯底 及其上方的層間介質(zhì)層中形成穿透硅通孔結(jié)構(gòu)； 去除所述阻擋層上方的用于形成穿透硅通孔結(jié)構(gòu)的隔離層； 在所述阻擋層和穿透硅通孔結(jié)構(gòu)上方形成蓋層； 依次刻蝕所述半導(dǎo)體器件上方以及堆疊標(biāo)記區(qū)的半導(dǎo)體襯底上方的蓋層、阻擋層和層 間介質(zhì)層，形成接觸孔和堆疊標(biāo)記溝槽； 在所述接觸孔和堆疊標(biāo)記溝槽中填充導(dǎo)電材料，形成接觸孔結(jié)構(gòu)和堆疊標(biāo)記結(jié)構(gòu)； 去除所述蓋層，采用集成電路后道金屬互連工藝在所述阻擋層、接觸孔結(jié)構(gòu)和堆疊標(biāo) 記結(jié)構(gòu)上方形成互連金屬層。
7. 如權(quán)利要求6所述的集成電路制造方法，其特征在于，所述蓋層為氮化硅或者碳氮 化硅。
8. 如權(quán)利要求6所述的集成電路制造方法，其特征在于，所述蓋層的厚度為100A? loo。A。
9. 如權(quán)利要求6所述的集成電路制造方法，其特征在于，采用干法刻蝕或者濕法刻蝕 工藝回刻蝕去除所述蓋層。
【文檔編號(hào)】H01L23/522GK104465492SQ201310438557
【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2013年9月23日 優(yōu)先權(quán)日:2013年9月23日
【發(fā)明者】包小燕, 朱賽亞, 童浩, 葛洪濤 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司