用于硅通孔疊層芯片的測試方法
【專利摘要】本發(fā)明公開了一種用于硅通孔疊層芯片的測試方法，在需要測試的晶圓芯片上開始若干組四個(gè)相鄰的TSV垂直通孔，并在兩個(gè)通孔間按照需求制作金屬連接線，再在晶圓芯片背部制作鍵合凸點(diǎn)，最后將所有的測試芯片逐一進(jìn)行疊層，使下層測試芯片的金屬連接線與上層測試芯片的鍵合凸點(diǎn)接觸，采用探針進(jìn)行測試，本發(fā)明能夠?qū)崟r(shí)得到不同互連線的電阻值，每層的電通斷狀態(tài)；若出現(xiàn)斷路，可以迅速準(zhǔn)確定位出層次間、通孔處填充還是表面金屬連接線處出現(xiàn)異常，進(jìn)而進(jìn)行工藝優(yōu)化，提高多層芯片模塊合格率。
【專利說明】
用于硅通孔疊層芯片的測試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明術(shù)語芯片測試領(lǐng)域，具體涉及一種用于硅通孔疊層芯片的測試方法。
【【背景技術(shù)】】
[0002]隨著電子和半導(dǎo)體器件封裝的小型化、集成化與高密度化，以及三維封裝技術(shù)的不斷發(fā)展，硅通孔TSV技術(shù)也逐步走出實(shí)驗(yàn)室，進(jìn)入市場。硅通孔技術(shù)是采用垂直方向的電互連技術(shù)，使用導(dǎo)電的塊、柱、球等結(jié)構(gòu)將多層芯片堆疊放置形成多層之間的電氣連接。然而，由于電子元器件的功能越來越多，密度越來越高，上述垂直電互連點(diǎn)的數(shù)目也越來越多，互連之間的電連接成為影響封裝后整個(gè)電子系統(tǒng)可靠性的主要因素。因此，需要對多層之間電導(dǎo)通進(jìn)行有效的測試。
[0003]現(xiàn)有方法是，采用探針卡對圓片完成后的晶圓進(jìn)行電測試，篩選出合格的芯片進(jìn)行多層芯片疊層，得到多層TSV疊層芯片，最后得整個(gè)疊層芯片模塊進(jìn)行電測試。該方法缺點(diǎn)是，無法對多層疊層過程中電導(dǎo)通質(zhì)量進(jìn)行在線檢測，更加無法對疊層過程電導(dǎo)通缺陷點(diǎn)進(jìn)行定位。
【
【發(fā)明內(nèi)容】
】
[0004]本發(fā)明的目的在于克服上述不足，提供一種用于硅通孔疊層芯片的測試方法，能夠?qū)﹄妼?dǎo)通缺陷進(jìn)行定位，進(jìn)而提升多層芯片模塊合格率。
[0005]為了達(dá)到上述目的，本發(fā)明包括以下步驟:
[0006]步驟一，在晶圓芯片的空白區(qū)域做若干組四個(gè)相鄰的TSV垂直通孔，并進(jìn)行填充，在其表面做兩個(gè)通孔之間的金屬連接線；
[0007]步驟二，在晶圓芯片的背面形成鍵合凸點(diǎn)，切割成單個(gè)芯片，形成具有通孔的測試芯片；
[0008]步驟三，重復(fù)步驟一和步驟二，制作若干具有通孔的測試芯片；
[0009]步驟四，將步驟三所制作的所有具有通孔的測試芯片逐一進(jìn)行疊層，使下層測試芯片的金屬連接線與上層測試芯片的鍵合凸點(diǎn)接觸；
[0010]步驟五，采用探針對頂層測試芯片的金屬連接線進(jìn)行電阻測試，即完成用于硅通孔疊層芯片的測試方法。
[0011 ]所述金屬連接線采用RDL線條。
[0012]所述金屬連接線采用金屬Cu線條。
[0013]所述鍵合凸點(diǎn)采用Sn、Cu形成的共晶鍵合金屬物質(zhì)。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明在需要測試的晶圓芯片上開始若干組四個(gè)相鄰的TSV垂直通孔，并在兩個(gè)通孔間按照需求制作金屬連接線，再在晶圓芯片背部制作鍵合凸點(diǎn)，最后將所有的測試芯片逐一進(jìn)行疊層，使下層測試芯片的金屬連接線與上層測試芯片的鍵合凸點(diǎn)接觸，采用探針進(jìn)行測試，本發(fā)明能夠?qū)崟r(shí)得到不同互連線的電阻值，每層的電通斷狀態(tài)；若出現(xiàn)斷路，可以迅速準(zhǔn)確定位出層次間、通孔處填充還是表面金屬連接線處出現(xiàn)異常，進(jìn)而進(jìn)行工藝優(yōu)化，提高多層芯片模塊合格率;本發(fā)明通過在晶圓芯片的空白區(qū)域做結(jié)構(gòu)進(jìn)行測試，避免了測試過程中損傷芯片表面鍵合;通過多層間的結(jié)構(gòu)，可以在多層芯片疊層過程中，對每層進(jìn)行實(shí)時(shí)測試電阻值，判定每層鍵合效果，并及時(shí)定位鍵合異常狀態(tài)。
【【附圖說明】】
[0015]圖1為本發(fā)明具有通孔的測試芯片的結(jié)構(gòu)示意圖；
[0016]圖2為本發(fā)明兩層具有通孔的測試芯片的結(jié)構(gòu)示意圖；
[0017]圖3為本發(fā)明三層具有通孔的測試芯片的結(jié)構(gòu)示意圖；
[0018]圖4為本發(fā)明四層具有通孔的測試芯片的結(jié)構(gòu)示意圖；
[0019]其中，I為TSV通孔;2為金屬連接線。
【【具體實(shí)施方式】】
[0020]下面結(jié)合附圖和實(shí)施例對本發(fā)明做進(jìn)一步說明。
[0021]參見圖1，本發(fā)明包括以下步驟:
[0022]步驟一，在晶圓芯片的空白區(qū)域做若干組四個(gè)相鄰的TSV垂直通孔1，并進(jìn)行填充，在其表面做兩個(gè)通孔之間的金屬連接線2 ；
[0023]步驟二，在晶圓芯片的背面形成鍵合凸點(diǎn)，切割成單個(gè)芯片，形成具有通孔的測試芯片；
[0024]步驟三，重復(fù)步驟一和步驟二，制作若干具有通孔的測試芯片；
[0025]步驟四，將步驟三所制作的所有具有通孔的測試芯片逐一進(jìn)行疊層，使下層測試芯片的金屬連接線2與上層測試芯片的鍵合凸點(diǎn)接觸；
[0026]步驟五，采用探針對頂層測試芯片的金屬連接線2進(jìn)行電阻測試，即完成用于硅通孔疊層芯片的測試方法。
[0027]優(yōu)選的，金屬連接線2采用金屬Cu線條的RDL線條。
[0028]優(yōu)選的，鍵合凸點(diǎn)采用Sn、Cu等能夠形成共晶鍵合的金屬物質(zhì)。
[0029]實(shí)施例1:
[0030]將第二層芯片背面與第一層芯片正面相應(yīng)位置進(jìn)行鍵合，然后采用探針，依次測試圖2中測試點(diǎn)1、測試點(diǎn)2和測試點(diǎn)3的電阻值。
[0031]實(shí)施例2:
[0032]將第三層芯片背面與第二層芯片正面相應(yīng)位置進(jìn)行鍵合，然后采用探針，依次測試圖3中測試點(diǎn)1、測試點(diǎn)2、測試點(diǎn)3和測試點(diǎn)4的電阻值。
[0033]實(shí)施例3:
[0034]將第四層芯片背面與第三層芯片正面相應(yīng)位置進(jìn)行鍵合，然后采用探針，依次測試圖4中測試點(diǎn)1、測試點(diǎn)2、測試點(diǎn)3和測試點(diǎn)4的電阻值。
【主權(quán)項(xiàng)】
1.用于硅通孔疊層芯片的測試方法，其特征在于，包括以下步驟: 步驟一，在晶圓芯片的空白區(qū)域做若干組四個(gè)相鄰的TSV垂直通孔(I)，并進(jìn)行填充，在其表面做兩個(gè)通孔之間的金屬連接線(2); 步驟二，在晶圓芯片的背面形成鍵合凸點(diǎn)，切割成單個(gè)芯片，形成具有通孔的測試芯片; 步驟三，重復(fù)步驟一和步驟二，制作若干具有通孔的測試芯片； 步驟四，將步驟三所制作的所有具有通孔的測試芯片逐一進(jìn)行疊層，使下層測試芯片的金屬連接線(2)與上層測試芯片的鍵合凸點(diǎn)接觸； 步驟五，采用探針對頂層測試芯片的金屬連接線(2)進(jìn)行電阻測試，即完成用于硅通孔疊層芯片的測試方法。2.根據(jù)權(quán)利要求1所述的用于硅通孔疊層芯片的測試方法，其特征在于，所述金屬連接線(2)采用RDL線條。3.根據(jù)權(quán)利要求1或2所述的用于硅通孔疊層芯片的測試方法，其特征在于，所述金屬連接線(2)采用金屬Cu線條。4.根據(jù)權(quán)利要求1所述的用于硅通孔疊層芯片的測試方法，其特征在于，所述鍵合凸點(diǎn)采用Sn、Cu形成的共晶鍵合金屬物質(zhì)。
【文檔編號】H01L21/66GK105845597SQ201610317811
【公開日】2016年8月10日
【申請日】2016年5月13日
【發(fā)明人】吳道偉
【申請人】中國航天科技集團(tuán)公司第九研究院第七七研究所, 中國航天科技集團(tuán)公司第九研究院第七七一研究所