自組裝單層原位氣相沉積作為銅助粘劑及擴散阻障件的方法
【專利摘要】本發(fā)明涉及自組裝單層原位氣相沉積作為銅助粘劑及擴散阻障件的方法。銅區(qū)域在介電層中形成。包含有自組裝單層的擴散阻障件沉積在銅區(qū)域上方。覆蓋層沉積在自組裝單層上方。在某些具體實施例中，覆蓋層及自組裝單層沉積在相同的處理室中。
【專利說明】自組裝單層原位氣相沉積作為銅助粘劑及擴散阻障件的方法
【技術領域】
[0001]本發(fā)明一般涉及半導體領域，并且更尤指自組裝單層(self-assembledmonolayer)原位(in_situ)氣相沉積的方法。
【背景技術】
[0002]隨著集成電路裝置尺寸持續(xù)縮減以達到較高的操作頻率、較低的功耗、以及整體較高的生產(chǎn)力，制造可靠的互連對于制造及效能兩方面已變得日益困難。
[0003]為了制造具有快操作速度的可靠裝置，銅(Cu)因為其相較于鋁具有較低電阻并且較不易產(chǎn)生電子遷移與應力遷移而正成為選用以形成互聯(lián)線的材料。
[0004]然而，Cu有各種缺點。例如，Cu對S12及其它介電材料的粘著強度差。因此，需要可靠的擴散阻障件及助粘劑以使銅互連可實現(xiàn)。某些目前所使用的接口阻障層材料包括鉭(Ta)、鉭氮化物(TaN)以及鈦(TiN)。這些層在通過習知方法予以沉積時難以形成為均勻并且連續(xù)的層件。這在所要予以沉積的層件厚度小于10納米時以及此等層件形成如通孔(via)般呈高深寬比(aspect rat1)(例如,深度比寬度)特征時尤其真實。已知Cu/覆蓋層接口會促成電子遷移(EM)故障，因此優(yōu)化Cu/覆蓋接口(cap interface)對于EM可靠度效能具有關鍵性。因此，期望具有用于形成銅助粘劑及擴散阻障件的改良型方法。
【發(fā)明內容】
[0005]一般而言，本發(fā)明的具體實施例提供用于自組裝單層原位氣相沉積作為銅助粘劑及擴散阻障件的方法。銅區(qū)域在介電層中形成。由自組裝單層制成的擴散阻障件沉積在銅區(qū)域上方。覆蓋層沉積在自組裝單層上方。在某些具體實施例中，覆蓋層及自組裝單層在相同的處理室中予以沉積。本發(fā)明的具體實施例相較于先前技術的阻障層材料可提供如制造程序期間降低不希望有的銅區(qū)域氧化風險、減少材料浪費、以及改善銅區(qū)域與覆蓋層之間阻障層的粘著性及有效性等優(yōu)點。
[0006]本發(fā)明的一個態(tài)樣包括形成半導體結構的方法。本方法包括在介電層中形成通孔；在通孔中形成第一阻障層；在通孔中形成銅區(qū)域；在銅區(qū)域上方沉積第二阻障層；以及在第二阻障層上方沉積覆蓋層。沉積第二阻障層包括在化學氣相沉積工具室中沉積自組裝單層。
[0007]本發(fā)明的另一個態(tài)樣包括形成半導體結構的方法。本方法包括在介電層中形成通孔；在通孔中形成第一阻障層；在通孔中形成銅區(qū)域；在銅區(qū)域上方沉積第二阻障層；以及在第二阻障層上方沉積覆蓋層。沉積第二阻障層包括在原子層沉積工具室中沉積自組裝單層。
[0008]本發(fā)明的另一態(tài)樣包括形成半導體結構的方法。本方法包括在介電層中形成通孔；在通孔中形成第一阻障層；在通孔中形成銅區(qū)域；在銅區(qū)域上方沉積第二阻障層；以及在第二阻障層上方沉積覆蓋層。沉積第二阻障層包括在等離子增強型化學氣相沉積工具室中沉積自組裝單層。
【專利附圖】
【附圖說明】
[0009]搭配附圖經(jīng)由下文本發(fā)明各種態(tài)樣的詳述將得以更輕易地理解本發(fā)明的這些及其它特征，其中:
[0010]圖1表示本發(fā)明一具體實施例于起始點(starting point)的半導體結構；
[0011]圖2根據(jù)描述性具體實施例表示形成通孔的后續(xù)處理步驟后的半導體結構；
[0012]圖3根據(jù)描述性具體實施例表示形成第一阻障層的后續(xù)處理步驟后的半導體結構；
[0013]圖4根據(jù)描述性具體實施例表示形成銅區(qū)域的后續(xù)處理步驟后的半導體結構；
[0014]圖5根據(jù)描述性具體實施例表示形成第二阻障層的后續(xù)處理步驟后的半導體結構；
[0015]圖6根據(jù)描述性具體實施例表示形成覆蓋層的后續(xù)處理步驟后的半導體結構；
[0016]圖7根據(jù)描述性具體實施例表示流程圖；以及
[0017]圖8表不用于實施描述性具體實施例的沉積工具的一部分。
[0018]圖式未必依照比例。圖式僅用于表述，用意不在于描繪本發(fā)明的特定參數(shù)。圖式的用意在于僅描繪本發(fā)明的一般具體實施例，并且因而不應該予以視為范疇內的限制。在圖式中，相稱的組件符號代表相稱的組件。
[0019]符號說明
[0020]100半導體結構
[0021]102介電層
[0022]104 通孔
[0023]106第一阻障層
[0024]108銅區(qū)域
[0025]110第二阻障層、SAM層
[0026]112覆蓋層
[0027]200半導體結構
[0028]300半導體結構
[0029]400半導體結構
[0030]500半導體結構
[0031]600半導體結構
[0032]700流程圖
[0033]750,752,754,756,758 程序步驟
[0034]800沉積工具
[0035]870 處理室
[0036]872 晶圓
[0037]874 基座
[0038]876 入氣口
[0039]878 調節(jié)閥。
【具體實施方式】
[0040]現(xiàn)在將參照附圖在本文更完整地說明示例性具體實施例，其中所表示的是示例性具體實施例。本發(fā)明的示例性具體實施例提供使用原位氣相沉積技術用于沉積自組裝單層(SAM)薄膜(film)的方法。在某些具體實施例中，于銅區(qū)域上方形成SAM薄膜，并且依次在相同的處理室中于SAM薄膜上方形成覆蓋層。這降低在制造程序期間不想要的銅氧化的風險。此外，強接口鍵結(interfacial bonding)可固化Cu,并且減少Cu注入ILD接口的Cu離子，從而降低時間相依性介電質崩潰(TDDB)的風險。
[0041]將了解本揭示可用許多不同形式予以體現(xiàn)并且不應該予以推斷為受限于本文所提的示例性具體實施例。反而，這些具體實施例經(jīng)提供以至于本揭示將透徹并且完整，并且將傳達本發(fā)明的范疇予所屬領域的技術人員。本文所用術語的目的僅在于說明特殊具體實施例并且意圖不在于限制本揭示。例如，如本文中所用，單數(shù)形式「一」、「一種」、「一個」、以及「該」的用意在于同時包括復數(shù)形式，上下文另有所指除外。還有，「一」、「一種」、「一個」等用字未指示數(shù)量限制，而是指示存在至少一所引用的項目。將進一步理解的是，用字「包含有」及/或「包含」、或、「包括」及/或「包括有」在用于本說明書時指定所述特征、區(qū)域、完整物(integer)、步驟、操作、組件、及/或元件的存在性，而非排除一或多個其它其特征、區(qū)域、完整物、步驟、操作、組件、元件、及/或群組的存在或增加。
[0042]本說明書全篇對于「一具體實施例」、「一個具體實施例」、「具體實施例」、「示例性具體實施例」、或類似用語意指結合具體實施例所述的特殊特征、結構、或特性含括在本發(fā)明的至少一具體實施例中。因此，本說明書全篇的用詞表現(xiàn)「在一具體實施例中」、「在一個具體實施例」、「在具體實施例」以及類似用語可，但不一定要，全部意指相同的具體實施例。
[0043]用字「上覆」或「在頂上」、「置于…上」或「上置于」、「下伏」、「在下方」或「之下」意指如第一結構，例如第一層，的第一組件出現(xiàn)在如第二結構，例如第二層，的第二組件上，其中，如接口結構，例如接口層，的中介組件(intervening element)可出現(xiàn)在第一組件與第二組件之間。
[0044]請再參閱圖標，圖1表示本發(fā)明一具體實施例于起始點的半導體結構100。半導體結構100包括介電層102。介電層102可為層間介電層(interlevel dielectric layer,ILD)。ILD可包含多個介電層以及隨選地包含一或多個蝕刻中止層。
[0045]圖2表示在介電層102中形成通孔104的后續(xù)處理步驟后的半導體結構200?？墒褂脴I(yè)界標準蝕刻及微影技術形成通孔。
[0046]圖3表示在通孔104內部表面上形成第一阻障層106的后續(xù)處理步驟后的半導體結構300。第一阻障層可為金屬層，如基于鉭的層件。第一阻障層可通過包括但不局限于物理氣相沉積(PVD)、化學氣相沉積(CVD)、等離子增強型化學氣相沉積(PECVD)或原子層沉積(ALD)等任何適用的沉積方法予以形成。
[0047]圖4表示形成銅區(qū)域108、填充通孔(對照圖3的104)的后續(xù)處理步驟后的半導體結構400?？赏ㄟ^包括但不局限于電鍍等任何適用的沉積方法形成銅區(qū)域108。在沉積銅區(qū)域108后，退火Cu以穩(wěn)定晶體結構，并且可接著進行如化學氣相拋光(CMP)等平整化程序以令銅區(qū)域108與第一阻障層106及介電層102呈平面。
[0048]圖5表示形成第二阻障層110的后續(xù)處理步驟后的半導體結構500。第二阻障層為自組裝單層(SAM)，并且經(jīng)由原位氣相沉積技術予以沉積。在一具體實施例中，SAM層110經(jīng)由化學氣相積工具予以沉積。在另一具體實施例中，SAM層110經(jīng)由等離子增強型化學氣相沉積工具予以沉積。在具體實施例中，SAM層110具有范圍從大約10埃到大約30埃的厚度T0本發(fā)明的具體實施例可利用各種SAM,包括但不局限于氨基娃燒(amino-silane)、巰基娃燒(mercapto-silane)、具有芳香環(huán)的有機娃燒(organosilane with aromatic ring)。
[0049]可使用的某些氨基硅烷SAM包括:
[0050]APTMS:H2NCH2CH2CH2Si (0CH3) 3 ；
[0051 ] APTES:H2NCH2CH2CH2Si (0C2H5) 3 ；
[0052]APDMS: (3_氨基丙基)二甲基乙氧基硅烷
[0053](3-aminopropyldimethylethoxysi lane)；
[0054]N-(2-氨乙基)-3-氨基丙基三甲氧硅烷
[0055](EDA)(N-(2-aminoethyl)-3-aminopropyltrimethoxysilane)；
[0056](3-二甲氧基甲硅烷基丙基)二乙撐三氨
[0057](DETA)((3-trimethoxysilylpropyl)diethylenetriamine)；
[0058]4_ 氨基苯基三甲氧娃燒(4-aminophenyltrimethoxysilane);以及
[0059]苯基氨基-甲基三甲氧基硅烷
[0060](phenylamino-methyltrimethoxysi lane)。
[0061 ] 可使用的某些巰基硅烷SAM包括:
[0062]MPTMS:3_巰基丙基三甲氧基硅烷
[0063](3-mercaptopropyltrimethoxysi lane):HS(CH2)3Si(0CH3)3 ；
[0064]MPTES:3-巰基丙基三乙氧硅烷
[0065](3-mercaptopropy ltriethoxysi lane):HS (CH2) 3Si (0C2H5) 3 ;以及 MPMDMS: 3_ 疏基丙基甲基~■甲氧基娃燒
[0066](3-mercaptopropylmethyldimethoxysi lane):
[0067]HS (CH2) 3Si (CH3) (0CH3) 2。
[0068]具有芳香環(huán)的有機硅烷可包括(CH2) n-Si (0CH3) 3。
[0069]沉積用參數(shù)可包括范圍為大約攝氏50度到大約攝氏120度的反應溫度、范圍從大約0.1托到大約10托的硅烷前驅物汽壓、以及范圍從大約I分鐘到大約30分鐘的反應時間。
[0070]圖6表示形成覆蓋層112的后續(xù)處理步驟后的半導體結構600。在具體實施例中，覆蓋層112可包括硅碳化物或硅碳化物的氮化物。在具體實施例中，覆蓋層112可如第二阻障層110予以在相同的室體中沉積。這由于其限制銅區(qū)域108曝露于環(huán)境空氣而提供防止銅區(qū)域108上形成氧化物的優(yōu)點。其它優(yōu)點可包括減少產(chǎn)生受污染廢液與聚化產(chǎn)物、以及有效涂布高深寬比結構。在其它具體實施例中，第一室體可用于沉積第二阻障層110并且第二室體可用于沉積覆蓋層112。轉移室可用于在第一與第二室體之間搬運晶圓(wafer)。在這些具體實施例中，第二阻障層110可予以沉積自原子層沉積(ALD)室、或等離子增強型ALD (PEALD)室。
[0071]圖7根據(jù)描述性具體實施例表示流程圖700。在程序步驟750中，形成通孔(請參閱圖2的104)。在程序步驟752中，形成第一阻障區(qū)(請參閱圖3的106)。在某些具體實施例，第一阻障區(qū)可為金屬或金屬化合物，如鉭或基于鉭的化合物。在其它具體實施例中，第一阻障區(qū)可包括自組裝單層。在某些具體實施例中，第一阻障區(qū)可為與第二阻障區(qū)具有相同材料的材料。在程序步驟754中，形成銅區(qū)域(請參閱圖5的108)。在程序步驟756中，形成第二阻障區(qū)(請參閱圖5的110)。第二阻障區(qū)為自組裝單層，并且使用如化學氣相沉積(CVD)工具、等離子增強型化學氣相沉積(PECVD)工具、ALD工具或PEALD工具之類的工具經(jīng)由原位氣相沉積予以沉積。在程序步驟758中，沉積覆蓋層112 (請參閱圖6的112)。在具體實施例中，覆蓋層112可包括硅碳化物或碳化物的氮化物。在具體實施例中，可在后續(xù)處理步驟中如第二阻障層110在相同室體中沉積覆蓋層112。因此，在沉積第二阻障層110與沉積覆蓋層112之間不用令半導體結構(例如晶圓)離開室體即可在半導體結構上沉積第二阻障層110和覆蓋層112兩者。
[0072]圖8表不用于實施描述性具體實施例的沉積工具800的一部分。沉積工具800包括處理室870。在室體870內沉積的是由基座874所支撐的晶圓872。經(jīng)由入氣口 876對晶圓872均勻地施加反應氣體。經(jīng)由調節(jié)閥878控制處理室870內的壓力。通過在室體870中沉積第二阻障層110和覆蓋層112兩者，得以緩解銅區(qū)域108上不希望有的氧化問題(請參閱圖6)，從而得以改良半導體制造程序。
[0073]在各個具體實施例中，可提供并且配置設計工具以產(chǎn)生用于圖案化如本文所述半導體層的資料集。例如，可產(chǎn)生資料集以產(chǎn)生微影操作期間用以圖案化如本文所述結構用層件的光罩。此等設計工具可包括一或多個模塊的集合并且也可包括硬件、軟件、或其組合。因此，舉例而言，工具可為一或多個軟件模塊、硬件模塊、軟/硬件模塊、或任何其組合或排列的集合。在另一實施例中，工具可為其上執(zhí)行軟件或硬件實現(xiàn)于其中的計算裝置或其它器具。如本文所使用，模塊可能利用硬件、軟件、或其組合的任何形式予以實現(xiàn)。例如，可能實現(xiàn)一或多個處理器、控制器、特殊應用集成電路(ASIC)、可程序化邏輯陣列(PLA)、邏輯元件、軟件程序、或其它機制以組成模塊。在實現(xiàn)中，本文所述的各種模塊可能予以實現(xiàn)成離散模塊或功能并且所說明的特征可在一或多個模塊之間予以部分或全部共享。換句話說，對于所述領域具有普通技術者在閱讀本說明后將明顯可知的是，本文所述的各種特征及功能可在任何給定的應用中予以實現(xiàn)并且可在一或多個分離或共享模塊中以各種組合及排列予以實現(xiàn)。即使功能的各種特征或組件可予以單獨說明或主張為分離模塊，所述領域具有普通技術者仍將理解可在一或多個共通軟件和硬件組件之間共享功能的這些特征，并且此說明不得需要或暗示分離的硬件或軟件組件用于實現(xiàn)此等特征或功能。
[0074]明顯得知已提供用于自組裝單層原位氣相沉積的方法。盡管已搭配示例性具體實施例特別表示并且說明本發(fā)明，仍將了解所屬領域的技術人員將想到變化及改進。例如，雖然描述性具體實施例在本文說明為一連串動作或事件，將了解本發(fā)明不受限于此等動作或事件的所示順序，除非有明確陳述。根據(jù)本發(fā)明，某些動作可有別于本文所示及/或所述隨其它動作或事件以不同順序及/或同時出現(xiàn)。另外，不是所有所述步驟都可必需用以實現(xiàn)根據(jù)本發(fā)明的方法。另外，根據(jù)本發(fā)明的方法可關聯(lián)本文所示和所述結構的形成及/或處理以及關聯(lián)未示的其它結構予以實現(xiàn)。因此，要理解所附權利要求書的用意在于涵蓋落于本發(fā)明真正精神內的所有此等改進及變更。
【權利要求】
1.一種形成半導體結構的方法，其包含: 在介電層中形成通孔； 在該通孔中形成第一阻障層； 在該通孔中形成銅區(qū)域； 在該銅區(qū)域上方沉積第二阻障層；以及 在該第二阻障層上方沉積覆蓋層； 其中，沉積該第二阻障層包含在化學氣相沉積工具室中沉積自組裝單層。
2.根據(jù)權利要求1所述的方法，其中，在該第二阻障層上方沉積該覆蓋層是在該化學氣相沉積工具室中予以進行。
3.根據(jù)權利要求1所述的方法，其中，在該第二阻障層上方沉積該覆蓋層包含沉積硅碳化物。
4.根據(jù)權利要求1所述的方法，其中，沉積該自組裝單層包含沉積氨基硅烷。
5.根據(jù)權利要求4所述的方法，其中，沉積該氨基硅烷包含沉積H2NCH2CH2CH2Si(0CH3)3。
6.根據(jù)權利要求4所述的方法，其中，沉積該氨基硅烷包含沉積H2NCH2CH2CH2Si(0C2H5)3。
7.根據(jù)權利要求4所述的方法，其中，沉積該氨基硅烷包含沉積(3-氨基丙基)二甲基乙氧基硅烷。
8.根據(jù)權利要求4所述的方法，其中，沉積該氨基硅烷包含沉積N-(2-氨乙基)-3-氨基丙基二甲氧娃燒。
9.根據(jù)權利要求4所述的方法，其中，沉積該氨基硅烷包含沉積(3-二甲氧基甲硅烷基丙基)二乙撐三氨。
10.根據(jù)權利要求4所述的方法，其中，沉積該氨基硅烷包含沉積4-氨基苯基三甲氧硅燒。
11.根據(jù)權利要求4所述的方法，其中，沉積該氨基硅烷包含沉積苯基氨基-甲基三甲氧基娃燒。
12.根據(jù)權利要求1所述的方法，其中，沉積該自組裝單層包含沉積巰基硅烷。
13.根據(jù)權利要求12所述的方法，其中，沉積該巰基硅烷包含沉積3-巰基丙基三甲氧基娃燒。
14.根據(jù)權利要求12所述的方法，其中，沉積該巰基硅烷包含沉積3-巰基丙基三乙氧硅烷。
15.根據(jù)權利要求12所述的方法，其中，沉積該巰基硅烷包含沉積3-巰基丙基甲基二甲氧基娃燒。
16.根據(jù)權利要求1所述的方法，其中，沉積該自組裝單層包含沉積有機硅烷。
17.根據(jù)權利要求1所述的方法，其中，該第一阻障層是由與該第二阻障層具有相同材料的材料所組成。
18.—種形成半導體結構的方法，其包含: 在介電層中形成通孔； 在該通孔中形成第一阻障層； 在該通孔中形成銅區(qū)域； 在該銅區(qū)域上方沉積第二阻障層；以及 在該第二阻障層上方沉積覆蓋層； 其中，沉積該第二阻障層包含在原子層沉積工具室中沉積自組裝單層。
19.一種形成半導體結構的方法，其包含: 在介電層中形成通孔； 在該通孔中形成第一阻障層； 在該通孔中形成銅區(qū)域； 在該銅區(qū)域上方沉積第二阻障層；以及 在該第二阻障層上方沉積覆蓋層； 其中，沉積該第二阻障層包含在等離子增強型化學氣相沉積工具室中沉積自組裝單層。
20.根據(jù)權利要求19所述的方法，其中，在該第二阻障層上方沉積覆蓋層是在該等離子增強型化學氣相沉積工具室中予以進行。
【文檔編號】H01L21/768GK104517893SQ201310455370
【公開日】2015年4月15日 申請日期:2013年9月29日 優(yōu)先權日:2013年9月29日
【發(fā)明者】童津泓 申請人:格羅方德半導體公司