單片集成電路的制作方法
【專利摘要】本發(fā)明得到一種能夠在不增加制造成本情況下將橫型晶體管和縱型二極管集成在一個(gè)基板上的單片集成電路?；澹?）具有二極管區(qū)域和晶體管區(qū)域。在二極管區(qū)域和晶體管區(qū)域，在基板（1）上依次設(shè)置有n-型GaN肖特基層（3）以及n+型GaN歐姆層（4）。AlGaN電子供給層（6）以及GaN電子行進(jìn)層不設(shè)置在二極管區(qū)域，在晶體管區(qū)域設(shè)置在n+型GaN歐姆層（4）上。在二極管區(qū)域設(shè)置有與n-型GaN肖特基層（3）連接的陽極電極（12）和與n+型GaN歐姆層（4）連接的陰極電極（10）。在AlGaN電子供給層（6）上設(shè)置有源極電極（7）、柵極電極（8）以及漏極電極（9）。
【專利說明】單片集成電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及在一個(gè)基板上集成了晶體管和二極管的單片集成電路。
【背景技術(shù)】
[0002]近年來，使用了氮化物半導(dǎo)體的晶體管的研究開發(fā)盛行，被應(yīng)用于高輸出放大器或低噪音放大器等。如果接收電路的低噪音放大器使用氮化物半導(dǎo)體，則能夠提高輸入功率耐受性，所以，不需要在低噪音放大器的前級配置的絕緣體。在低噪音放大器的后級連接有下變頻用的變頻器(mixer)。在被廣泛應(yīng)用的直接變頻方式的變頻器的情況下，變頻器的噪音指數(shù)起因于所使用的元件的低頻噪音。變頻器的元件常用二極管，但是，為了抑制低頻噪音，優(yōu)選以同質(zhì)結(jié)構(gòu)成并且不在表面流過電流的縱型二極管。
[0003]現(xiàn)有技術(shù)文獻(xiàn) 專利文獻(xiàn)
專利文獻(xiàn)1:日本特開2005-26242號公報(bào)。
[0004]在以往的單片集成電路中，二極管是通過將晶體管的源極和漏極短路而形成的，容易與橫型晶體管集成在一個(gè)基板上。但是，能夠降低低頻噪音的縱型二極管與橫型晶體管集成在一個(gè)基板上是困難的。
[0005]此外，還提出了在晶體管的層之上隔著分離層而設(shè)置有二極管的層的裝置(例如，參照專利文獻(xiàn)I)。在該裝置中追加了分離層，并且還必須與晶體管的層不同地形成二極管的層，所以存在制造成本增加這樣的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明是為了解決上述課題而提出的，其目的在于得到一種能夠在不增加制造成本的情況下將橫型晶體管和縱型二極管集成在一個(gè)基板上的單片集成電路。
[0007]本發(fā)明提供一種單片集成電路，其特征在于，具有:基板，具有二極管區(qū)域和晶體管區(qū)域；第一半導(dǎo)體層，在所述二極管區(qū)域和所述晶體管區(qū)域設(shè)置在所述基板上；第二半導(dǎo)體層，在所述二極管區(qū)域和所述晶體管區(qū)域設(shè)置在所述第一半導(dǎo)體層上；第三半導(dǎo)體層，不設(shè)置在所述二極管區(qū)域，在所述晶體管區(qū)域設(shè)置在所述第二半導(dǎo)體層上；第一電極，設(shè)置在所述二極管區(qū)域，與所述第一半導(dǎo)體層連接；第二電極，設(shè)置在所述二極管區(qū)域，與所述第二半導(dǎo)體層連接；源極電極、柵極電極以及漏極電極，設(shè)置在所述第三半導(dǎo)體層上。
[0008]根據(jù)本發(fā)明，能夠在不增加制造成本的情況下將橫型晶體管和縱型二極管集成在一個(gè)基板上。
【專利附圖】

【附圖說明】
[0009]圖1是示出本發(fā)明的實(shí)施方式I的單片集成電路的剖面圖。
[0010]圖2是示出本發(fā)明的實(shí)施方式2的單片集成電路的剖面圖。
[0011]圖3是示出本發(fā)明的實(shí)施方式3的單片集成電路的剖面圖。[0012]圖4是示出本發(fā)明的實(shí)施方式4的單片集成電路的剖面圖。
[0013]圖5是示出本發(fā)明的實(shí)施方式5的單片集成電路的剖面圖。
[0014]圖6是示出本發(fā)明的實(shí)施方式6的單片集成電路的剖面圖。
[0015]圖7是示出本發(fā)明的實(shí)施方式7的單片集成電路的剖面圖。
[0016]圖8是示出本發(fā)明的實(shí)施方式8的單片集成電路的剖面圖。
[0017]圖9是示出本發(fā)明的實(shí)施方式9的帶變頻器的接收電路的圖。
[0018]圖10是示出本發(fā)明的實(shí)施方式10的帶變?nèi)荻O管(varactor)的電壓控制振蕩器的圖。
[0019]圖11是示出本發(fā)明的實(shí)施方式11的帶變?nèi)荻O管的放大器的圖。
[0020]圖12是示出本發(fā)明的實(shí)施方式12的帶倍頻器的放大器的圖。
[0021]圖13是示出本發(fā)明的實(shí)施方式13的帶保護(hù)電路的放大器的圖。
[0022]圖14是示出本發(fā)明的實(shí)施方式14的開關(guān)的圖。
[0023]圖15是示出本發(fā)明的實(shí)施方式15的移相器的圖。
[0024]圖16是示出本發(fā)明的實(shí)施方式16的帶線性化單元(Iinearizer)的放大器的圖。
[0025]圖17是示出本發(fā)明的實(shí)施方式17的逆變器(inverter)的圖。
【具體實(shí)施方式】
[0026]參照附圖對本發(fā)明的實(shí)施方式的單片集成電路進(jìn)行說明。對相同或?qū)?yīng)的結(jié)構(gòu)要素標(biāo)注相同的附圖標(biāo)記，并且有時(shí)省略重復(fù)說明。
[0027]實(shí)施方式I
圖1是示出本發(fā)明的實(shí)施方式I的單片集成電路的剖面圖。基板I具有二極管區(qū)域和晶體管區(qū)域。在二極管區(qū)域和晶體管區(qū)域，在基板I上依次設(shè)置有緩沖層2、n_型GaN肖特基層3以及n+型GaN歐姆層4?；錓的材料是S1、SiC、GaN、藍(lán)寶石等適于GaN類外延生長的材料。
[0028]在晶體管區(qū)域，在n+型GaN歐姆層4上設(shè)置有i型的GaN電子行進(jìn)層5，在其上設(shè)置有i型的AlGaN電子供給層6。在二極管區(qū)域，GaN電子行進(jìn)層5以及AlGaN電子供給層6被刻蝕除去。此外，AlGaN電子行進(jìn)層5不限于非摻雜，也可以是η型。
[0029]在AlGaN電子供給層6上設(shè)置有源極電極7、柵極電極8以及漏極電極9。在二極管區(qū)域，在η+型GaN歐姆層4的上表面設(shè)置有陰極電極10。在二極管區(qū)域，在基板I設(shè)置有通孔11。陽極電極12設(shè)置于在通孔11內(nèi)露出的η—型GaN肖特基層3的下表面，與基板I的背面的背面金屬13連接。
[0030]利用絕緣注入所形成的絕緣層14將二極管區(qū)域的η—型GaN肖特基層3以及η+型GaN歐姆層4和晶體管區(qū)域的η_型GaN肖特基層3以及η+型GaN歐姆層4絕緣分離。
[0031]在本實(shí)施方式中，η+型GaN歐姆層4和η_型GaN肖特基層3被晶體管和二極管共用。因此，不需要形成與晶體管的層不同的二極管的層。因此，能夠在不增加制造成本的情況下將橫型晶體管和縱型二極管集成在一個(gè)基板上。
[0032]由于AlGaN電子供給層6具有比GaN電子行進(jìn)層5寬的帶隙，所以，二維電子氣分布在GaN電子行進(jìn)層5和AlGaN電子供給層6的界面附近區(qū)域。因此，作為晶體管，構(gòu)成將高遷移率的二維電子氣(2DEG)作為溝道的HEMT (High Electron Mobility Transistor:高電子遷移率晶體管)。
[0033]此外，由η+型GaN歐姆層4、η_型GaN肖特基層3、陽極電極12以及陰極電極10構(gòu)成肖特基勢壘二極管。由于η+型GaN歐姆層4具有比η_型GaN肖特基層3高的雜質(zhì)濃度，所以，寄生電阻下降。并且，通過寄生電阻下降，從而也能夠降低低頻噪音。此外，肖特基接合部的接合電容由于低濃度雜質(zhì)的η—型GaN肖特基層3而下降，所以，二極管的截止
頻率變高。
[0034]此外，經(jīng)由通孔11將背面金屬13和陽極電極12直接連接，由此，陽極電極12和GND之間的電感成分降低。因此，在將二極管應(yīng)用于變頻器的情況下，變頻器的高頻特性被改善。
[0035]實(shí)施方式2
圖2是示出本發(fā)明的實(shí)施方式2的單片集成電路的剖面圖。在晶體管區(qū)域，在η+型GaN歐姆層4和GaN電子行進(jìn)層5之間設(shè)置有P型GaN層15。由于該ρ型GaN層15成為電子的勢壘，所以，能夠減少從二維電子氣通過η+型GaN歐姆層4向基板I側(cè)泄漏的電流。
[0036]實(shí)施方式3
圖3是示出本發(fā)明的實(shí)施方式3的單片集成電路的剖面圖。在實(shí)施方式I中，存在二維電子氣經(jīng)由η+型GaN歐姆層4向基板I泄漏的可能性。因此，在本實(shí)施方式中，使用η_型AlGaN肖特基層16以及η+型AlGaN歐姆層17來代替實(shí)施方式I的η_型GaN肖特基層3以及η+型GaN歐姆層4。
[0037]由于η_型AlGaN肖特基層16以及η.型AlGaN歐姆層17具有比GaN電子行進(jìn)層5寬的帶隙，所以，作為從二維電子氣向基板I側(cè)泄漏的電子的勢壘進(jìn)行工作。此外，由于在η+型AlGaN歐姆層17和GaN電子行進(jìn)層5的界面也形成有二維電子氣，所以，晶體管的最大漏極電流提高，晶體管的輸出被改善。
[0038]實(shí)施方式4
圖4是示出本發(fā)明的實(shí)施方式4的單片集成電路的剖面圖。代替實(shí)施方式I的η—型GaN肖特基層3以及η+型GaN歐姆層4，在基板I上依次疊層有P型GaN層18以及η型GaN層19。陽極電極12經(jīng)由背面金屬13而被接地。將該陽極接地了的ρη 二極管能夠作為變?nèi)荻O管來利用。為了提高變?nèi)荻O管電容的線形性和電容變動比，需要適當(dāng)調(diào)整P型GaN層18和η型GaN層19的摻雜濃度和層厚。此外，如果P型GaN層18的外延生長困難，也可以使用i型GaN層。
[0039]實(shí)施方式5
圖5是示出本發(fā)明的實(shí)施方式5的單片集成電路的剖面圖。代替實(shí)施方式I的η—型GaN肖特基層3以及η+型GaN歐姆層4，在基板I上依次疊層有η型GaN層20、i型GaN層21以及ρ型GaN層22。與實(shí)施方式2同樣地，能夠利用P型GaN層22抑制向基板I側(cè)的漏電流。此外，pin 二極管的導(dǎo)通電阻和截止電容比肖特基二極管低，所以能夠?qū)崿F(xiàn)具有低損失、高絕緣特性的開關(guān)。
[0040]實(shí)施方式6
圖6是示出本發(fā)明的實(shí)施方式6的單片集成電路的剖面圖。在n+型GaN歐姆層4和GaN電子行進(jìn)層5之間設(shè)置有刻蝕停止層23?？涛g停止層23的材料是AlGaN、AlN等，導(dǎo)電型通常是i型。該刻蝕停止層23在刻蝕二極管區(qū)域的GaN電子行進(jìn)層5和AlGaN電子供給層6時(shí)被用作停止層。
[0041]實(shí)施方式7
圖7是示出本發(fā)明的實(shí)施方式7的單片集成電路的剖面圖。二極管區(qū)域的η—型GaN肖特基層3以及η+型GaN歐姆層4和晶體管區(qū)域的η_型GaN肖特基層3以及η+型GaN歐姆層4被臺面24分離。即便使用臺面24來代替實(shí)施方式I等的絕緣層14，也能夠?qū)⒍O管區(qū)域和晶體管區(qū)域絕緣分離。
[0042]實(shí)施方式8
圖8是示出本發(fā)明的實(shí)施方式8的單片集成電路的剖面圖。在本實(shí)施方式中，不在基板I設(shè)置通孔11。在η+型GaN歐姆層25上形成有η_型GaN肖特基層26。在二極管區(qū)域，在GaN電子行進(jìn)層5和AlGaN電子供給層6被刻蝕之后，進(jìn)一步將η_型GaN肖特基層26的一部分除去，η+型GaN歐姆層25的上表面的一部分露出。
[0043]在二極管區(qū)域，在η_型GaN肖特基層26的一部分被除去的部分，在η+型GaN肖特基層25的上表面設(shè)置有陰極電極10。陽極電極12設(shè)置在η_型GaN肖特基層26的上表面。
[0044]由于能夠在基板表面?zhèn)葘﹃枠O和陰極進(jìn)行布線，所以，能夠?qū)崿F(xiàn)不與GND連接的反并聯(lián)二極管對電路。因此，能夠?qū)崿F(xiàn)諧波變頻器(harmonic mixer)等小型且低價(jià)的變頻器。其他結(jié)構(gòu)以及效果與實(shí)施方式I相同。此外，也可以將本實(shí)施方式的結(jié)構(gòu)和實(shí)施方式2?7的結(jié)構(gòu)組合。
[0045]實(shí)施方式9
圖9是示出本發(fā)明的實(shí)施方式9的帶變頻器的接收電路的圖。電容C1、C2、二極管D1、電感器L1、傳送線路Tl構(gòu)成變頻器。電容C3、C4、電感器L2構(gòu)成濾波器。電容C5?C8、傳送線路T2?T8、晶體管Trl構(gòu)成激勵(lì)放大器(driver amplifier)。
[0046]在該接收電路中，將實(shí)施方式I?8的縱型二極管Dl應(yīng)用于變頻器，將橫型晶體管Trl應(yīng)用于放大器。這樣，如果將與基板垂直地流過電流的縱型二極管應(yīng)用于變頻器，則能夠得到接收電路的低噪音特性。此外，由于集成了具有高功率耐受性的低噪音放大器和具有低噪音特性的變頻器，所以能夠減小安裝面積。
[0047]實(shí)施方式10
圖10是示出本發(fā)明的實(shí)施方式10的帶變?nèi)荻O管的電壓控制振蕩器的圖。該電壓控制振蕩器具有電容C9?C12、二極管D2、傳送線路T9?T13、晶體管Tr2。將實(shí)施方式I?8的縱型二極管D2應(yīng)用于變?nèi)荻O管并且將橫型晶體管Tr2應(yīng)用于振蕩器，由此，能夠利用一個(gè)芯片形成電壓控制振蕩器。
[0048]實(shí)施方式11
圖11是示出本發(fā)明的實(shí)施方式11的帶變?nèi)荻O管的放大器的圖。該放大器具有電容C13?C19、二極管D3?D6、電感器L3?L6、電阻Rl?R5、晶體管Tr3。將實(shí)施方式I?8的縱型二極管D3?D6應(yīng)用于匹配電路的變?nèi)荻O管并且將橫型晶體管Tr3應(yīng)用于放大器，由此，能夠調(diào)整匹配頻率而形成可重新配置的放大器。
[0049]實(shí)施方式12
圖12是示出本發(fā)明的實(shí)施方式12的帶倍頻器的放大器的圖。電容C20?C22、傳送線路T15?T21、晶體管Tr4構(gòu)成激勵(lì)放大器。電容C23、C24、二極管D7、電阻R6構(gòu)成倍頻器。通過將實(shí)施方式I?8的縱型二極管D7應(yīng)用于倍頻器并且將橫型晶體管Tr4應(yīng)用于放大器，從而能夠利用一個(gè)芯片形成帶倍頻器的放大器。
[0050]實(shí)施方式13
圖13是示出本發(fā)明的實(shí)施方式13的帶保護(hù)電路的放大器的圖。該放大器具有電容C25?C28、二極管D8、傳送線路T22?T28、晶體管Tr5。將實(shí)施方式I?8的縱型二極管D8應(yīng)用于保護(hù)電路并且將橫型晶體管Tr5應(yīng)用于放大器，由此，能夠利用一個(gè)芯片形成帶保護(hù)電路的放大器。
[0051]實(shí)施方式14
圖14是示出本發(fā)明的實(shí)施方式14的開關(guān)的圖。該開關(guān)是SPDT(Single Pole DoubleThrow:單刀雙擲)開關(guān)，具有電容C29?C31、二極管D9、D10、電阻R7?R10、晶體管Tr6、Tr7。使用實(shí)施方式I?8的縱型二極管D9、D10和橫型晶體管Tr6、Tr7，由此，能夠利用一個(gè)芯片形成開關(guān)。
[0052]實(shí)施方式15
圖15是示出本發(fā)明的實(shí)施方式15的移相器的圖。該移相器組合了兩個(gè)SPDT開關(guān)，具有電容C32?C37、二極管Dll?D14、電阻Rll?R18、晶體管Tr8?Trll、基準(zhǔn)線路T29、移相線路T30。通過使用實(shí)施方式I?8的縱型二極管Dll?D14和橫型晶體管Tr8?Trll,從而能夠利用一個(gè)芯片形成移相器。
[0053]實(shí)施方式16
圖16是示出本發(fā)明的實(shí)施方式16的帶線性化單元的放大器的圖。電容C38?C40、傳送線路T31?T37、晶體管Trl2構(gòu)成前級的緩沖放大器。電容C41、C42、二極管D15、電阻R19構(gòu)成線性化單元。電容C43?C45、傳送線路T38?T44、晶體管Trl3構(gòu)成后級的緩沖放大器。將實(shí)施方式I?8的縱型二極管D15應(yīng)用于線性化單元并且將橫型晶體管Trl2、Trl3應(yīng)用于放大器。由此，能夠利用一個(gè)芯片形成帶線性化單元的放大器。
[0054]實(shí)施方式17
圖17是示出本發(fā)明的實(shí)施方式17的逆變器的圖。該逆變器具有二極管D16?D19、晶體管Tr 14?Tr 17。通過使用實(shí)施方式I?8的縱型二極管D16?D19和橫型晶體管Trl4?Trl7，從而能夠利用一個(gè)芯片形成逆變器。
[0055]此外，不限于實(shí)施方式9?17，能夠?qū)?shí)施方式I?8的縱型二極管和橫型晶體管應(yīng)用于通信裝置、雷達(dá)裝置、功率控制裝置等。由此，能夠利用一個(gè)芯片形成通信裝置、雷達(dá)裝置、功率控制裝置等。
[0056]附圖標(biāo)記說明:
I基板
3n_型GaN肖特基層(第一半導(dǎo)體層)
4n+型GaN歐姆層(第二半導(dǎo)體層)
5GaN電子行進(jìn)層(第三半導(dǎo)體層)
6AlGaN電子供給層(第三半導(dǎo)體層)
7源極電極
8柵極電極 9漏極電極 10陰極電極(第二電極)11通孔
12陽極電極(第一電極)
14絕緣層
15ρ型GaN層(ρ型半導(dǎo)體層)
16n_型AlGaN肖特基層(第一半導(dǎo)體層)
17n+型AlGaN歐姆層(第二半導(dǎo)體層)
18ρ型GaN層(第一半導(dǎo)體層)
19η型GaN層(第二半導(dǎo)體層)
20η型GaN層(第一半導(dǎo)體層)
21i型GaN層(i型半導(dǎo)體層)
22ρ型GaN層(第二半導(dǎo)體層)
23刻蝕停止層
24臺面
25n+型GaN歐姆層(第一半導(dǎo)體層)
26n_型GaN肖特基層(第二半導(dǎo)體層)。
【權(quán)利要求】
1.一種單片集成電路，其特征在于，具有: 基板，具有二極管區(qū)域和晶體管區(qū)域； 第一半導(dǎo)體層，在所述二極管區(qū)域和所述晶體管區(qū)域設(shè)置在所述基板上； 第二半導(dǎo)體層，在所述二極管區(qū)域和所述晶體管區(qū)域設(shè)置在所述第一半導(dǎo)體層上；第三半導(dǎo)體層，不設(shè)置在所述二極管區(qū)域，在所述晶體管區(qū)域設(shè)置在所述第二半導(dǎo)體層上； 第一電極，設(shè)置在所述二極管區(qū)域，與所述第一半導(dǎo)體層連接； 第二電極，設(shè)置在所述二極管區(qū)域，與所述第二半導(dǎo)體層連接； 源極電極、柵極電極以及漏極電極，設(shè)置在所述第三半導(dǎo)體層上。
2.如權(quán)利要求1所述的單片集成電路，其特征在于， 所述基板在所述二極管區(qū)域具有通孔， 所述第一電極設(shè)置于在所述通孔內(nèi)露出的所述第一半導(dǎo)體層的下表面。
3.如權(quán)利要求1所述的單片集成電路，其特征在于， 在所述二極管區(qū)域，在所述第二半導(dǎo)體層的一部分被除去的部分，所述第一電極設(shè)置于所述第一半導(dǎo)體層的上表面。
4.如權(quán)利要求1~3的任意一項(xiàng)所述的單片集成電路，其特征在于， 所述第三半導(dǎo)體層具有:i型的電子行進(jìn)層；電子供給層，設(shè)置在所述電子行進(jìn)層之上，具有比所述電子行進(jìn)層寬的帶隙。
5.如權(quán)利要求4所述的單片集成電路，其特征在于， 還具有:P型半導(dǎo)體層，在所述晶體管區(qū)域，設(shè)置在所述第二半導(dǎo)體層和所述電子行進(jìn)層之間。
6.如權(quán)利要求4所述的單片集成電路，其特征在于， 所述第二半導(dǎo)體層具有比所述電子行進(jìn)層寬的帶隙。
7.如權(quán)利要求1~3的任意一項(xiàng)所述的單片集成電路，其特征在于， 所述第一以及第二半導(dǎo)體層是η型，所述第二半導(dǎo)體層具有比所述第一半導(dǎo)體層高的雜質(zhì)濃度。
8.如權(quán)利要求1~3的任意一項(xiàng)所述的單片集成電路，其特征在于， 所述第一半導(dǎo)體層是P型，所述第二半導(dǎo)體層是η型。
9.如權(quán)利要求1~3的任意一項(xiàng)所述的單片集成電路，其特征在于， 所述第一以及第二半導(dǎo)體層中的一個(gè)是P型，另一個(gè)是η型， 還具有設(shè)置在所述第一以及第二半導(dǎo)體層之間的i型半導(dǎo)體層。
10.如權(quán)利要求1~3的任意一項(xiàng)所述的單片集成電路，其特征在于， 還具有設(shè)置在所述第二半導(dǎo)體層和所述第三半導(dǎo)體層之間的刻蝕停止層。
11.如權(quán)利要求1~3的任意一項(xiàng)所述的單片集成電路，其特征在于， 還具有將所述二極管區(qū)域的所述第一半導(dǎo)體層和所述晶體管區(qū)域的所述第一半導(dǎo)體層絕緣分離的絕緣層。
12.如權(quán)利要求1~3的任意一項(xiàng)所述的單片集成電路，其特征在于， 所述二極管區(qū)域的所 述第一半導(dǎo)體層和所述晶體管區(qū)域的所述第一半導(dǎo)體層被臺面分離。
13.如權(quán)利要求1~3的任意一項(xiàng)所述的單片集成電路，其特征在于， 所述單片集成電路應(yīng)用于帶變頻器的接收電路、帶變?nèi)荻O管的電壓控制振蕩器、帶變?nèi)荻O管的放大器、帶倍頻器的放大器、帶保護(hù)電路的放大器、開關(guān)、移相器、帶線性化單元的放大器、逆變器、通信裝置、雷達(dá)裝置以及功率控制裝置中的任意一個(gè)。
【文檔編號】H01L27/06GK103794608SQ201310509744
【公開日】2014年5月14日 申請日期:2013年10月25日 優(yōu)先權(quán)日:2012年10月26日
【發(fā)明者】金谷康 申請人:三菱電機(jī)株式會社