可程序編輯電阻元件記憶體、操作方法及電子系統(tǒng)的制作方法
【專利摘要】本發(fā)明在兩個以上的垂直層中的多條導(dǎo)線與接觸孔交叉所建立的可程序編輯電阻元件。有多條第一導(dǎo)線與多條第二導(dǎo)線相互垂直，但在不同的垂直層?？沙绦蚓庉嬰娮柙圃煸诘谝缓偷诙?第三導(dǎo)線之間的接觸孔?？沙绦蚓庉嬰娮柙ㄒ粋€二極管且一個可程序編輯電阻元素?？沙绦蚓庉嬰娮柙伛詈现恋谝粚?dǎo)線。二極管之一個端點(diǎn)被耦合至可程序編輯元素，而另一端點(diǎn)被耦合至第二或第三導(dǎo)線。可程序編輯電阻元素被耦合至另外一個可程序編輯電阻元件，或者被兩個可程序編輯電阻元件所共享，使得在兩個可程序編輯電阻元件的二極管導(dǎo)通以相反方向電流?？沙绦蚓庉嬰娮柙?PRE)的配置是由通過施加電壓到第一、第二和/或第三導(dǎo)線，從而改變對不同邏輯態(tài)的電阻。
【專利說明】可程序編輯電阻元件記憶體、操作方法及電子系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于可程序編輯的記憶體元件，更有關(guān)于使用在記憶體陣列的可程序編輯電阻器，該可程序編輯電阻器配置在接觸柱之中，且在多層金屬層交叉處。
【背景技術(shù)】
[0002]對于可程序編輯電阻元件而言，在經(jīng)過寫入過程過后，元件電阻的狀態(tài)會發(fā)生變化。舉例來說，此類型電阻元件可被稱為『一次性可程序編輯元件(OTP)』，像是電子熔絲、反熔絲，在經(jīng)過一次寫入之后，電子熔絲電阻值可從低電阻轉(zhuǎn)變成高電阻；反之，反熔絲則是從高電阻轉(zhuǎn)換成低電阻元件。
[0003]可程序編輯電阻元件是一種可逆的電阻元件，可重復(fù)性地寫入數(shù)字邏輯值O與I。像是相變記憶體中的相變材料，相變材料可以藉由材料晶體的特性去調(diào)整阻值，非晶性排列的結(jié)構(gòu)對應(yīng)高電阻值，單晶與多晶的有序排列結(jié)構(gòu)則對應(yīng)低電阻值。這兩者電阻狀態(tài)可藉由短持續(xù)時間高電壓脈沖及長持續(xù)時間低電壓脈沖來操作控制。另外一種可逆的電阻元件為電阻記憶體，一般來說元件內(nèi)的介電質(zhì)為絕緣體，但此元件可藉由材料參數(shù)的調(diào)制(包括缺陷、金屬遷移等)去改變它的導(dǎo)電性。另外磁性記憶體(MRAM)也是可程序編輯電阻元件，主要藉由磁穿隧接面來寫入平行態(tài)與反平行態(tài)，根據(jù)電流方向來對應(yīng)低阻值與高阻值。
[0004]傳統(tǒng)的可程序編輯電阻單元可參見圖1(a)，單元10由可程序編輯電阻元素(PRE) 11與NMOS寫入選擇器12組合而成。當(dāng)使用高電壓源V+操作可程序編輯電阻元件與低電壓源V-操作NMOS寫入選擇器的時候，NMOS寫入選擇器12經(jīng)過柵極的電壓上升，使得可程序編輯電阻單元10可開始精確地將邏輯信息寫入可程序編輯電阻元件。假設(shè)可程序編輯電阻元件是電子熔絲的話，其NMOS寫入選擇器必須滿足足夠大的尺寸，才能在幾個微秒內(nèi)有效操作相對應(yīng)的操作電流。相比之下，另外一種可程序編輯電阻單元20使用二極管22作為寫入選擇器，其圖為圖1(b)。與前述電阻元件相比，在約1/5-1/6的面積下，相同電壓操作擁有約5-6倍的操作電流，因此圖1 (b)所示的元件20將會是更好的選擇。
[0005]圖1 (c)為一個磁性記憶體單元310，其使用寫I 二極管317與寫O 二極管318為選擇器。磁性記憶體單元310在圖1(c)為三端點(diǎn)單元，由一個磁穿隧接面單元(MTJ)311耦合二極管318的陽極及二極管317之陰極，當(dāng)V與V-施以一正電壓時可啟動二極管318，使得磁性記憶體單元310選擇寫入邏輯信息O ;當(dāng)V與V+施以一負(fù)電壓時可啟動二極管317，使得磁性記憶體單元310寫入邏輯信息I。在另一種情況，二極管318之陰極可以連接到二極管317之陽極以建立雙端點(diǎn)MRAM單元。
[0006] 圖2為三維反熔絲單元，它建置在垂直方向上的兩導(dǎo)體層之間。根據(jù)S.B.Herneret al, “Vertical p-1-n Polysilicon Diode with Ant1-fuse for StackableField-Programmable ROM, “IEEE Elec.Dev.Lett.Vol.25，N0.5，May, 2004 此論文所述,此三層導(dǎo)體層以水平面來看近乎垂直的安置，中間插了兩個緊鄰的支柱。支柱的組成包括一P-1-N 二極管與二氧化硅介電質(zhì)薄膜，并且此支柱作為反熔絲。此元件的工藝流程有著非常復(fù)雜的流程，包括P-1-N 二極管、介電質(zhì)堆疊層、平面布局。每一層導(dǎo)體都使用了特別的金屬如鎢等，此工藝技術(shù)與標(biāo)準(zhǔn)的邏輯元件工藝有非常大的差異。因此反熔絲必須操作在非常高的操作電壓與操作電流才能使介電質(zhì)崩潰，這使得元件在寫入過后有較寬廣的電阻分布，這樣的結(jié)果導(dǎo)致偶發(fā)的可靠度的問題。在40nm以后的CMOS先進(jìn)工藝中，納米尺度的元件電壓不能承受超過4V的電壓，再者，高壓元件與電荷泵都需大面積尺寸。因此我們必須發(fā)明更高密度的可程序編輯電阻元件，使其擁有更高的可靠度、更低的操作電壓、更易于與CMOS工藝兼容的設(shè)計。

【發(fā)明內(nèi)容】

[0007]本發(fā)明將公開某種于設(shè)計于多導(dǎo)體層與接觸柱之間的可程序編輯電阻元件單元，此元件可以有效地兼容在標(biāo)準(zhǔn)的CMOS工藝中，并且提供更小的單元尺寸與更低的成本。
[0008]為達(dá)上述目的，本發(fā)明提供一種可程序編輯電阻元件記憶體，其包括:
[0009]多個可程序編輯電阻元件單元、至少一該可程序編輯電阻元件單元至少包括:
[0010]一可程序編輯電阻元素耦合到第一導(dǎo)線與編程讀取選擇器；編程讀取選擇器具有一開啟信號耦合至第二導(dǎo)線；
[0011]該可程序編輯電阻元件單元至少具有散熱區(qū)、擴(kuò)展區(qū)域、或發(fā)熱區(qū)耦合至或接近于可程序編輯電阻元素的部分或者全部，以加速編程操作；
[0012]其中通過施加在第一導(dǎo)線與第二導(dǎo)線的電壓，從而改變該可程序編輯電阻元素的電阻，以編程該可程序編輯電阻元素至不同邏輯狀態(tài)。
[0013]所述的可程序編輯電阻元件是一個電子熔絲，該電子熔絲包括至少一個多晶硅、金屬娃化多晶娃、金屬多晶砂、熱絕緣主動區(qū)、金屬、金屬合金、局部內(nèi)連接、CMOS柵極,或者是它們的組合。
[0014]編程讀取選擇器是一個金氧半電晶體，二極體，或雙載子晶體管。
[0015]散熱區(qū)包括至少一個接觸/導(dǎo)孔、薄氧化區(qū)域、或鄰近于該可程序編輯電阻元件單元的導(dǎo)體。
[0016]擴(kuò)展區(qū)域包含至少一段較低或沒有電流通過的可程序編輯電阻元素。
[0017]所述的發(fā)熱區(qū)包含至少一個接觸/導(dǎo)孔或至少一段有高電阻區(qū)，以產(chǎn)生更多焦耳熱。
[0018]所述至少一個可程序編輯電阻元素是一個電子熔絲，該電子熔絲在施加多個電壓或是電流脈沖后，會有漸進(jìn)的電阻變化以進(jìn)行編程。該電子熔絲例如可參見圖5(a)-圖(e)所示的平面圖部分。
[0019]為達(dá)上述目的，本發(fā)明還提供一種可程序編輯電阻元件(PRD)記憶體，其包括:
[0020]多個可程序編輯電阻元件單元、至少一該可程序編輯電阻元件單元至少包含:
[0021]至少一個可程序編輯電阻元件，該可程序編輯電阻元件包含至少一二極管及或一可程序編輯電阻元素，該可程序編輯電阻元素制作于一接觸孔中，該接觸孔位于在兩個垂直層的多個第一導(dǎo)線及多個第二導(dǎo)線的交叉處；
[0022]該可程序編輯電阻元素耦合到一第一導(dǎo)線；
[0023]二極管包含了至少一個第一主動區(qū)與第二主動區(qū)隔離于第一主動區(qū)，第一主動區(qū)有第一類型的摻雜，第二主動區(qū)有第二類型的摻雜，第一主動區(qū)提供連接到二極管的第一端點(diǎn)，第二主動區(qū)提供連接到二極管的第二端點(diǎn)，一主動區(qū)可耦合至可程序編輯電阻元素，另一主動區(qū)耦合至第二導(dǎo)線；
[0024]至少一個可程序編輯電阻元件中的可程序編輯電阻元素耦合至另外一個可程序編輯電阻元件或被兩個可程序編輯電阻元件共享，其另一二極管耦合至第二導(dǎo)線或第三導(dǎo)線.[0025]其中可程序編輯電阻元素的配置是藉由通過施加電壓到第一、第二導(dǎo)線和/或第三導(dǎo)線，從而改變對不同邏輯態(tài)的電阻。
[0026]可程序編輯電阻元素包含至少一個電子熔絲、反熔絲、相變薄膜、電阻記憶體薄膜或磁穿隧接面。
[0027]所述的第一、第二且/或第三導(dǎo)線在至少一導(dǎo)體層中相鄰導(dǎo)線之間有不均勻的距離。
[0028]可程序編輯電阻元素是由選自下列材料:硅、多晶硅、鍺、硅鍺、金屬硅化多晶硅、金屬硅化物、金屬、金屬合金、金屬阻擋層或者上述材料組合。
[0029]所述的電子熔絲可由多于一個的電壓或電流脈沖逐漸地造成電阻變化進(jìn)行編程。
[0030]可程序編輯電阻元素的長度與剖面寬度比例為I到6。
[0031]為達(dá)上述目的，本發(fā)明還提供一種電路系統(tǒng)，其包括:
[0032]一處理器；
[0033]一可程序編輯電阻記憶體能夠操作地連接到該處理器，所述的可程序編輯電阻記憶體包括多個可程序編輯電阻元件，至少一個可程序編輯電阻元件包含:
[0034]一二極管及/或一可程序編輯電阻元素，該可程序編輯電阻元素是在超過兩個垂直層上的多個第一導(dǎo)線及多個第二導(dǎo)線的交叉處的接觸孔中形成；
[0035]該可程序編輯電阻元素耦合到第一導(dǎo)線；
[0036]二極管包含了至少一個第一主動區(qū)與第二主動區(qū)隔離于第一主動區(qū)，第一主動區(qū)有第一類型的摻雜，第二主動區(qū)有第二類型的摻雜，第一主動區(qū)提供連接到二極管的第一端點(diǎn)，第二主動區(qū)提供連接到二極管的第二端點(diǎn)；一主動區(qū)耦合至可程序編輯電阻元素，另一主動區(qū)耦合至第二導(dǎo)線；
[0037]至少一個可程序編輯電阻元件中的可程序編輯電阻元素耦合至另外一個可程序編輯電阻元件或被兩個可程序編輯電阻元件共享，其另一二極管耦合至第二導(dǎo)線或第三導(dǎo)線.[0038]其中可程序編輯電阻元素的配置是藉由通過施加電壓到第一、第二導(dǎo)線和/或第三導(dǎo)線，從而改變對不同邏輯態(tài)的電阻。
[0039]為達(dá)上述目的，本發(fā)明還提供一種可程序編輯電阻記憶體操作方法，其特征在于，包括:
[0040]提供多個可程序編輯電阻記憶體元件，至少一個可程序編輯電阻元件包含至少
(i)一二極管及/或一個可程序編輯電阻元素，該可程序編輯電阻元素是在超過兩個垂直層上的多個第一導(dǎo)線及多個第二導(dǎo)線的交叉處的接觸孔中形成；(ii)可程序編輯電阻元素耦合至第一導(dǎo)線，二極管包含了至少一個第一主動區(qū)與第二主動區(qū)隔離于第一主動區(qū)，第一主動區(qū)有第一類型摻雜，第二主動區(qū)有第二類型摻雜，第一主動區(qū)提供連接到二極管的第一端點(diǎn)，第二主動區(qū)提供連接到二極管的第二端點(diǎn)，一主動區(qū)耦合至可程序編輯電阻元素，另一主動區(qū)耦合至第二導(dǎo)線；(iii)至少一個可程序編輯電阻元件中的可程序編輯電阻元素耦合至另外一個可程序編輯電阻元件，或被兩個可程序編輯電阻元件共享其另一二極管耦合至第二導(dǎo)線或第三導(dǎo)線；
[0041]藉由通過施加電壓到第一、第二導(dǎo)線和/或第三導(dǎo)線，從而改變對至少一個可程序編輯電阻元件至不同邏輯狀態(tài)。
[0042]二極管與可程序編輯電阻元件至少部分是由下列步驟制成:(i)建立一個底部導(dǎo)體層，(ii)沉積的內(nèi)層介電質(zhì)與蝕刻后的接觸孔，(iii)半導(dǎo)體工藝中具有不同摻雜類型與劑量的接觸孔內(nèi)所建立的二極管與可程序編輯電阻元素，(iv)蝕刻內(nèi)層介電質(zhì)層直到可程序編輯電阻元素裸露，(V)將金屬硅化層涂布至可程序編輯電阻元素表面，(vi)沉積內(nèi)層介電質(zhì)層去覆蓋可程序編輯電阻元素(vii)建立銅鑲嵌工藝頂部導(dǎo)線去耦合至少一部分的可程序編輯電阻元素。
[0043]所述的至少一個接觸柱中的二極管或可程序編輯電阻元素是通過化學(xué)沉積完成。
[0044]所述至少一個可程序編輯電阻元件是電子熔絲，可由多個電壓或電流脈沖以漸進(jìn)的電阻變化進(jìn)行編程。
[0045]本發(fā)明上述實(shí)施方式所能達(dá)成之功效為:協(xié)助可程序編輯電阻元件的編程，及提供更高密度的可程序編輯電阻元件。
[0046]以下結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)描述，但不作為對本發(fā)明的限定。
【專利附圖】

【附圖說明】
[0047]圖1 (a)顯示一種使用傳統(tǒng)現(xiàn)有技術(shù)一個場效晶體管作為選擇器的可程序編輯電阻記憶體單元；
[0048]圖1 (b)顯示另一種使用傳統(tǒng)現(xiàn)有技術(shù)，以一個二極管作為選擇器的可程序編輯電阻記憶體單元；
[0049]圖1 (c)顯示現(xiàn)有磁性記憶體(MRAM)的示意圖，該磁性記憶體(MRAM)使用兩個二極管作為選擇器以寫入邏輯信號O與I于磁穿隧接面；
[0050]圖2顯示一種現(xiàn)有配置在兩導(dǎo)體層之間的三維反熔絲結(jié)構(gòu)；
[0051]圖3為一個可被共享與耦合在另外一組可程序編輯元件實(shí)例的可程序編輯電阻記憶體單元建置于接觸/導(dǎo)孔柱中的可程序編輯電阻元素的部分框圖；
[0052]圖4為其中一實(shí)例的可程序編輯電子熔絲操作1-V特性曲線；
[0053]圖5(a)為其中一實(shí)例的電子熔絲上散熱區(qū)域的俯視圖；
[0054]圖5(b)為其中另一實(shí)例的電子熔絲上擴(kuò)展區(qū)域(extended area)的俯視圖；
[0055]圖5(c)為其中另一實(shí)例的電子熔絲上熱源區(qū)域的俯視圖；
[0056]圖5(d)為其中另一實(shí)例的金屬熔絲熱源在一個接觸區(qū)與兩個導(dǎo)孔之間的三維展示圖；
[0057]圖5(e)為圖5(a)所示電子熔絲的側(cè)視圖；
[0058]圖6 (a)為2x2x2可程序編輯電阻元件一實(shí)例跨過三垂直面立體概要圖；
[0059]圖6 (b)為2x2x2可程序編輯電阻元件相對于圖6 (a) 一實(shí)例跨過三垂直面立體結(jié)構(gòu)圖；
[0060]圖6 (C)為2x2雙二極管可程序編輯電阻元件單元一實(shí)例(磁性記憶體單元)使用單一單元兩垂直二極管跨過接觸柱立體概要圖；
[0061]圖6 (d)為2x2雙二極管可程序編輯電阻元件單元相對于圖6 (c) 一實(shí)例(磁性記憶體單元)使用單一單元兩垂直二極管跨過接觸柱立體結(jié)構(gòu)圖；
[0062]圖7為兩耦合可程序編輯電阻元件單元一實(shí)例內(nèi)置在一對導(dǎo)體中跨過三導(dǎo)體線立體概要圖；
[0063]圖8為兩耦合可程序編輯電阻元件單元一實(shí)例內(nèi)置在一對導(dǎo)體中跨過三導(dǎo)體線側(cè)面劑視圖；
[0064]圖9為可程序編輯電阻元素的金屬硅化物涂布在多晶硅或硅熔絲元件表面的接觸孔的多個實(shí)例俯視圖；
[0065]圖10(a)-圖10(g)為二極管與熔絲元件在接觸孔的一實(shí)例的部分工藝流程圖；
[0066]圖11為不均勻空間中至少一層中的三維可程序編輯電阻元件兩導(dǎo)體陣列俯試圖；
[0067]圖12為周圍電路一實(shí)例的多層結(jié)構(gòu)中的可程序編輯電阻記憶體陣列部分框圖；
[0068]圖13為三維可程序編輯電阻記憶體一實(shí)例寫入方法的流程圖；
[0069]圖14為三維可程序編輯電阻記憶體一實(shí)例讀取方法的流程圖；
[0070]圖15唯一個可操作耦合到處理器的三維可程序編輯電阻記憶體的電子系統(tǒng)方框圖。
【具體實(shí)施方式】
[0071]下面結(jié)合附圖對本發(fā)明的結(jié)構(gòu)原理和工作原理作具體的描述:
[0072]本發(fā)明所公開的實(shí)例使用在兩個垂直層(亦即為在垂直方向彼此分開的層)的至少兩條導(dǎo)線陣列，以在導(dǎo)線的至少一交叉處(cross over)建立一個可程序編輯電阻元件(PRD)。導(dǎo)線在交替層處約為垂直?？沙绦蚓庉嬰娮柙梢栽趦纱怪睂又械膬蓷l導(dǎo)線的交叉處(即接觸點(diǎn)的洞穴)建立。一個可程序編輯電阻元件具有一個可程序編輯電阻元素(PRE)，該可程序編輯電阻元素的一端點(diǎn)耦合到一垂直制作的二極管，另一端點(diǎn)耦合到一第一導(dǎo)體。其中以一實(shí)例而言，二極管的第一主動區(qū)與第二主動區(qū)可以分別耦合到二極管的第一端點(diǎn)與第二端點(diǎn)。二極管的一端點(diǎn)耦合到可程序編輯電阻元素(PRE)，而另一端點(diǎn)耦合到一第二導(dǎo)體或一第三導(dǎo)體。在一實(shí)施例中，在單二極管(single-diode)可程序編輯電阻元件單元中，至少一個可程序編輯電阻元件(PRD)中的可程序編輯電阻元素(PRE)可耦合至另外一個可程序編輯電阻元件(PRD)的二極管或可程序編輯電阻元素(PRE)。另一實(shí)例中，至少兩個可程序編輯電阻元件(PRD)中的一個可程序編輯電阻元素(PRE)可以被共享，以建立一個雙二極管(dual diode)可程序編輯電阻元件單元。對于被共享的可程序編輯電阻元素(PRE)而言，二極管在兩個可程序編輯電阻元件(PRD)導(dǎo)通電流方向各自相反，因此可寫入O與I的邏輯信息?？沙绦蚓庉嬰娮柙貎H可以寫入一次，如一次性編程(OTP)，或在單二極管可程序編輯電阻元件單元中可被重復(fù)寫入或移除如相變記憶體(PCRAM)或電阻記憶體(RRAM)，或在雙二極管可程序編輯電阻元件單元利用寫入時驅(qū)動電流方向差異如磁性記憶體(MRAM)、導(dǎo)體橋接記憶體(CBRAM)、或一部分的電阻記憶體(RRAM)。這個工藝技術(shù)可與標(biāo)準(zhǔn)CMOS邏輯元件工藝有效地兼容，使得額外增加的光罩?jǐn)?shù)與工藝步驟降到最低，可有效降低成本。可程序編輯電阻元件可被涵蓋在一般電路系統(tǒng)中。[0073]圖3為一可程序編輯的電阻元件單元30的方框圖，該可程序編輯的電阻元件單元30由在硅基板上超過兩個以上垂直層上大致呈垂直的至少兩條導(dǎo)線31與39所構(gòu)成。至少有一個導(dǎo)體層可以被記憶體外的周圍電路所共享與使用。至少一個接觸柱32可以構(gòu)建于兩導(dǎo)線陣列31與39的兩個導(dǎo)線的交叉處。在前述的接觸柱32中進(jìn)一步制作一可程序編輯電阻元素(PRE) 33與作為選擇器的垂直的二極管34?？沙绦蚓庉嬰娮柙?PRE)可以耦合到第一導(dǎo)體陣列31中的一個導(dǎo)體。二極管有第一主動區(qū)與第二主動區(qū)。第一主動區(qū)有第一種類型摻雜以作為二極管的第一端點(diǎn)。第二主動區(qū)有第二種類型摻雜以作為二極管的第二端點(diǎn)。在第一主動區(qū)與第二主動區(qū)之間，存在非故意摻雜(unintentionally doped)或者是微摻雜的第一或第二類型的摻雜，以降低二極管中的崩潰電壓與漏電流。二極管的一端點(diǎn)被耦合到可程序編輯電阻元素(PRE) 33，而另一端點(diǎn)被耦合到第二或第三導(dǎo)線陣列39中的一個導(dǎo)體。在一實(shí)例中，兩個可程序編輯電阻元件(PRD)中的可程序編輯電阻元素(PRE)33可以被耦合到另外一個可程序編輯電阻元件(PRD)中的可程序編輯電阻元素(PRE)或二極管。在另一實(shí)例中，兩個可程序編輯電阻元件(PRD)中的可程序編輯電阻元素(PRE)33可被共享去建立一雙二極管可程序編輯電阻元件單元。在被共享可程序編輯電阻元素(PRE)的兩個二極管可導(dǎo)通反向電流，因此可以各自被寫入O或I的邏輯信息。可程序編輯電阻元素(PRE)33可以為覆蓋有金屬硅化物的多晶硅(于整個或部分表面覆蓋)、或是為一層阻擋層金屬(如鈦、鉅、氮化鈦、氮化鉭)?？沙绦蚓庉嬰娮柙?PRE) 33也可以是相變材料或電阻變化材料的薄膜，以在單二極管可程序編輯電阻元件單元中制作相變記憶體(PCRAM)或電阻記憶體(RRAM)。可程序編輯電阻元素(PRE) 33也可以是多層堆疊磁性材料以制作磁穿隧接面(MTJ)，該磁穿隧接面(MTJ)共享于磁性記憶體單元中的兩二極管之間以制作雙二極管可程序編輯電阻元件單元。第一導(dǎo)線31的一個導(dǎo)體可以被耦合到第一電壓源V+，而第二導(dǎo)線39中的一個導(dǎo)體可以被耦合到第二電壓源V-。依據(jù)本發(fā)明另一實(shí)施例，一個雙二極管可程序編輯電阻元件單元可以具有一第三導(dǎo)體，該第三導(dǎo)體耦合到雙二極管可程序編輯電阻元件單元的第三電壓源V’。通過施加適當(dāng)?shù)碾妷篤+、V-、且/或V’，可程序編輯電阻元素(PRE)33可根據(jù)電流/電壓強(qiáng)度、極性、持續(xù)時間、電流/電壓限流，或其組合被寫入不同電阻態(tài)，因此可程序編輯的電阻元件單元30可儲存數(shù)據(jù)。
[0074]為了降低三維可程序編輯電阻記憶體的成本，如圖3所示，至少一條導(dǎo)線可以被周邊電路以相同金屬規(guī)劃方式所共享(亦即在同一工藝步驟中被制作出來)。第一和第二 /第三導(dǎo)線可在大致垂直方向(即X方向與y方向)中建立。所述的第一導(dǎo)線之間的距離可小于記憶體陣列外電路的第一導(dǎo)線之間的距離。所述的第二導(dǎo)線之間的距離可小于記憶體陣列外電路的第二導(dǎo)線之間的距離。這兩個陣列導(dǎo)線之間的距離在其他實(shí)例中可以是不均勻的。接觸孔基本上在最終的工藝后可接近圓形。接觸開口可以小于記憶體陣列外的電路的接觸開口。在三個不同垂直層中的兩接觸孔可以在垂直方向位移或相同對齊點(diǎn)對準(zhǔn)。在部分實(shí)例中，可程序編輯電阻元素(PRE)可放置在接觸孔外，但作為寫入選擇器的二極管仍可在接觸孔內(nèi)。
[0075]下面使用一個電子熔絲單元作為范例，以說明依據(jù)一實(shí)施例的耦合可程序編輯電阻元件單元的關(guān)鍵概念。圖4所示為一實(shí)例電子熔絲寫入過程IV曲線特性30’。其IV曲線所展示的為電子熔絲施以一電壓源為X軸參數(shù)，其所對應(yīng)的響應(yīng)電流為y軸參數(shù)。當(dāng)電流非常低時，曲線的斜率為初始電阻的倒數(shù)。當(dāng)電流增加時，電阻也跟著增加，由于是受到了焦耳熱的緣故，假設(shè)溫度系數(shù)是正的，可以看見曲線開始朝著X軸彎曲。在過了臨界電流(Icrit)的時候，由于破裂、分解或熔化，電子熔絲的電阻開始急遽變化。電子熔絲傳統(tǒng)的寫入方法是操作高于Icrit的電流，其物理模式像是爆炸，因此所得到的電阻是完全不可預(yù)期的。本發(fā)明即基于操作電流低于Icrit,其寫入機(jī)制就僅為電遷移(electeomigration)方式。由于是電遷移的關(guān)系，寫入行為變得易于控制且具確定性。一個熔絲或一個可程序編輯電阻元件(PRD)的二極管可耦接到一個熔絲或另一個可程序編輯電阻元件(PRD)的二極管，以加快寫入速度。電子熔絲的操作區(qū)(program window)標(biāo)示在圖4中。使用這種受控的寫入方法中，電子熔絲可以多次接受脈沖方式進(jìn)行編程，并且電阻是漸進(jìn)式的隨脈沖施加時間或電壓而變化。依據(jù)上述方式編程的電子熔絲，其編程良率可為百分之百，且良率可以由編程前的制作缺陷所決定。由于上述因素，電子熔絲的編程具有高可靠度。再者，由上述方式編程的電子熔絲的編程狀態(tài)(是否有編程)，無法由光學(xué)顯微鏡或是掃描式電子顯微鏡(SEM)看得出來。上述電子熔絲的操作區(qū)(program window)的下限由電子遷移的臨界所決定。電子熔絲的編程可以藉由導(dǎo)通與該電子熔絲串連且耦接于兩電壓源的編程選擇器完成。依據(jù)不同的實(shí)施例，該編程選擇器可由任何切換元件，如金氧半導(dǎo)體(MOS)元件、二極管、或是雙載子(bipolar)元件所實(shí)現(xiàn)。
[0076]依據(jù)另一實(shí)施例，如果可程序編輯電阻元件的可程序編輯電阻元素是耦接到同一平面上的寫入選擇器，則上述寫入方法也可以使用。
[0077]圖5(a)為依據(jù)本發(fā)明一實(shí)施例的電子熔絲元件40的俯視圖，該電子熔絲元件40在一平面可程序編輯電阻元件中且具有散熱區(qū)。電子熔絲元件40包含了陽極43、陰極42、一個主體41及一個鄰近陽極43的主動區(qū)44。主動區(qū)44上方的氧化層較其他區(qū)域為薄(即薄柵極氧化層而不是淺槽溝STI氧化層)，此區(qū)域比其他區(qū)域而言可作為一個散熱區(qū)，亦即可建立溫度梯度以增加寫入速度。在另一實(shí)例中，作為散熱區(qū)的薄氧化層44可在熔絲元件陰極、主體、陽極的下方或是鄰近處。在另外一個實(shí)例中，導(dǎo)體耦合到(或是接近于)熔絲元件的部分或是全部的陰極、陽極、主體，以作為散熱區(qū)。在另外實(shí)例中，多余的接觸(Contact)與導(dǎo)孔(Via)都可以是散熱區(qū)。參見圖5 (e)，為對應(yīng)此電子熔絲元件40的側(cè)視圖，其中在主動區(qū)44下方的氧化層較其他區(qū)域為薄，亦即主動區(qū)44上方的氧化層(柵極氧化層)例如可為35埃，而鄰近的氧化層例如可為3800埃。
[0078]圖5(b)為另一實(shí)例的電子熔絲元件298俯視圖，該電子熔絲元件298在平面可程序編輯電阻元件中且具有擴(kuò)展區(qū)域。電子熔絲元件298包含了陽極290、陰極299、本體291、接觸點(diǎn)294、與擴(kuò)展區(qū)域292與295。擴(kuò)展區(qū)域指的是沒有電流會流過或是減量電流流過的區(qū)域。例如在擴(kuò)展區(qū)域292僅有相當(dāng)于編程電流一半的電流流過，而擴(kuò)展區(qū)域295實(shí)質(zhì)上沒有電流流過。這些區(qū)域提供了更多表面積與區(qū)域以增加熱傳導(dǎo)率，加快寫入操作。擴(kuò)展區(qū)域可以在陽極、陰極、或者本體，且可具有任意長度的至少一次彎曲以節(jié)省面積。再者，擴(kuò)展區(qū)域可以在本體291 —邊或是貼覆到陰極或是陽極。依據(jù)另一實(shí)施例，陽極可具有擴(kuò)展區(qū)域；而陰極可具有共用接觸點(diǎn)。該擴(kuò)展區(qū)域292，295的長寬比可較設(shè)計線寬規(guī)則(designrule)所需值高或大于0.6于導(dǎo)通路徑上。陽極290具有一共用接觸點(diǎn)296以連接到本體291。共用接觸點(diǎn)296是有一主動區(qū)293與一 MOS柵極的電子熔絲元件290由單一接觸點(diǎn)296上的一金屬片297作連接。
[0079]圖5(c)為另一實(shí)施例的電子熔絲元件40’俯視圖，該電子熔絲元件40’在一個平面可程序編輯電阻元件中，且具有加熱區(qū)44’。電子熔絲元件40’包含了陽極43’、陰極42’、本體41’與加熱區(qū)44’(可為一高電阻區(qū))。加熱區(qū)44’可以產(chǎn)生大量熱去協(xié)助熔絲元件的寫入。在另一實(shí)例中，加熱區(qū)可以是一個未金屬硅化的多晶硅或者是未金屬硅化的主動區(qū)，以使其電阻值高于本體41’電阻值。在另一實(shí)例中，加熱區(qū)可以是彼此串接以增加電阻值的單一或多個接觸/導(dǎo)孔，以在寫入路徑上產(chǎn)生更多的焦耳熱。加熱區(qū)44’可以被放置在熔絲元件的部分或全部的陰極、陽極、本體處。例如，該本體41’可為多晶硅，除了對應(yīng)加熱區(qū)44’部分外，其余的部分皆有金屬硅化物以降低電阻值；而加熱區(qū)44’對應(yīng)部分則為未金屬硅化的多晶硅，以產(chǎn)生大量熱去協(xié)助熔絲元件的寫入。[0080]圖5(d)為本發(fā)明另一實(shí)例中的金屬熔絲元件930的立體圖，該金屬熔絲元件930是在一平面可程序編輯電阻元件中且接觸、導(dǎo)孔、且/或內(nèi)連接作為加熱區(qū)。金屬熔絲元件930的一端A耦合至二極管寫入選擇器(圖中未表示出)并進(jìn)一步耦合至接觸931、金屬-1932導(dǎo)孔933、金屬-2934、另一導(dǎo)孔935、另一金屬1936并結(jié)束在B端。一個接觸區(qū)與兩個導(dǎo)孔可以增加更多焦耳熱提供金屬加熱，達(dá)到加速寫入。若每個接觸區(qū)阻值為60歐姆，每個導(dǎo)孔阻值為10歐姆，則加熱區(qū)貢獻(xiàn)80歐姆的電阻，。在圖5(d)的金屬熔絲元件930中，熱集中區(qū)域為標(biāo)示在太陽形狀937之處。
[0081]圖6(a)為依據(jù)本發(fā)明的一實(shí)例的2x2x2熔絲單元陣列50立體示意圖。此處有八個熔絲單元建立在金屬線51-1、51-2、52-1、52-2、53-1、53-2的交叉處。線51_1與51_2沿著X軸延伸，線52-1、52-2沿著y軸延伸，但其延伸平面較線51-1、51-2延伸平面高。線53-1,53-2沿著y軸延伸，但其延伸平面較線51-1、51-2延伸平面低。一個熔絲單元54具有熔絲元素55，該熔絲元素55耦合至線51-2并連接到陽極二極管56。二極管56陰極端耦合至線52-1。為了編程熔絲單元54，高電壓必須施加在導(dǎo)線51-2上，低電壓必須施加在導(dǎo)線52-1使導(dǎo)通電流流經(jīng)熔絲單元54與二極管56以編程熔絲54。在另一實(shí)例中，可程序編輯電阻元件單元中的熔絲元件54可以被耦合至線53-1與線53-2所界定平面處的另一個熔絲元件或另一個可程序編輯電阻元件單元的二極管。
[0082]圖6 (b)為依據(jù)本發(fā)明一實(shí)例的對應(yīng)圖6 (a)的2x2x2熔絲單元陣列50’的立體結(jié)構(gòu)圖。此處有八個熔絲單元建立在接觸柱中，該些接觸柱是位在導(dǎo)線51’-1、51’-2、52’-1、52’ _2、53’ _1、53’ -2的交叉處。導(dǎo)線51’ -1與51’ -2沿著x軸延伸，導(dǎo)線52’ _1、52’ -2沿著y軸延伸，但導(dǎo)線52’ _1、52’ _2延伸的平面在導(dǎo)線51’ _1、51’ -2延伸平面上方。導(dǎo)線53’-1、53’-2沿著y軸延伸，但其延伸平面在在導(dǎo)線51’_1、51’_2的延伸平面下方。一個熔絲單元54’具有熔絲元素55’耦合至導(dǎo)線51’ -2并連接到二極管56’的陽極。二極管56’陰極端耦合至導(dǎo)線52’-1。為了編程熔絲單元54’，高電壓必須施加在導(dǎo)線51’-2上，低電壓必須施加在導(dǎo)線52’-1使導(dǎo)通電流流經(jīng)熔絲單元54’與二極管56’以編程熔絲54’。在另一實(shí)例中可程序編輯電阻元件單元中的熔絲元件54’可以被耦合至位在導(dǎo)線53’-1與導(dǎo)線53’ -2界定平面上的另一個熔絲元件或另一可程序編輯電阻元件單元的二極管。
[0083]如圖6(c)與6(d)所示,使用在三導(dǎo)體層間的兩個接觸柱(contact pillar)中可以建立兩個二極管，以作為磁性記憶體(MRAM)單元的寫入選擇器，并可各自寫入O與I的邏輯信息。圖6(c)為依據(jù)本發(fā)明一實(shí)施例的2x2磁性記憶體(MRAM)單元150的立體示意圖。此磁性記憶體(MRAM)單元150使用兩個大體垂直對準(zhǔn)的接觸柱以制作兩個二極管，此兩個二極管作為一磁穿隧接面(MTJ)單元的編程選擇器。如此圖所示，在三層導(dǎo)線陣列151-1、151-2、152-1、152-2、153-1、153-2的交叉處形成四對接觸柱，以分別制作四個磁性記憶體單元。導(dǎo)線151-1、151-2沿著X軸延伸，而導(dǎo)線152-1、152-2沿著y軸延伸，但在導(dǎo)線151-1、151-2所交織的平面上方處的平面。導(dǎo)線153-1、153-2沿著y軸延伸，但在導(dǎo)線151-1、151-2所交織的平面處下方的平面。一個磁性記憶體單元154包含一磁穿隧接面157，該磁穿隧接面157耦合至導(dǎo)線151-2、二極管156的陽極及二極管155的陰極。二極管155的陽極被耦合至導(dǎo)線152-1。二極管156的陰極被耦合至導(dǎo)線153-1。當(dāng)高電壓施加在導(dǎo)線151-2與低電壓施加在153-1時，導(dǎo)通電流會經(jīng)過磁穿隧接面157流至二極管156以編程磁穿隧接面157，使磁性記憶體單元154可寫入邏輯信息O。當(dāng)高電壓施加在導(dǎo)線152-1與低電壓施加在151-2時，導(dǎo)通電流會經(jīng)過二極管155而流至磁穿隧接面157以編程磁穿隧接面157，使磁性記憶體單元154可寫入邏輯信息I。
[0084]圖6(d)為依據(jù)本發(fā)明一實(shí)施例的與圖6(c)對應(yīng)的2x2磁性記憶體(MRAM)單元150的立體結(jié)構(gòu)圖。此磁性記憶體(MRAM)單元使用兩個大體垂直對準(zhǔn)的接觸柱以制作兩個二極管，此兩個二極管作為磁穿隧接面(MTJ)單元的編程選擇器。如此圖所示，在三個導(dǎo)線陣列151，_1、151，_2、152，_1、152，_2、153，_1、153，-2的跨接處形成四對接觸柱，以建立四個磁性記憶體單元。導(dǎo)線151’-1、151’-2沿著X軸延伸，而導(dǎo)線152’-1、152’-2沿著y軸延伸，但在導(dǎo)線151’ _1、151’ -2所交織的平面上方處的平面。導(dǎo)線153’ _1、153’ -2沿著I軸延伸，但在導(dǎo)線151’ _1、151’ -2所交織的平面下方處的平面。一個磁性記憶體單元154’包含一磁穿隧接面157’，該磁穿隧接面157’耦合至導(dǎo)線151’ _2及內(nèi)連接158’。內(nèi)連接158’被耦合至二極管156’的陽極及二極管155’的陰極。二極管155’的陽極被耦合至導(dǎo)線152’-1。二極管156’的陰極被耦合至導(dǎo)線153’-1。當(dāng)高電壓施加在導(dǎo)線151’-2與低電壓施加在153’ -1時，導(dǎo)通電流會經(jīng)過磁穿隧接面157’流至二極管156’，以編程磁穿隧接面157’，使磁性記憶體單元154’可寫入邏輯信息O。當(dāng)高電壓施加在導(dǎo)線152’ -1與低電壓施加在151’ -2時，導(dǎo)通電流會經(jīng)過二極管155’而流至磁穿隧接面157’，以編程磁穿隧接面157’，使磁性記憶體單元154’可寫入邏輯信息I。
[0085]圖7顯示依據(jù)一實(shí)施例的兩個可程序編輯電阻元件60的立體示意圖，其中該該兩個可程序編輯電阻元件60是對應(yīng)圖6 (a)與6 (b)所示的可程序編輯電阻元件陣列，且是建立在位于三導(dǎo)體61、62、63之間的兩接觸柱中。導(dǎo)體61、62、63位在三個于垂直方向彼此分開的平面上。導(dǎo)體61與63大體上沿著相同的方向延伸，而導(dǎo)體62大體延伸方向與上述兩個導(dǎo)體垂直。兩個可程序編輯電阻元件各自建立在兩接觸柱中，此兩接觸柱分別在三導(dǎo)體
61、62、63的交叉處。在導(dǎo)線61與62所對應(yīng)的接觸柱中建立一可程序編輯電阻元素64，該可程序編輯電阻元素64穿過導(dǎo)體62且被耦合至二極管65中的P型重?fù)诫s區(qū)域(P+) 65-1。二極管65的N型重?fù)诫s區(qū)域(N+)65-3被耦合至導(dǎo)體61。在N型重?fù)诫s區(qū)域(N+)65_3與P型重?fù)诫s區(qū)域(P+)65-l之間有一中間區(qū)65-2為非故意摻雜或含有P型摻雜或N型摻雜的微摻雜區(qū)域。在導(dǎo)線62與63所對應(yīng)的接觸柱中建立一可程序編輯電阻元素66，此可程序編輯電阻元素66被耦合至可程序編輯電阻元素64、導(dǎo)體62與二極管67中的P型重?fù)诫s區(qū)域(P+)67-3。二極管67的N型重?fù)诫s區(qū)域(N+)67-l被耦合至導(dǎo)體63。在N型重?fù)诫s區(qū)域(N+) 67-1與P型重?fù)诫s區(qū)域(P+) 67-3之間有一區(qū)67-2為非故意摻雜或含有P摻雜(或N摻雜)的微摻雜區(qū)域。
[0086]圖8為依據(jù)本發(fā)明一實(shí)施例(對應(yīng)圖7)的兩可程序編輯電阻元素單元270的側(cè)面剖視圖，其中在兩垂直接觸柱中分別具有兩個可程序編輯電阻元素單元270。三導(dǎo)體271、272,279是在垂直分開的平面。導(dǎo)體271與279沿著平行方向延伸，而導(dǎo)體272沿著垂直方向延伸。在導(dǎo)體271/272與272/279之間各自建立了一個可程序編輯電阻元素單元。一底部可程序編輯電阻元素單元包含一可程序編輯電阻元素(PRE) 273與二極管274，且是建立在底部接觸柱中。二極管274具有P型重?fù)诫s陽極274-3、N型重?fù)诫s陰極274-1、及在其間的非故意摻雜(或是P或N型的微摻雜)區(qū)域274-2。二極管274的P型重?fù)诫s陽極274-3被耦合至可程序編輯元素(PRE)273，而N型重?fù)诫s陰極274-1被耦合至底部導(dǎo)體271。相似的，頂部可程序編輯電阻元素單元包含一可程序編輯電阻元素(PRE) 277與二極管278，且是建立在頂部接觸柱中。二極管278具有P型重?fù)诫s陽極278-1、N型重?fù)诫s陰極278-3、及在其間的非故意摻雜(或是P或N型的微摻雜)區(qū)域278-2。二極管278的P型重?fù)诫s陽極278-1被耦合至可程序編輯元素(PRE) 277，且N型重?fù)诫s陰極278-3被耦合至頂部導(dǎo)體279。在這個實(shí)例中，底部單元中的可程序編輯電阻元素(PRE) 273具有一個擴(kuò)展區(qū)276，此擴(kuò)展區(qū)276穿過中間導(dǎo)體272而延伸到可程序編輯元素(PRE) 277。
[0087]圖6 (a)-圖6 (d)、圖7、圖8僅揭露在至少兩個導(dǎo)體跨接處的接觸柱中建立可程序編輯電阻單元的關(guān)鍵概念。在這發(fā)明里還含有一些變化與等效的實(shí)例。例如，一個平面上的行與列的導(dǎo)線數(shù)量可以有所不同。導(dǎo)體層的數(shù)量可以有所不同。導(dǎo)體選用的材料可以是硅、金屬硅化物、金屬硅化多晶硅、金屬多晶硅、金屬、金屬合金、金屬阻擋層或者上述材料組合。另外P型重?fù)诫s區(qū)與N型重?fù)诫s區(qū)的二極管順序可以互換成上或下，使得導(dǎo)通電流向上或者向下。P重?fù)诫s區(qū)與N重?fù)诫s區(qū)在垂直方向上的順序可以是相同所有的層或?qū)优c層之間的互換與替代。二極管可含有非故意摻雜區(qū)(或是微摻雜區(qū))，以增加崩潰電壓與降低漏電?？沙绦蚓庉嬰娮柙?PRD)中的可程序編輯電阻元素(PRE)可以被耦合至另外一個可程序編輯電阻元件(PRD)中的可程序編輯電阻元素(PRE)或二極管中的P型重?fù)诫s區(qū)或N型重?fù)诫s區(qū)，以導(dǎo)致電流向上流或者向下流。可程序編輯電阻元素(PRE)可被建立在接觸柱外但些微地在導(dǎo)體線的上方或下方像是搭接橋(landing pad) 一樣。這里有許多變化的實(shí)例，都是在本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明的范圍之內(nèi)。
[0088]圖9為顯示出一些實(shí)例，使用多晶硅或金屬硅化的多晶硅作為熔絲元件80的各種配置。俯視圖80-1到80-5展示了各種金屬硅化多晶硅熔絲，包括方框的熔絲元件80-1至80-3、圓角方框熔絲元件80-4、環(huán)形熔絲元件80-5。在熔絲元件80_1到80_5的核心部分為多晶硅部分82-1至82-5。在熔絲元件80-1到80_3中，金屬硅化物83_1至83_3可以分別涂布到多晶硅部分82-1至82-3的4、2或I側(cè)表面；在熔絲元件80_4到80_5中，金屬硅化物83-4至83-5是涂布到圓角方框多晶硅部分82-4至環(huán)形多晶硅部分82_5的所有表面。在熔絲元件80-6中，多晶硅并未涂布金屬硅化層。如圖9所示的多晶硅或金屬硅化層僅為解釋本發(fā)明所用，須知剖視面上的接觸柱可以是任何形狀，例如方形、矩形、圓角矩形、圓形、或者甚至是橢圓形。金屬硅化層可以在多晶硅部分的表面上或者是其中一整個表面，或者任意一整個邊。金屬硅化層可以是在多晶硅垂直方向上的部分或者全部長度。在一些實(shí)例中，可程序編輯電阻元素(PRE)可以是單晶硅或者是其他半導(dǎo)體材料。
[0089]上述相關(guān)于圖9的敘述僅用來說明本發(fā)明。二極管可以由半導(dǎo)體組合而成，如硅、多晶硅、鍺、硅鍺、硅碳、三五族化合物或二六族化合物。工藝方法可以是化學(xué)氣相沉積(CVD)、濺鍍、磊晶、選擇性磊晶，只要良好的二極管與熔絲的特性可以實(shí)現(xiàn)即可。由N-1-P或P-1-N所組成的二極管83’在不同實(shí)例中可以被耦合至底部或頂部的導(dǎo)體。這里的i層可以是非故意摻雜或者是微摻雜。在其他實(shí)例中熔絲元件82-1至82-6可以是所有N、所有P、部分N、部分P，或從底層到頂層的部分N和部分P。金屬硅化物主要可以提供熔絲元件低電阻。P/N類型硅非常適合作為熔絲元件，這是因為熔絲表面的金屬硅化物在編程后會消耗(cbpleted)而使P/N類型硅表現(xiàn)地像是逆向偏壓的二極管。假設(shè)金屬硅化層83_1至83-5可以省略,二極管與熔絲元件可以通過原位(in situ)連續(xù)改變摻雜劑量及/或摻雜類型，而在使用化學(xué)氣相沉積的一個工藝步驟完成。在硅與導(dǎo)體之間，有許多阻擋層，例如氮化鈦、鈦、鉭、TiSN、氮化鉭等，可以提供擴(kuò)散阻擋層或粘合層。另外粘合層中的擴(kuò)散阻擋層可以被作為熔絲元件。在一實(shí)例中，接觸孔中的熔絲元件在剖面的長寬比可以從1.0至
6.0 (換言之，接觸孔中的熔絲元件在長度與直徑比可以從1.0至6.0)。
[0090]參見圖10(a)-圖10(g)，是顯示依據(jù)本發(fā)明而在接觸孔中制作包含二極管與熔絲元件的可程序編輯電阻元件(PRD)的部分工藝方法下:步驟(a)建立底層導(dǎo)線82’’，(b)沉積中間介電質(zhì)層86’’與蝕刻接觸孔(其中中間介電質(zhì)層86”的高度如虛線所示)，(c)沉積具有不同摻雜劑量與摻雜類型的半導(dǎo)體層以建立二極管層83’’ -1至83’’ -3與兩熔絲元件層85’’ -1、85’’ -2，(d)蝕刻中間部分介電質(zhì)層86’’直到露出部分熔絲元件85’’ -2與85” -1，(e)涂布金屬硅化層84”在熔絲元件85” -2與85” -1表面，(f)再次沉積中間介電質(zhì)層86’’去覆蓋熔絲元件85’’ -2與85’’ -1的頂部，(g)使用銅鑲嵌工藝(CopperDamascene)去建立環(huán)繞在熔絲元件85’’-2與85’’-1周圍的頂部導(dǎo)線81’。銅鑲嵌工藝是導(dǎo)電薄膜沉積在溝槽中的絕緣層并隨后進(jìn)行平坦化。在圖10(a)-圖(g)中，虛線顯示在每一工藝步驟后中間介電質(zhì)層的高度，而細(xì)虛線顯示前一工藝步驟時中間介電質(zhì)層的高度。
[0091]圖10(a)-圖10(g)只是用來舉例說明可程序編輯電阻元件陣列的工藝步驟關(guān)鍵概念，本發(fā)明有許多變形實(shí)例與等效實(shí)例。例如，一些粘合層與擴(kuò)散阻擋層如TiN、TaN、T1、丁&，115隊111，可建 立在半導(dǎo)體與頂/中/底層金屬層之間?？沙绦蚓庉嬰娮柙?PRE)可以是電子熔絲、反熔絲、相變材料、電阻記憶體薄膜、磁穿隧接面。以電子熔絲為例，熔絲元件可以是多晶硅、表面金屬硅化的多晶硅、金屬硅化層、難熔金屬、金屬合金、阻擋層金屬、粘合層等。相變材料可以是Ge2Sb2Te5的薄膜，舉例來說，可以在結(jié)晶性與非晶性之間彼此可逆且反復(fù)地改變。電阻記憶體薄膜可以是電極之間的金屬氧化物或者是氧化陽極與惰性陰極之間的固態(tài)電解質(zhì)。導(dǎo)絲可以基于電壓/電流強(qiáng)度、持續(xù)時間、電壓/電流限制、對電極之間流動的電流極性等生成或者消滅?？沙绦蚓庉嬰娮柙?PRE)可以被建立在頂部或二極管選擇器的下方?？沙绦蚓庉嬰娮柙?PRE)也可建立在接觸柱的外部當(dāng)作薄膜和可以是些微的在導(dǎo)體上方或下方。這里有非常多的變化與等效的實(shí)例去制作二極管與在接觸孔內(nèi)的可程序編輯電阻元素，它們都被包含在本發(fā)明的范圍之內(nèi)。
[0092]圖11為根據(jù)一個實(shí)例畫出三維可程序編輯電阻元件(PRD)陣列190的部分俯視圖。可程序編輯電阻元件(PRD)陣列190具有沿著水平方向的多條導(dǎo)線191-1至191-6和沿著垂直方向的多條導(dǎo)線192-1至192-4。在導(dǎo)線191-1至191-6和192-1至192-4的交叉處建立了可程序編輯電阻元件。舉例來說，可程序編輯電阻元件單元193-3，I可被建立在導(dǎo)線191_3和192_1交叉處?？沙绦蚓庉嬰娮柝＜?PRD)陣列193_i, 2到可程序編輯電阻元件(PRD)陣列193-1，I距離為D1，到另外一個到可程序編輯電阻元件(PRD)陣列193_i，3距離為D2 (這里指的i為i=l，2，3，…等)。在這個實(shí)例中間距Dl與D2可以不一樣。[0093]圖12為一實(shí)例的三維可程序編輯電阻記憶體200的部分框圖。可程序編輯電阻記憶體200具有L層可程序編輯電阻元素陣列201-1、201-2、....、201_L。每一層都有多組導(dǎo)線在彼此垂直方向延伸。舉例來說，在層201-1中多條位元線(bitline) 202在y軸方向延伸，在層201-2中多條字元線(wordline)203在X軸方向延伸。在層201-1與201-2交叉處建立了可程序編輯電阻299。多個可程序編輯電阻兀件可被建立在201-2和201-3，....或201-(L-1)和201-L之間。因為記憶體陣列建立在三維之中，必須要設(shè)定解碼器，例如圖示的解碼器X，Y, Z,以選擇至少一個可讀取的單元來寫入或讀出。X解碼由至少一個X地址緩沖210器、X預(yù)解碼器211、X編碼器212所建立。Y解碼由至少一個Y地址緩沖220器、Y預(yù)解碼器221、Y編碼器222所建立。Z解碼由至少一個Z地址緩沖230器、Z預(yù)解碼器231、Ζ編碼器232所建立。假設(shè)在層201-1有m個沿著Y方向的位元線和層201-2有η個沿著X方向的字元線，某個單元在層201-1中有一個位元線(于m個位元線的中)和在層201-2中有一個字元線(于η個字元線之中)可被選中，并在這層1，2，…L任兩個相鄰層之間。在這個例子中，三維記憶體陣列中的可程序編輯元素單元共有數(shù)目為n*m* (L-1)，至少一個單元可以同時在X，Y，Z位址中被選擇寫入或讀取。以讀取來說，k個單元可分別從η行、m列被選擇，由X和Y的多工器213和多工器223多工處理，分別可進(jìn)一步在多工器290從L-1個可能相能相鄰層為輸入和讀取放大器295多工處理。對于編程而言，高操作電壓VDDP在解多工器280處進(jìn)行解多工處理用，以解出到達(dá)所需層的多個位元線。對于所需層的所需理想位元線中，至少一個單元可以經(jīng)由確認(rèn)適當(dāng)?shù)腦多工處理213以便可進(jìn)一步選擇。一傳導(dǎo)路徑可被建立，該路徑由VDDP、解多工處理器280、在選定層中的選定位元線、選定單元、選定字元線、字元線驅(qū)動器到接地。因此一個高電流流經(jīng)選擇單元寫入時可以導(dǎo)致不同電阻態(tài)發(fā)生。每個記憶體單元包含一個可程序編輯電阻單元(PRD)可被耦合至另一個單二極管單元中的可程序編輯電阻單元(PRD)，或者包含一個可程序編輯電阻元素(PRE)被單二極管單元中的兩個可程序編輯電阻單元(PRD)共享。行、列、層是任意的。行、列、層是可以互換的。同個時間寫入或讀取的單元總數(shù)可以是不同和/或可以是多于一個。外圍電路，例如X-，Y-和Z-解碼器與感測電路可以被建立在三維記憶體陣列下方，可共享相同的金屬以作為CMOS工藝中的周圍電路。這里有非常多的變形與等效實(shí)例仍是本發(fā)明的范圍內(nèi)對本領(lǐng)域技術(shù)人員所熟知的
[0094]圖12所示的三維可程序編輯電阻記憶體可包含許多不同類型的電阻元件。電阻元件可以是電子熔絲，包含了內(nèi)連接(interconnect)、接觸/導(dǎo)孔熔絲、接觸/導(dǎo)孔反熔絲、柵極崩潰反熔絲。內(nèi)連接熔絲的組成至少是一個來形成，金屬硅化層、多晶硅、表面涂布金屬娃化層的多晶娃、多金屬、金屬、金屬合金、局部內(nèi)連接(local interconnect)、熱隔離的主動區(qū)、CMOS柵極，或者是它們的某中組合，或者可以從CMOS柵極構(gòu)成材料。電阻元件也可以是相變記憶體中的相變材料、電阻記憶體或?qū)w橋接記憶體的電阻薄膜、或者是磁性記憶體中的磁穿隧接面。對于電子熔絲的內(nèi)連接、接觸、導(dǎo)孔制造來說，寫入要求必須要能提供足夠大的高電流，大約是4-20mA的范圍內(nèi)，并且在幾微秒的內(nèi)發(fā)生電遷移。對于反熔絲而言，寫入需求必須要提供足夠大的高電壓，去擊穿在接觸、導(dǎo)孔、或CMOS柵極/本體之間兩端點(diǎn)的介電質(zhì)。這 需求電壓必須要在6-7V之間，對于現(xiàn)今的技術(shù)而言，寫入時間為幾毫秒內(nèi)消耗的電流的為幾毫安。相變記憶體的寫入需求在O與I之間有不同的電壓需求與持續(xù)時間需求。寫入I而言(或者是反寫)必須要高又短時間的脈沖施加在相變材料中。相反地，寫入O而言(或者是反寫)必須要低又長時間的脈沖施加在相變材料中。寫入O需要大約3V、約50納秒，以及消耗約300微安。寫入I需要大約2V，約300納秒，以及消耗約100微安。對于磁性記憶體而言高與低寫入電壓為2-3V和0V，電流分別大約是+/-100-200微安。
[0095]圖13與圖14為三維可程序編輯電阻記憶體寫入方法700與讀取方法800的流程圖，分別用于某些實(shí)例的三維可程序編輯電阻記憶體。方法700和800的敘述可參見圖12所示的三維可程序編輯電阻記憶體配合說明。此外，盡管描述步驟流程，本領(lǐng)域人員可了解，至少某些步驟可以以不同的順序來執(zhí)行，包括同時執(zhí)行或者是跳過。
[0096]圖13為依據(jù)本發(fā)明一實(shí)例的三維可程序編輯電阻記憶體編程方法的流程圖。在第一個步驟705中，決定了單元要如何被選擇寫入，通過適當(dāng)?shù)腦-，Y-, Z-地址去選擇哪一行、列、層和導(dǎo)線進(jìn)行寫入。在步驟710中，適當(dāng)?shù)碾娫催x擇器可以被選擇，使得高電壓可以被施加到位元線和字元線的電源。在步驟720中，控制邏輯寫入的數(shù)據(jù)可以被分析，這取決于什么類型的可程序編輯電阻元件。對于電子熔絲而言，為一種一次性寫入(OTP)元件，指的是寫入總是一次性且不可逆的。寫入電壓與持續(xù)時間往往都是由外部控制信號來決定，而不是從內(nèi)部記憶體生成。對于相變記憶體而言，寫入I與寫入O必須要有不同的電壓與持續(xù)時間，使得邏輯控制確定所述的輸入數(shù)據(jù)，并選擇適當(dāng)?shù)碾娫催x擇器，并確認(rèn)控制信號在適當(dāng)?shù)臅r間內(nèi)。對于磁性記憶體而言，通過磁穿隧接面的電流方向比持續(xù)時間更為重要，邏輯控制器必須選擇適當(dāng)位元線與字元線的電源選擇，并確認(rèn)控制信號，以確保電流在期望時間中所流動的方向是我們想要的方向。在步驟725中，垂直方向所需層被選擇。在步驟730中，在一列中的至少一單元可被選擇，且相對應(yīng)的當(dāng)?shù)氐淖衷€可導(dǎo)通。步驟740為感測放大器可以停止使用以節(jié)省電源與防止干擾。在步驟750中，一列中的至少一單元可以被選擇，且相對應(yīng)的Y寫入通閘(pass gate)也被導(dǎo)通，使得耦合至電壓源被選擇的位元線啟動。在步驟760中，所需電流可在所需的時間于一已建立的導(dǎo)通路徑導(dǎo)通以完成編程程序。對于大部分的可程序編輯電阻記憶體而言，這個導(dǎo)通路徑是從一個高壓源經(jīng)過位線選擇、電阻元件、二極管選擇器、至一個當(dāng)?shù)氐慕拥刈志€驅(qū)動器至NMOS下拉(pulldown)，再到接地。特別地，對于一個寫入I的磁性記憶體而言，導(dǎo)通路徑是從高電壓經(jīng)由當(dāng)?shù)刈衷€驅(qū)動器的PMOS上拉(pull up)、二極管寫入選擇器、電阻元件、選擇的位元線、至接地。
[0097]圖14為依據(jù)本發(fā)明一實(shí)例的三維可程序編輯電阻記憶體讀取方法的流程圖。在第一步驟805中決定哪兩個導(dǎo)體層要被選擇。在步驟810中，適當(dāng)?shù)碾娫催x擇器可以選擇，以提供當(dāng)?shù)刈衷€驅(qū)動器、讀取放大器、與其他電路去施加電壓。在步驟815中，垂直方向適當(dāng)?shù)膶颖贿x擇。在步驟820中，所有的Y-寫入通閘以及位元線寫入選擇器被停用。在步驟830中，所需選擇的當(dāng)?shù)刈衷€被選擇，以致二極管作為程序編輯選擇器與接地端的路徑導(dǎo)通。在步驟840中，讀出放大器被啟用，且準(zhǔn)備讀取輸入信號。在步驟850中，數(shù)據(jù)線與參考數(shù)據(jù)線可以被預(yù)充電到可程序編輯電阻元件單元中的電壓。在步驟860中，所希望被選擇的Y-讀取通閘被選擇，使得所希望被耦合的位元線輸入到讀取放大器。導(dǎo)通路徑因此從位元線到電阻元件、所需單元、二極管讀取選擇器、接地的當(dāng)?shù)刈志€下拉被建立。這同樣適用在不同參考分支上。在最后步驟870中，讀取放大器可以比較讀取電流與參考電流以決定O或I的邏輯輸出信號，以完成讀取動作。
[0098]圖15為一實(shí)例的處理器系統(tǒng)600。處理器600在一實(shí)例中包含了三維可程序編輯電阻元件644，如在一個三維可程序編輯電阻記憶體640中的單元陣列642。處理器系統(tǒng)600舉例來說可以是電路系統(tǒng)。電路系統(tǒng)包含了中央處理器610，通過一個共同總線615進(jìn)行通信，包括各種記憶體與外圍設(shè)備，如1/0620、硬碟(硬盤)630、⑶R0M650、三維可程序編輯電阻記憶體640、與其他記憶體660。其他的記憶體660為傳統(tǒng)記憶體，譬如SRAM、DRAM、Flash,典型地通過記體體控制器界面給CPU610。CPU610通常是一個微處理器，一個為信號處理器或其他可程序編輯數(shù)字邏輯元件。三維可程序編輯電阻記憶體640以集成電路方式實(shí)現(xiàn)較佳，包含了至少一個可程序編輯電阻644的記憶體陣列642。三維可程序編輯電阻記憶體640也可典型地通過記憶體控制器界面連接到CPU610。如果需要，三維可程序編輯電阻記憶體640可與處理器(譬如CPU610)結(jié)合在一個單一的集成電路中。
[0099]本發(fā)明可以在一個印刷電路板中的一部分或全部的集成電路來實(shí)現(xiàn)，或者是一個系統(tǒng)中實(shí)現(xiàn)。三維可程序編輯電阻元件可以是電子熔絲、反熔絲、非揮發(fā)性記憶體，熔絲可以是可金屬娃化(Silicide)或不金屬娃化的單晶或多晶娃,金屬多晶娃(polymetal)、熱絕緣主動區(qū)、局部內(nèi)連接(local interconnect)、或者其他半導(dǎo)體材料、金屬、金屬合金、阻擋層金屬，金屬可以是W，Co, Al, Ta, Ti, Cu或者它們其中一種組合。阻擋層金屬可以是TiN, Ta，TaN, Ru，TiW，WN或者是它們其中一種結(jié)合。一些其他的結(jié)合也可以使用:Ti/W/WN, Ti/ff/TiN, Ti/Al/TiN, (Ti/TiN) /Al/TiN, Ti/Al/Tiff 或是它們其中一種組合。反熔絲可以是兩電極間的介電質(zhì)，介電質(zhì)可以是下列材料之一:Hf02, Al2O3, TiOx, LaOx, TaOx, RuOx, ZrOx, ZrSiO, HfSiO, HfAlO, HfSiON, ZrAlSiO, HfAlSiO, ZrAlSiON, SiO2,及 SiN 或者它們其中一種組合。非揮發(fā)性記憶體可以是復(fù)雜的金屬氧化物三明治結(jié)構(gòu)，包括納米碳管記憶體，石墨烯可切換電阻材料、碳電阻率切換材料、相變記憶體，導(dǎo)電橋接記憶體，電阻記憶體，可切換聚合物記憶體或磁穿隧記憶體中的一個。
[0100]當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
【權(quán)利要求】
1.一種可程序編輯電阻元件記憶體，其特征在于，包括: 多個可程序編輯電阻元件單元、至少一該可程序編輯電阻元件單元至少包括: 一可程序編輯電阻元素耦合到第一導(dǎo)線與編程讀取選擇器；編程讀取選擇器具有一開啟信號耦合至第二導(dǎo)線； 該可程序編輯電阻元件單元至少具有散熱區(qū)、擴(kuò)展區(qū)域、或發(fā)熱區(qū)耦合至或接近于可程序編輯電阻元素的部分或者全部，以加速編程操作； 其中通過施加在第一導(dǎo)線與第二導(dǎo)線的電壓，從而改變該可程序編輯電阻元素的電阻，以編程該可程序編輯電阻元素至不同邏輯狀態(tài)。
2.根據(jù)權(quán)利要求1所述的可程序編輯電阻元件記憶體，其特征在于，所述的可程序編輯電阻元件是一個電子熔絲，該電子熔絲包括至少一個多晶硅、金屬硅化多晶硅、金屬多晶硅、熱絕緣主動區(qū)、金屬、金屬合金、局部內(nèi)連接、CMOS柵極，或者是它們的組合。
3.根據(jù)權(quán)利要求1所述的可程序編輯電阻元件記憶體，其特征在于，散熱區(qū)包括至少一個接觸/導(dǎo)孔、薄氧化區(qū)域、或鄰近于該可程序編輯電阻元件單元的導(dǎo)體。
4.根據(jù)權(quán)利要求1所述的可程序編輯電阻元件記憶體，其特征在于，擴(kuò)展區(qū)域包含至少一段較低或沒有電流通過的可程序編輯電阻元素。
5.根據(jù)權(quán)利要求1所述的可程序編輯電阻元件記憶體，其特征在于，所述的發(fā)熱區(qū)包含至少一個接觸/導(dǎo)孔或至少一段有高電阻區(qū)，以產(chǎn)生更多焦耳熱。
6.根據(jù)權(quán)利要求1所述的可程序編輯電阻元件記憶體，其特征在于，所述至少一個可程序編輯電阻元素是一個電子熔絲，該電子熔絲在施加多個電壓或是電流脈沖后，會有漸進(jìn)的電阻變化以進(jìn)行編程。`
7.根據(jù)權(quán)利要求1所述的可程序編輯電阻元件記憶體，其特征在于，編程讀取選擇器是一個金氧半電晶體，二極體，或雙載子電晶體。
8.—種可程序編輯電阻元件記憶體，其特征在于，包括: 多個可程序編輯電阻元件單元、至少一該可程序編輯電阻元件單元至少包含: 至少一個可程序編輯電阻元件，該可程序編輯電阻元件包含至少一二極管及或一可程序編輯電阻元素，該可程序編輯電阻元素制作于一接觸孔中，該接觸孔位于在兩個垂直層的多個第一導(dǎo)線及多個第二導(dǎo)線的交叉處； 該可程序編輯電阻元素耦合到一第一導(dǎo)線； 二極管包含了至少一個第一主動區(qū)與第二主動區(qū)隔離于第一主動區(qū)，第一主動區(qū)有第一類型的摻雜，第二主動區(qū)有第二類型的摻雜，第一主動區(qū)提供連接到二極管的第一端點(diǎn)，第二主動區(qū)提供連接到二極管的第二端點(diǎn)，一主動區(qū)可耦合至可程序編輯電阻元素，另一主動區(qū)耦合至第二導(dǎo)線； 至少一個可程序編輯電阻元件中的可程序編輯電阻元素耦合至另外一個可程序編輯電阻元件或被兩個可程序編輯電阻元件共享，其另一二極管耦合至第二導(dǎo)線或第三導(dǎo)線；其中可程序編輯電阻元素的配置是藉由通過施加電壓到第一、第二導(dǎo)線和/或第三導(dǎo)線，從而改變對不同邏輯態(tài)的電阻。
9.根據(jù)權(quán)利要求8所述的可程序編輯電阻元件記憶體，其特征在于，可程序編輯電阻元素包含至少一個電子熔絲、反熔絲、相變薄膜、電阻記憶體薄膜或磁穿隧接面。
10.根據(jù)權(quán)利要求8所述的可程序編輯電阻元件記憶體，其特征在于，所述的第一、第二且/或第三導(dǎo)線在至少一導(dǎo)體層中相鄰導(dǎo)線之間有不均勻的距離。
11.根據(jù)權(quán)利要求8所述的可程序編輯電阻元件記憶體，其特征在于，所述的電子熔絲可由多于一個的電壓或電流脈沖逐漸地造成電阻變化進(jìn)行編程。
12.根據(jù)權(quán)利要求8所述的可程序編輯電阻元件記憶體，其特征在于，可程序編輯電阻元素的長度與剖面寬度比例為I到6。
13.—種電路系統(tǒng)，其特征在于，包括: 一處理器； 一可程序編輯電阻記憶體能夠操作地連接到該處理器，所述的可程序編輯電阻記憶體包括多個可程序編輯電阻元件，至少一個可程序編輯電阻元件包含: 一二極管及/或一可程序編輯電阻元素，該可程序編輯電阻元素是在超過兩個垂直層上的多個第一導(dǎo)線及多個第二導(dǎo)線的交叉處的接觸孔中形成； 該可程序編輯電阻元素耦合到第一導(dǎo)線； 二極管包含了至少一個第一主動區(qū)與第二主動區(qū)隔離于第一主動區(qū)，第一主動區(qū)有第一類型的摻雜，第二主動區(qū)有第二類型的摻雜，第一主動區(qū)提供連接到二極管的第一端點(diǎn)，第二主動區(qū)提供連接到二極管的第二端點(diǎn)；一主動區(qū)耦合至可程序編輯電阻元素，另一主動區(qū)耦合至第二導(dǎo)線； 至少一個可程序編輯電阻元件中的可程序編輯電阻元素耦合至另外一個可程序編輯電阻元件或被兩個可程序編輯電阻元件共享，其另一二極管耦合至第二導(dǎo)線或第三導(dǎo)線； 其中可程序編輯電阻元素`的配置是藉由通過施加電壓到第一、第二導(dǎo)線和/或第三導(dǎo)線，從而改變對不同邏輯態(tài)的電阻。
14.一種可程序編輯電阻記憶體操作方法，其特征在于，包括: 提供多個可程序編輯電阻記憶體元件，至少一個可程序編輯電阻元件包含至少(i)一二極管及/或一個可程序編輯電阻元素，該可程序編輯電阻元素是在超過兩個垂直層上的多個第一導(dǎo)線及多個第二導(dǎo)線/第三導(dǎo)線的交叉處的接觸孔中形成；(ii)可程序編輯電阻元素耦合至第一導(dǎo)線，二極管包含了至少一個第一主動區(qū)與第二主動區(qū)隔離于第一主動區(qū)，第一主動區(qū)有第一類型摻雜，第二主動區(qū)有第二類型摻雜，第一主動區(qū)提供連接到二極管的第一端點(diǎn)，第二主動區(qū)提供連接到二極管的第二端點(diǎn)，一主動區(qū)耦合至可程序編輯電阻元素，另一主動區(qū)耦合至第二導(dǎo)線；(iii)至少一個可程序編輯電阻元件中的可程序編輯電阻元素耦合至另外一個可程序編輯電阻元件，或被兩個可程序編輯電阻元件共享其另一二極管耦合至第二導(dǎo)線或第三導(dǎo)線； 藉由通過施加電壓到第一、第二導(dǎo)線和/或第三導(dǎo)線，從而改變對至少一個可程序編輯電阻元件至不同邏輯狀態(tài)。
15.根據(jù)權(quán)利要求14所述的可程序編輯電阻記憶體操作方法，其特征在于，二極管與可程序編輯電阻元件至少部分是由下列步驟制成:(i)建立一個底部導(dǎo)體層，(ii)沉積的內(nèi)層介電質(zhì)與蝕刻后的接觸孔，(iii)半導(dǎo)體工藝中具有不同摻雜類型與劑量的接觸孔內(nèi)所建立的二極管與可程序編輯電阻元素，(iv)蝕刻內(nèi)層介電質(zhì)層直到可程序編輯電阻元素裸露，(V)將金屬硅化層涂布至可程序編輯電阻元素表面，(vi)沉積內(nèi)層介電質(zhì)層去覆蓋可程序編輯電阻元素(vii)建立銅鑲嵌工藝頂部導(dǎo)線去耦合至少一部分的可程序編輯電阻元素。
16.根據(jù)權(quán)利要求14所述的可程序編輯電阻記憶體操作方法，其特征在于，所述的至少一個接觸柱中的二極管或可程序編輯電阻元素是通過化學(xué)沉積完成。
17.根據(jù)權(quán)利要求14所述的可程序編輯電阻記憶體操作方法，其特征在于，所述至少一個可程序編輯電阻元件是電子熔絲，是由多個電壓或電流脈沖以漸進(jìn)的電阻變化進(jìn)行編程。
18.—種可程序編輯電阻元件記憶體，其特征在于，包括: 多個可程序編輯電阻元件單元、至少一該可程序編輯電阻元件單元至少包括: 一電子熔絲耦合到第一導(dǎo)線與編程讀取選擇器；編程讀取選擇器具有一開啟信號耦合至第二導(dǎo)線； 該電子熔絲可程序編輯由通過施加在第一導(dǎo)線與第二導(dǎo)線的多個電壓或電流脈沖，從而以漸進(jìn)的電阻變化以編程 該電子熔絲至不同的邏輯狀態(tài)。
【文檔編號】H01L27/24GK103871464SQ201310661684
【公開日】2014年6月18日 申請日期:2013年12月9日 優(yōu)先權(quán)日:2012年12月7日
【發(fā)明者】莊建祥 申請人:莊建祥