放電間隙填充用組合物和靜電放電保護(hù)體的制作方法
【專利摘要】本發(fā)明的課題是提供能夠?qū)Ω鞣N設(shè)計(jì)的電子電路基板等的電子設(shè)備，以自由的形狀且簡(jiǎn)便地實(shí)現(xiàn)ESD對(duì)策，并且，即使在寬的放電間隙中放電時(shí)的工作性也優(yōu)異、能夠小型化、低成本化的靜電放電保護(hù)體，以及提供能夠用于制造那樣的靜電放電保護(hù)體的放電間隙填充用組合物。本發(fā)明的放電間隙填充用組合物，其特征在于，含有金屬粉末(A1)、鋁粉末(A2)和粘合劑成分(B)，所述金屬粉末(A1)是金屬的一次粒子表面的至少一部分被包含金屬醇鹽的水解生成物的膜被覆而成的粉末，所述鋁粉末(A2)是鋁的一次粒子表面沒有被包含金屬醇鹽的水解生成物的膜被覆的粉末。
【專利說明】放電間隙填充用組合物和靜電放電保護(hù)體

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及放電間隙填充用組合物和靜電放電保護(hù)體，更具體地講，涉及放電時(shí) 的工作性優(yōu)異、能夠小型化、低成本化的靜電放電保護(hù)體，以及該靜電放電保護(hù)體所使用的 放電間隙填充用組合物。

【背景技術(shù)】
[0002] 如果帶電的導(dǎo)電性物體（例如人體）與其他導(dǎo)電性物體（例如電子設(shè)備）接觸或 充分接近，貝1J會(huì)發(fā)生激烈的放電。該現(xiàn)象被稱為靜電放電（electro-static discharge,以 下也記為「ESD」），有時(shí)會(huì)引起電子設(shè)備的誤操作、損傷等問題，或成為爆炸性氣氛中的爆炸 的導(dǎo)火索。
[0003] ESD是電氣系統(tǒng)和集成電路所遭受的破壞性且不可避免的現(xiàn)象之一。如果從電學(xué) 的觀點(diǎn)來說明，則ESD是指具有數(shù)安培的峰值電流的高電流持續(xù)10納秒至300納秒的瞬間 的高電流現(xiàn)象。因此，當(dāng)發(fā)生ESD時(shí)，如果不在幾十納秒以內(nèi)將大致數(shù)安培的電流向集成電 路外傳導(dǎo)，則該集成電路會(huì)遭受極難修復(fù)的損傷，或者發(fā)生不良情況或劣化，無法正常地發(fā) 揮作用。
[0004] 近年來，電子部件、電子設(shè)備的輕量化、薄型化、小型化的潮流迅速進(jìn)展。隨之而 來，半導(dǎo)體的集成度、電子部件向印刷配線基板的裝配密度的上升變得顯著，過密地集成或 裝配的電子元件、信號(hào)線彼此極其接近地存在。并且信號(hào)處理速度也被高速化了。其結(jié)果， 形成容易誘發(fā)高頻輻射噪音的狀況?；谶@樣的狀況，進(jìn)行了保護(hù)電路內(nèi)的1C等不受ESD 破壞的靜電放電保護(hù)元件的開發(fā)。
[0005] 以往，作為保護(hù)電路內(nèi)的1C等不受ESD破壞的靜電放電保護(hù)元件，有包含金屬氧 化物等的燒結(jié)體的整體結(jié)構(gòu)的元件（例如，參照專利文獻(xiàn)1)。該元件是包含燒結(jié)體的疊層 型片式壓敏電阻器，具備疊層體和一對(duì)外部電極。壓敏電阻器具有當(dāng)施加電壓達(dá)到某一定 以上的值時(shí)，在此之前不流動(dòng)的電流突然流出這樣的性質(zhì)，對(duì)靜電放電具有優(yōu)異的抑制力。 但是，作為燒結(jié)體的疊層型片式壓敏電阻器無法避免包含片成型、內(nèi)部電極印刷、片層疊等 的復(fù)雜的制造工藝，并且，存在裝配工序中也容易發(fā)生層間剝離等不良情況這樣的問題。
[0006] 此外，作為保護(hù)電路內(nèi)的1C等不受ESD破壞的靜電放電保護(hù)元件有放電型元件。 放電型元件也具有漏電流小、原理簡(jiǎn)單、不易發(fā)生故障這些長(zhǎng)處。另外，放電電壓可以根據(jù) 放電間隙的寬度來調(diào)整。另外，在形成密封結(jié)構(gòu)的情況下，根據(jù)氣體的壓力、氣體的種類來 決定放電間隙的寬度。作為實(shí)際上市售的放電型元件，有形成圓柱狀的陶瓷表面導(dǎo)體皮膜， 通過激光等在該皮膜上設(shè)置放電間隙，對(duì)其進(jìn)行玻璃封裝而得到的元件。該市售的玻璃封 裝的放電型元件，雖然靜電放電保護(hù)特性優(yōu)異，但是其形態(tài)復(fù)雜，因此作為小型的表面裝配 用元件，在尺寸的方面有限制，并且存在難以降低成本這樣的問題。
[0007] 并且，公開了在配線上直接配線形成放電間隙，通過該放電間隙的寬度來調(diào)整放 電電壓的方法（例如，參照專利文獻(xiàn)2?4)。專利文獻(xiàn)2中例示了放電間隙的寬度為4_， 專利文獻(xiàn)3中例示了放電間隙的寬度為0. 15_。另外，專利文獻(xiàn)4中公開了在通常的電子 元件的保護(hù)時(shí)，作為放電間隙優(yōu)選為5?60 μ m，為了通過靜電放電來保護(hù)敏感的1C、LSI， 優(yōu)選將放電間隙設(shè)為1?30μπι，特別是在僅除去大的脈沖電壓部分即可的用途中可以增 大至150 μ m左右。
[0008] 但是，如果在放電間隙部分沒有保護(hù)，則有以下可能性：在施加高電壓時(shí)會(huì)發(fā)生氣 體放電、或者由于環(huán)境中的濕度、氣體使導(dǎo)體的表面發(fā)生污染而使放電電壓變化、或者由于 設(shè)置有電極的基板的碳化而使電極短路。
[0009] 另外，在具有放電間隙的靜電放電保護(hù)體中，在通常的工作電壓，例如一般小于 DC10V時(shí)，要求高的絕緣電阻性，因此將耐電壓性的絕緣性部件設(shè)置于電極對(duì)的放電間隙中 變得有效。如果為了保護(hù)放電間隙，在放電間隙中直接填充通常的抗蝕劑（resist)類作為 絕緣性部件，則會(huì)引起放電電壓的大幅上升，不實(shí)用。雖然在1?2μπι左右或其以下的極 窄的放電間隙中填充通常的抗蝕劑類的情況下，可以降低放電電壓，但存在以下問題：被填 充的抗蝕劑類發(fā)生微小的劣化、或者絕緣電阻下降、或者根據(jù)情況而導(dǎo)通。
[0010] 專利文獻(xiàn)5中公開了一種保護(hù)元件，其在絕緣基板上設(shè)置10?50 μ m的放電間 隙，在端部相對(duì)的一對(duì)電極圖案之間設(shè)置以ZnO為主成分且包含碳化硅的功能膜。該保護(hù) 元件與疊層型片式壓敏電阻器相比較，結(jié)構(gòu)簡(jiǎn)單，并具有可以作為基板上的厚膜元件來制 造的優(yōu)點(diǎn)。
[0011] 但是，這些ESD對(duì)策元件，雖然隨著電子設(shè)備的進(jìn)化，實(shí)現(xiàn)了裝配面積的降低化， 但形態(tài)始終是元件，因此需要通過焊料等裝配于配線基板上。因此，在電子設(shè)備中，設(shè)計(jì)的 自由度少，并且，包含高度而在小型化方面存在限制。
[0012] 因此，期望能夠不固定元件，以包含小型化的自由的形態(tài)在必要的位置并且以必 要的面積量采用ESD對(duì)策。
[0013] 另一方面，公開了作為ESD保護(hù)材料，使用樹脂組合物（例如，參照專利文獻(xiàn)6)。 這里的樹脂組合物的特征在于，包含：由絕緣粘合劑的混合物構(gòu)成的母材；具有小于10 μ m 的平均粒徑的導(dǎo)電性粒子；和具有小于10 μ m的平均粒徑的半導(dǎo)體粒子。
[0014] 另外，作為ESD保護(hù)材料，公開了表面由絕緣性氧化皮膜被覆的導(dǎo)電性和半導(dǎo)體 粒子的混合物通過絕緣性粘合劑被粘結(jié)的組合物材料、規(guī)定了粒徑范圍的組合物材料、規(guī) 定了導(dǎo)電性粒子間的面間隔的組合物材料等（例如，參照專利文獻(xiàn)7)。
[0015] 但是，在專利文獻(xiàn)7所記載的方法中，由于導(dǎo)電性粒子、半導(dǎo)體粒子的分散方法沒 有被最佳化，因此存在低電壓時(shí)得不到高的電阻值，或高電壓時(shí)得不到低的電阻值等技術(shù) 上的不穩(wěn)定因素。
[0016] 另外，這些組合物在放電時(shí)的工作電壓高，因此特別不適合保護(hù)低電阻的集成電 路的目的。特別是如果配合大量半導(dǎo)電性粒子、絕緣性粒子，則會(huì)使工作性降低，另一方面， 在僅配合金屬粒子的情況下，存在耐電壓性低這樣的問題。
[0017] 為解決上述問題，公開了用包含化合物和粘合劑的組合物填充放電間隙的方法， 所述化合物是將金屬粉末的表面由金屬氧化物被覆而成的（例如，參照專利文獻(xiàn)8)。但是， 所述組合物是設(shè)想放電間隙為例如300 μ m以下程度的組合物。如果，即使是更寬的放電間 隙也能夠適用，則配線的設(shè)計(jì)的自由度顯著地提升。
[0018] 如果為了即使在更寬的放電間隙中也使工作性良好，而使用配合了大量的由所述 金屬氧化物被覆了的金屬粉末的組合物來填充寬的放電間隙，則有靜電放電性能的穩(wěn)定性 下降的傾向。另外，如果用僅配合了導(dǎo)電性粒子的組合物填充更寬的放電間隙，則有耐電壓 性低的傾向。
[0019] 在先技術(shù)文獻(xiàn)
[0020] 專利文獻(xiàn)1 :日本特開2005-353845號(hào)公報(bào)
[0021] 專利文獻(xiàn)2 :日本特開平3-89588號(hào)公報(bào)
[0022] 專利文獻(xiàn)3 :日本特開平5-67851號(hào)公報(bào)
[0023] 專利文獻(xiàn)4 :日本特開平10-27668號(hào)公報(bào)
[0024] 專利文獻(xiàn)5 :日本特開2007-266479號(hào)公報(bào)
[0025] 專利文獻(xiàn)6 :日本特表2001-523040號(hào)公報(bào)
[0026] 專利文獻(xiàn)7 :美國(guó)專利第4, 726, 991號(hào)
[0027] 專利文獻(xiàn)8 :國(guó)際公開第2010/147095號(hào)


【發(fā)明內(nèi)容】

[0028] 本發(fā)明為解決上述那樣的問題，其目的是提供能夠針對(duì)各種設(shè)計(jì)的電子電路基板 等的電子設(shè)備，以自由的形狀且簡(jiǎn)便地實(shí)現(xiàn)ESD對(duì)策，并且，即使在寬的放電間隙中放電時(shí) 的工作性也優(yōu)異、能夠小型化、低成本化的靜電放電保護(hù)體，以及提供可以用于制造那樣的 靜電放電保護(hù)體的放電間隙填充用組合物。
[0029] 本發(fā)明涉及例如以下的[1]?[19]。
[0030] [1] 一種放電間隙填充用組合物，其特征在于，含有金屬粉末（A1)、鋁粉末（A2) 和粘合劑成分（B)，
[0031] 所述金屬粉末（A1)是金屬的一次粒子表面的至少一部分被包含金屬醇鹽的水解 生成物的膜被覆而成的粉末，
[0032] 所述鋁粉末（A2)是鋁的一次粒子表面沒有被包含金屬醇鹽的水解生成物的膜被 覆的粉末。
[0033] [2]根據(jù)[1]所述的放電間隙填充用組合物，其特征在于，金屬粉末（A1)的金屬的 一次粒子的形狀和鋁粉末（A2)的一次粒子的形狀都是薄片狀。[3]根據(jù)[1]或[2]所述的 放電間隙填充用組合物，其特征在于，金屬粉末（A1)的金屬的一次粒子的平均粒徑為1? 15 μ m，并且鋁粉末（A2)的一次粒子的平均粒徑為5?70 μ m。
[0034] [4]根據(jù)[1]?[3]中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，所述金 屬粉末（A1)的金屬的金屬元素是選自錳、鈮、鋯、鉿、鉭、鑰、釩、鎳、鈷、鉻、鎂、鈦或鋁中的 至少1種。
[0035] [5]根據(jù)[1]?[4]中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，所述金 屬粉末（A1)的金屬的金屬元素為鋁。
[0036] [6]根據(jù)[1]?[5]中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，放電間 隙填充用組合物中的金屬粉末（A1)與鋁粉末（A2)的質(zhì)量比為98:2?20:80。
[0037] [7]根據(jù)[1]?[6]中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，所述金 屬醇鹽以下述通式（1)來表示，
[0038]

【權(quán)利要求】
1. 一種放電間隙填充用組合物，其特征在于，含有金屬粉末（A1)、鋁粉末（A2)和粘合 齊U成分⑶， 所述金屬粉末（A1)是金屬的一次粒子表面的至少一部分被包含金屬醇鹽的水解生成 物的膜被覆而成的粉末， 所述鋁粉末（A2)是鋁的一次粒子表面沒有被包含金屬醇鹽的水解生成物的膜被覆的 粉末。
2. 根據(jù)權(quán)利要求1所述的放電間隙填充用組合物，其特征在于，金屬粉末（A1)的金屬 的一次粒子的形狀和鋁粉末（A2)的一次粒子的形狀都是薄片狀。
3. 根據(jù)權(quán)利要求1或2所述的放電間隙填充用組合物，其特征在于，金屬粉末（A1)的 金屬的一次粒子的平均粒徑為1?15 μ m，并且鋁粉末（A2)的一次粒子的平均粒徑為5? 70 μ m〇
4. 根據(jù)權(quán)利要求1?3中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，所述金屬 粉末（A1)的金屬的金屬元素是選自錳、鈮、鋯、鉿、鉭、鑰、釩、鎳、鈷、鉻、鎂、鈦或鋁中的至 少1種。
5. 根據(jù)權(quán)利要求1?4中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，所述金屬 粉末（A1)的金屬的金屬元素為鋁。
6. 根據(jù)權(quán)利要求1?5中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，放電間隙 填充用組合物中的金屬粉末（A1)與鋁粉末（A2)的質(zhì)量比為98:2?20:80。
7. 根據(jù)權(quán)利要求1?6中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，所述金屬 醇鹽以下述通式（1)來表示，
⑴ 式（1)中，Μ為金屬原子，0為氧原子，R各自獨(dú)立地為碳原子數(shù)1?20的烷基，η為 1?40的整數(shù)。
8. 根據(jù)權(quán)利要求7所述的放電間隙填充用組合物，其特征在于，所述通式（1)中的Μ為 娃、欽、錯(cuò)、組或給。
9. 根據(jù)權(quán)利要求1?8中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，在所述金 屬粉末（Α1)和/或鋁粉末（Α2)中的金屬的一次粒子表面形成有自氧化膜。
10. 根據(jù)權(quán)利要求1?9中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，所述粘 合劑成分（Β)含有熱固化性化合物或活性能量射線固化性化合物。
11. 根據(jù)權(quán)利要求10所述的放電間隙填充用組合物，其特征在于，所述粘合劑成分（Β) 含有熱固化性聚氨酯樹脂。
12. 根據(jù)權(quán)利要求1?11中任一項(xiàng)所述的放電間隙填充用組合物，其特征在于，放電 間隙填充用組合物的固體成分中的金屬粉末（Α1)和金屬粉末（Α2)的合計(jì)的含量為3?95 質(zhì)量％，粘合劑（Β)的含量為5?97質(zhì)量％。
13. -種靜電放電保護(hù)體，是至少具有2個(gè)電極、和所述2個(gè)電極間的放電間隙的靜電 放電保護(hù)體，其特征在于， 具有將權(quán)利要求1?12中任一項(xiàng)所述的放電間隙填充用組合物填充到所述放電間隙 而形成的放電間隙填充部件。
14. 根據(jù)權(quán)利要求13所述的靜電放電保護(hù)體，其特征在于，所述放電間隙的寬度為 300 μ m以上且1mm以下。
15. 根據(jù)權(quán)利要求13或14所述的靜電放電保護(hù)體，其特征在于，在所述放電間隙填充 部件的表面形成有保護(hù)層。
16. -種電子電路基板，具有權(quán)利要求13?15中任一項(xiàng)所述的靜電放電保護(hù)體。
17. -種撓性電子電路基板，具有權(quán)利要求13?15中任一項(xiàng)所述的靜電放電保護(hù)體。
18. -種1C芯片搭載用基板，具有權(quán)利要求13?15中任一項(xiàng)所述的靜電放電保護(hù)體。
19. 一種電子設(shè)備，具有權(quán)利要求16所述的電子電路基板、權(quán)利要求17所述的撓性電 子電路基板或權(quán)利要求18所述的1C芯片搭載用基板。
【文檔編號(hào)】H01T4/10GK104160568SQ201380012316
【公開日】2014年11月19日 申請(qǐng)日期:2013年2月15日 優(yōu)先權(quán)日:2012年3月5日
【發(fā)明者】大西美奈, 石原吉滿, 吉田俊輔 申請(qǐng)人:昭和電工株式會(huì)社