碳化硅半導體器件的制作方法
【專利摘要】在本發(fā)明中，碳化硅襯底(100)具有：具有第一導電類型的第一層(121)、設置在第一層(121)上并且具有第二導電類型的第二層(122)、和設置在第二層(122)上并且摻雜有提供第一導電類型的雜質的第三層(123)。碳化硅襯底(100)具有形成為穿過第三層(123)和第二層(122)并延伸到第一層(121)的溝槽(TR)。第一層(121)在離開第一層(121)中溝槽(TR)的位置上具有雜質的濃度峰值。結果，提供了具有很容易形成的電場緩和結構的碳化硅半導體器件。
【專利說明】碳化硅半導體器件

【技術領域】
[0001]本發(fā)明涉及碳化硅半導體器件，具體涉及包括具有溝槽的碳化硅襯底的碳化硅半導體器件。

【背景技術】
[0002]柵極絕緣膜的擊穿現(xiàn)象被認為是可能造成具有溝槽柵極絕緣膜的碳化硅半導體器件的擊穿的主要因素。如日本專利特開N0.2009-117593(專利文獻I)所公開的，例如，溝槽拐角部分中柵極絕緣膜由于電場擊穿，被認為是由碳化硅制成的溝槽型MOSFET(金屬氧化物半導體場效應晶體管)的問題。
[0003]根據(jù)上述公布中描述的技術，為了緩和電場，提供了比溝槽深的P+型深層。為此，形成了用來提供P+型深層的溝槽，后面通過外延生長填充該溝槽。在根據(jù)日本專利特開N0.2008-270681 (專利文獻2)的另一種技術中，例如，通過離子注入在溝槽的底部提供了P.區(qū)。
[0004]參考列表
[0005]專利文獻
[0006]PTDl:日本專利特開 N0.2009-117593
[0007]PTD2:日本專利特開 N0.2008-270681


【發(fā)明內容】

[0008]技術問題
[0009]根據(jù)日本專利特開N0.2009-117593中描述的技術，要求形成用于P+型深層的溝槽的步驟和填充該溝槽的步驟。換句話說，要求精細處理和外延生長的繁瑣步驟。
[0010]根據(jù)日本專利特開N0.2008-270681中描述的技術，用來形成P+區(qū)的離子注入需要選擇性地進行到溝槽的底部。由于制造的變化，該P+區(qū)會變得連接到在溝槽中形成溝道的P區(qū)。在這種情況下，溝道結構完全改變，造成半導體器件的特性嚴重失調。隨著溝道尺寸的進一步減小，該問題將變得更顯著。
[0011]為了解決上述的問題提出了本發(fā)明，并且本發(fā)明的目的是提供一種具有容易形成的電場緩和結構的碳化硅半導體器件。
[0012]問題的解決方案
[0013]根據(jù)本發(fā)明的碳化硅半導體器件包括碳化硅襯底、柵極絕緣膜和柵電極。該碳化硅襯底包括第一導電類型的第一層、設置在第一層上的第二導電類型的第二層和設置在第二層上且摻雜有提供第一導電類型的雜質的第三層。該碳化硅襯底具有溝槽，該溝槽形成為穿過第三層和第二層到達第一層。第一層在離開第一層中的溝槽的位置上具有雜質的濃度峰值。柵極絕緣膜覆蓋該溝槽。柵電極設置在柵極絕緣膜上。柵電極面對第二層的表面，柵極絕緣膜夾在它們之間。
[0014]根據(jù)上述的碳化硅半導體器件，形成在溝槽附近的用來緩和電場的結構是上述的第一層中雜質的濃度峰值，而不是形成與第一層的第一導電類型不同的第二導電類型的區(qū)域。由此，不存在由于制造的變化造成第二導電類型的這種區(qū)域太靠近或連接到第二導電類型的第二層的可能。由此，不需要要求高精度的步驟。結果，可以很容易形成電場緩和結構。
[0015]第二層在離開第二層中的溝槽的位置具有雜質的濃度峰值。結果，與雜質的濃度峰值在溝槽表面上的情況相比，可以抑制雜質對溝道特性的影響。
[0016]溝槽的底部上的第一層中的雜質的濃度不小于第一層中雜質的濃度的最小值，并且不大于該最小值的110%。結果，可以更有效地緩和電場。
[0017]在溝槽的底部，雜質的濃度峰值的分布具有不小于IXlO1Vcm2的劑量。結果，可以更有效地緩和電場。
[0018]碳化硅襯底可以由具有多型4H的六方晶結構的碳化硅制成。結果，可以使用更適合功率半導體器件的材料。
[0019]優(yōu)選，第二層的表面包括具有面取向為{0-33-8}的第一面。更優(yōu)選,該表面微觀包括第一面，并進一步微觀包括具有面取向為{0-11-1}的第二面。優(yōu)選，表面的第一面和第二面形成面取向為{0-11-2}的組合面。更優(yōu)選,該表面宏觀上相對{000-1}面具有62° ±10°的偏離角。
[0020]發(fā)明的有利效果
[0021 ] 根據(jù)如上所述的本發(fā)明，可以很容易形成電場緩和結構。

【專利附圖】

【附圖說明】
[0022]圖1是示意性示出本發(fā)明的一個實施例中的碳化硅半導體器件的結構的局部截面圖。
[0023]圖2是示意性示出圖1中的碳化硅襯底的形狀的透視圖。
[0024]圖3是圖2的透視圖中P型表面提供有陰影的圖。
[0025]圖4是圖1的放大圖。
[0026]圖5是沿著圖4中的箭頭Zl的施主濃度分布。
[0027]圖6是沿著圖4中的箭頭Z2的施主濃度分布和受主濃度分布。
[0028]圖7是示意性示出制造圖1中的碳化硅半導體器件的方法的第一步驟的局部截面圖。
[0029]圖8是示意性示出制造圖1中的碳化硅半導體器件的方法的第二步驟的局部截面圖。
[0030]圖9是示意性示出制造圖1中的碳化硅半導體器件的方法的第三步驟的局部截面圖。
[0031]圖10是示意性示出制造圖1中的碳化硅半導體器件的方法的第四步驟的局部截面圖。
[0032]圖11是示意性示出制造圖1中的碳化硅半導體器件的方法的第五步驟的局部截面圖。
[0033]圖12是示意性示出制造圖1中的碳化硅半導體器件的方法的第六步驟的局部截面圖。
[0034]圖13是示意性示出制造圖1中的碳化硅半導體器件的方法的第七步驟的局部截面圖。
[0035]圖14是示意性示出制造圖1中的碳化硅半導體器件的方法的第八步驟的局部截面圖。
[0036]圖15是示意性示出制造圖1中的碳化硅半導體器件的方法的第九步驟的局部截面圖。
[0037]圖16是示意性示出制造圖1中的碳化硅半導體器件的方法的第十步驟的局部截面圖。
[0038]圖17是示意性示出制造圖1中的碳化硅半導體器件的方法的第十一步驟的局部截面圖。
[0039]圖18是示意性示出包括在碳化硅半導體器件中的碳化硅襯底的表面的精細結構的局部截面圖。
[0040]圖19示出了多型4H六方晶中的(000-1)面的晶體結構。
[0041]圖20示出了沿著圖19中的線XX-XX的(11-20)面的晶體結構。
[0042]圖21示出了圖18的組合面的表面附近的(11-20)面的晶體結構。
[0043]圖22示出了從(01-10)面觀察時的圖18的組合面。
[0044]圖23是示出在進行熱蝕刻的情況下和沒有進行熱蝕刻的情況下，當宏觀觀察時溝道遷移率和溝道表面與(000-1)面之間的夾角之間一個示范關系的曲線圖。
[0045]圖24是示出溝道遷移率和溝道方向與〈0-11-2〉方向之間的夾角之間的一個示范關系。
[0046]圖25示出了圖18的變化。

【具體實施方式】
[0047]在下文中將參考附圖描述本發(fā)明的實施例。應該注意，在下面的圖中相同或相應的部分用相同的附圖標記表示，并將不再重復它們的描述。關于本說明書中的結晶學描述，單獨取向用[]表示，組取向用〈> 表示，單獨面用O表示，組面用{}表示。另外，雖然負結晶系數(shù)通常通過在數(shù)值上方放置(橫條)來表示，但是在本說明書中通過在數(shù)值之前放置負號來表不。
[0048]如圖1所示，本實施例中的垂直型MOSFET 500 (碳化硅半導體器件)包括:外延襯底100 (碳化硅襯底)、柵極氧化物膜201 (柵極絕緣膜)、柵電極202、層間絕緣膜203、源電極221、漏電極211、源極線222和保護電極212。
[0049]外延襯底100具有單晶襯底110和設置在其上的外延層。單晶襯底110是η型的(第一導電類型)。外延層包括:η_層121(第一層)、ρ型體層122(第二層)、η區(qū)123(第三層)和接觸區(qū)124。
[0050]η_層121是η型(第一導電型)的。η_層121比單晶襯底100的施主濃度低。η_層121中的施主濃度優(yōu)選不小于I X 11Vcm3且不大于5 X 11Vcm3,例如，設定為8 X 1015/cm3o在圖中的虛線部分中，施主濃度具有峰值。該峰值將在后面詳細描述。
[0051]P型體層122設置在η_層121上，并且是ρ型(第二導電類型)的。例如，P型體層122具有IX 11Vcm3的受主濃度。在本實施例中，P型體層122不僅摻雜有用作用來提供P型的雜質的受主，而且摻雜有用作提供η型的雜質的施主。施主的效果被更高濃度摻雜的受主抵消。下文將描述施主和受主的濃度分布。
[0052]η區(qū)123設置在ρ型體層122上。接觸區(qū)124是ρ型的。接觸區(qū)124形成在ρ型體層122中的一部分上，以與ρ型體層122連接。
[0053]外延襯底100由碳化娃制成。該碳化娃優(yōu)選具有六方晶結構，更優(yōu)選具有多型4Η。單晶襯底110具有一個主表面(圖1中的上表面)，該一個主表面具有優(yōu)選基本對應(000-1)面的面取向。
[0054]另外參考圖2和3，外延襯底100具有溝槽TR，該溝槽TR形成為穿過η區(qū)123和P型體層122到達η_層121。溝槽TR具有擁有表面SW的側壁。在本實施例中，溝槽TR進一步具有平坦的底部。表面SW包括ρ型體層122上的溝道表面。優(yōu)選，表面SW具有指定的晶面(也稱為“特定面”)。該特定面將在后面詳細描述。
[0055]外延襯底100具有溝槽TR，對應外延層在單晶襯底110的上表面上被部分移除的實際情況。在本實施例中，大量的臺面結構形成在單晶襯底100的上表面上。具體地，每個臺面結構具有每個都是六角形狀的上表面和底表面，并且具有相對單晶襯底100的上表面傾斜的側壁。
[0056]柵極氧化物膜201覆蓋溝槽TR。具體地，柵極氧化物膜201設置在溝槽TR的表面SW和底部上。該柵極氧化物膜201延伸到η區(qū)123的上表面上。柵電極202設置在柵極氧化物膜201上，以填充溝槽TR(也就是，填充直接彼此相鄰的臺面結構之間的空間)。柵電極202面對ρ型體層122的表面SW，柵極氧化物膜201夾在它們之間。柵電極202具有上表面，該上表面基本上與柵極氧化物膜201在η區(qū)123的上表面上的部分的上表面同高。提供層間絕緣膜203，以覆蓋柵電極202以及柵極氧化物膜201延伸到η區(qū)123上表面上的部分。
[0057]源電極221設置在每個臺面結構的頂部上。源電極221與接觸區(qū)124和η區(qū)123中的每一個接觸。源極線222與源電極221接觸，并在層間絕緣膜203的上表面上延伸。漏電極211是設置在單晶襯底110的與上面提供η_型121的主表面相反的背側表面上的歐姆電極。保護電極212設置在漏電極211上。
[0058]現(xiàn)在詳細描述外延襯底100中的雜質濃度。
[0059]參考圖4，rT層121在離開溝槽TR的位置上沿著溝槽TR具有施主的濃度峰值，如ιΓ層121中的虛線部分所指示的。ρ型體層122在離開溝槽TR的位置上沿著溝槽TR具有施主的濃度峰值，如P型體層122中的虛線部分所指示的。η區(qū)123在離開溝槽TR的位置上沿著溝槽TR具有施主的濃度峰值，如η區(qū)123中的虛線部分所指示的(圖中虛線部分的傾斜部分)。另外，外延襯底100沿著其主表面(圖中的上表面)具有施主的濃度峰值，如由一部分虛線部分(圖中的上部)所指示的。沿著該主表面的濃度峰值可以定位得離開主表面。
[0060]圖5示出了從溝槽TR的底部上的點01 (圖4)沿著深度方向Zl (圖4)在η_層121中的施主濃度分布的例子。在該分布中，峰值Iinia存在于離開溝槽TR的位置上，也就是，離開01點的位置上。例如，峰值ηΛ1距離點01的深度位置不小于50nm且不大于lOOOnm。點01上的濃度nnei不小于rT層121中濃度的最小值r^。優(yōu)選，濃度nnei不大于最小值ηΛ的110%。優(yōu)選，峰值IInia不小于最小值IIn0的三倍。
[0061]在溝槽TR的底部，也就是說，在點01附近(圖5)，濃度峰值的分布優(yōu)選具有不小于lX10n/Cm2的劑量。該劑量是通過對濃度峰值的分布進行除去背景的數(shù)據(jù)處理，然后積分圖5的橫軸Zl方向，即厚度方向上的濃度值(原子/cm3)而獲得的值(圖5中的陰影區(qū))。例如，如果雜質濃度在η—層121中在除溝槽TR附近的部分之外的部分中具有基本恒定的值，則可以通過減去該恒定值實現(xiàn)背景移除。替代地，如果雜質濃度也在η—層121中在除溝槽TR附近的部分之外的部分中變化，則可以通過將充分離開溝槽TR的部分中的雜質濃度的變化外推到溝槽TR附近的部分來進行背景移除處理。對于該推斷，例如，可以使用一階近似法，或者必要時可以進行更高階近似。
[0062]η_層121可以具有多種類型的施主。例如，η_層121可以包括其中基本均勻化的N(氮)原子和其中局部化的P(磷)原子，以具有上述的濃度峰值。在這種情況下，通過將P原子的濃度分布簡單積分也可以獲得上述劑量。
[0063]圖6示出了從溝槽TR側壁上的點02 (圖4)在基本垂直于側壁的方向Ζ2 (圖4)上向著P型體層122的內部的ρ型體層122中的施主濃度分布(圖6中下面的曲線)和受主濃度分布(圖6中上面的曲線)的實例。在該分布中，施主的峰值ru2存在于離開溝槽TR的位置上，也就是，離開點02的位置。在點Q2的施主濃度nne2不小于ρ型體層122中施主濃度的最小值ΠηΒ。優(yōu)選,施主濃度nne2不大于最小值rinB的110%。由于在ρ型體層122中施主濃度的峰值Iinii2低于受主濃度ηρΒ，所以在施主濃度的峰值位置的ρ型體層122也是ρ型的。另外，在溝槽TR的側壁上，也就是，在點02上，施主濃度nne2比受主濃度npB足夠小。因此，由溝槽TR側壁上的溝道表面中的施主抵消的受主的比率達到了基本不影響溝道特性的程度。施主濃度nne2優(yōu)選不大于受主濃度npB的10%，更優(yōu)選不大于5%。
[0064]現(xiàn)在描述制造MOSFET 500的方法。
[0065]如圖7所示，通過在單晶襯底110上外延生長，形成rT層121。該外延生長可以通過CVD (化學氣相沉積)實現(xiàn)，例如，利用硅烷(SiH4)和丙烷(C3H8)的混合氣體作為材料氣體，利用氫氣(H2)作為載氣。通過這樣，例如，優(yōu)選引入氮(N)或磷⑵作為η型導電性的雜質。
[0066]如圖8所示，向η_層121的上表面中注入離子，以形成P型體層122、η區(qū)123和接觸區(qū)124。在用來形成ρ型體層122和接觸區(qū)124的離子注入中，注入了用來提供ρ型的雜質的離子，如鋁(Al)。在用來形成η區(qū)123的離子注入中，注入了用來提供η型的雜質的離子，例如磷(P)。注意，可以進行外延生長代替離子注入。
[0067]如圖9所示，在由η區(qū)123和接觸區(qū)124組成的表面上形成具有開口的掩膜層247。例如，諸如氧化硅膜的絕緣膜可以用作掩膜層247。該開口形成在與溝槽TR的位置對應的位置上(圖1)。
[0068]如圖10所示，通過掩膜層247的開口中的蝕刻移除了 η區(qū)123、ρ型體層122和一部分η—層121。示例性的可用的蝕刻方法是反應離子蝕刻(RIE)，具體地，感應耦合等離子體(ICP) RIE。具體地，例如，可以使用采用SF6或SF6和O2的混合氣體作為反應氣體的ICP-RIE。通過這種蝕刻方式，在要形成溝槽TR(圖1)的區(qū)域中，可以形成凹陷TQ，其具有內表面SV基本垂直于單晶襯底110的主表面的側壁。
[0069]接下來，熱蝕刻外延襯底100的凹陷TQ的內表面SV。例如，可以通過在包含至少具有一種或多種類型鹵素原子的反應氣體的氣氛中加熱外延襯底100，來進行熱蝕刻。該至少一種或多種類型的鹵素原子至少包括氯(Cl)原子和氟(F)原子中的一種。例如，該氣氛是Cl2、BCL3> SF6或CF4。例如，利用氯氣和氧氣的混合氣體作為反應氣體，在例如不小于700°C且不大于1000°C的熱處理溫度下，進行熱蝕刻。
[0070]作為熱蝕刻的結果，如圖11所示，形成了溝槽TR。這里，作為溝槽TR的側壁，形成了表面SW，其具有分別由n_層121、p型體層122和η區(qū)123形成的部分。在表面SW中，自發(fā)地形成了特定面。
[0071]注意,除了氯氣和氧氣之外,反應氣體可包含載氣。示例性的可用的載氣是氮(N2)氣、氬氣、氦氣等。如上所述，當熱處理溫度設定為不小于700°C且不高于KKKTC時，例如，蝕刻SiC的速率大約是70 μ m/小時。而且，在這種情況下，由氧化硅制成的并因此相對于SiC具有非常大的選擇比的掩膜層247，在SiC蝕刻期間基本沒有被蝕刻。接下來，用適當?shù)姆椒ㄒ瞥谀?47，如蝕刻(圖12)。
[0072]如圖13所示，通過用離子束IB離子注入的方式，以使得施主的濃度峰值定位在圖中的虛線上的方式注入施主。該注入沒有具體要求高精度掩膜，但是可以在沒有所示的掩膜的情況下進行。注入的劑量優(yōu)選不小于I X 11Vcm2，例如，設定為lX1012/cm2。例如，注入的加速能量設定為400keV。例如，注入離子的類型是磷。接下來，進行活化退火，以激活通過離子注入而注入的雜質。
[0073]如圖14所示，在包括作為溝槽TR的側壁的表面SW和溝槽TR底部的表面上形成柵極氧化物膜201。例如，柵極氧化物膜201是通過熱氧化由碳化硅制成的外延層而獲得的。
[0074]如圖15所示，形成柵電極202，以填充溝槽TR內的區(qū)域，柵極氧化物膜201夾在它們之間。例如，可以通過形成導體膜和進行CMP (化學機械拋光)，來執(zhí)行形成柵電極202的方法。
[0075]如圖16所示，在柵電極202和柵極氧化物膜201上形成層間絕緣膜203，以覆蓋柵電極202的暴露表面。
[0076]參考圖17，進行蝕刻，以在層間絕緣膜203和柵極氧化物膜201中形成開口。通過該開口，暴露了臺面結構的上表面中的η區(qū)123和接觸區(qū)124。接下來，在每個臺面結構的上表面中，形成源電極221，與η區(qū)123和接觸區(qū)124接觸。
[0077]再次參考圖1，形成源極線222、漏電極211和保護電極212。由此獲得了 MOSFET500。
[0078]根據(jù)本實施例，η_層121在離開溝槽TR的位置沿著溝槽TR具有施主濃度峰值，如η_層121中虛線部分所指示的(圖4)。因此，電場在圖中的虛線部分中局部增加，造成在離開虛線部分的溝槽TR中的電場降低。這也降低了施加到設置在溝槽TR上的柵極氧化物膜201的電場，由此提高了 MOSFET 500的擊穿電壓。
[0079]根據(jù)本發(fā)明人進行的實驗仿真，通過形成濃度峰值，在溝槽TR的拐角部分，施加到柵極氧化物膜201的電場可以從7.8MV/cm降低到6.9MV/cm。在該仿真中，在形成溝槽TR之后，通過將I X 11Vcm2劑量的P離子在400keV的加速電壓下注入到施主濃度為8 X 115/cm3的層中，形成了 n_層121。溝槽TR的深度設定為1.8 μ m。漏極電壓設定為600V。
[0080]根據(jù)本實施例，形成在溝槽TR附近用來緩和電場的結構是n_層121中施主的濃度峰值(圖5)，而不是形成ρ型區(qū)。由此，由于制造的變化，這種ρ型區(qū)太靠近或者連接也為P型的P型體層122的情況是不可能的。由此，不需要要求高精度的步驟。從而，可很容易形成電場緩和結構。
[0081]ρ型體層122在離開ρ型體層122中的溝槽TR的位置上具有施主的濃度峰值(圖6)。結果，與施主的濃度峰值在溝槽TR表面上的情況相比，可以抑制施主對溝道特性的影響。
[0082]在溝槽TR的底部處的n_層121中的施主的濃度nnei可以不小于n_層121中施主濃度的最小值Iin0，并且不大于該最小值的110%。結果，可以更充分地緩和電場。
[0083]在溝槽TR的底部，施主濃度峰值的分布可以具有不小于IX 10n/cm2的劑量。結果，可以更充分的緩和電場。
[0084]外延襯底100可以由具有多型4H的六方晶結構的碳化硅制成。結果，可以使用更適合功率半導體器件的材料。
[0085]雖然本實施例中溝槽TR具有平坦底部，但是溝槽的形狀并不限于此，底部可以是凹陷的。例如，溝槽可以是V形的。
[0086]雖然在本實施例中，第一導電類型是η型并且第二導電類型是P型，但是這些導電類型可以互換。在這種情況下，上述的“濃度峰值”對應受主的濃度峰值，而不是施主的濃度峰值。然而，為了進一步提高溝道遷移率，第一導電類型優(yōu)選是η型的。
[0087]此外，除了 MOSFET之外，該碳化硅半導體器件可以是MISFET (金屬絕緣體半導體場效應晶體管)。而且，碳化硅半導體器件并不限于MISFET，只要它具有溝道柵結構。例如，半導體器件可以是溝槽型IGBT (絕緣柵雙極晶體管)。
[0088](具有特定面的表面)
[0089]形成溝道表面的ρ型體層122的表面SW(圖4)優(yōu)選是具有特定面的表面。如圖18所示，這種表面SW包括具有{0-33-8}的面取向的面SI (第一面)。面SI優(yōu)選具有(0-33-8)面取向。
[0090]更優(yōu)選，表面SW微觀上包括面SI，并且進一步微觀上包括具有{0-11-1}的面取向的面S2 (第二面)。這里使用的術語“微觀”意思是“精細到考慮至少是原子間間隔2倍那么大的大小的程度”。作為觀察這種微觀結構的方法，例如，可以使用TEM(透射電子顯微鏡)。面S2優(yōu)選具有(0-11-1)面取向。
[0091]優(yōu)選，表面SW的面SI和面S2形成具有{0-11-2}的面取向的組合面SR。也就是，組合面SR由周期重復的面SI和S2形成。例如，可以通過TEM或AFM(原子力顯微鏡)觀察這種周期結構。在這種情況下，組合面SR宏觀上相對{000-1}面具有62°的偏離角。這里使用的術語“宏觀”意思是“忽略尺寸大約為原子間間隔的精細結構”。為了測量這種宏觀偏離角，例如，可以使用應用普通X射線衍射的方法。優(yōu)選，組合面SR具有(0-11-2)面取向。在這種情況下，組合面SR宏觀上相對(000-1)面具有62°的偏離角。
[0092]優(yōu)選，在該溝道表面上，載流子在溝道方向⑶上流動，在該溝道方向⑶中實現(xiàn)上述的周期重復。
[0093]現(xiàn)在描述組合面SR的詳細結構。
[0094]通常，關于Si原子(或C原子)，當從(000-1)面觀察多型4H的碳化硅單晶時，層A中的原子(圖中的實線)、設置在其下方的層B中的原子(圖中虛線)、設置在其下方的層C中的原子(圖中的點劃線)和設置在其下方的層B中的原子(未示出)重復提供，如圖19所示。換句話說，在將四層ABCB看作一個周期的情況下，提供諸如ABCBABCBABCB……的周期堆疊結構。
[0095]如圖20所示，在(11-20)面(沿著圖19中的線XX-XX的橫截面)中，構成上述一個周期的四層ABCB的每層中的原子沒有完全沿著(0-11-2)面排列。在圖20中，(0-11-2)面示出為穿過層B中原子的位置。在這種情況下，可以看出層A和C中的每個原子偏離了(0-11-2)面。因此，即使當碳化硅單晶的表面的宏觀面取向，即，在原子等級結構被忽略的情況下的面取向，限于(0-11-2)面，該表面也可以具有各種微觀結構。
[0096]如圖21所示，通過交替提供具有(0-33-8)面取向的面SI和連接到面SI并且具有與面SI不同的面取向的面S2來形成組合面SR。面SI和S2的每個都具有Si原子(或C原子)的原子間間距兩倍大的長度。注意，面SI和面S2平均的面對應于(0-11-2)面(圖20)。
[0097]如圖22所示，當從(01-10)面觀察組合面SR時,該單晶結構具有包括等效于立方體結構的結構(面SI的部分)的局部周期性。具體地，通過交替設置在上述等效于立方體結構的結構中具有(001)面取向的面SI和連接到面SI并且具有與面SI不同的面取向的面S2，來形成組合面SR。而且在除了 4H之外的多型中，由此該表面可以由在等效于立方體結構的結構中具有(001)面取向的面(圖22中的面SI)和連接到上述面并且具有與上述面不同的面取向的面(圖22中的面S2)形成。例如，該多型可以是6H或15R。
[0098]現(xiàn)在參考圖23，描述表面SW的晶面和溝道表面中的遷移率MB之間的關系。在圖23的曲線中，水平軸表示由(000-1)面和具有溝道表面的表面SW的宏觀面取向形成的角度Dl，縱軸表示遷移率MB。點群CM對應通過熱蝕刻修整表面SW以具有特定面的情況，點群MC對應表面SW沒有經(jīng)受這種熱蝕刻的情況。
[0099]在點群MC中，當溝道表面的表面具有(0-33-8)宏觀面取向時遷移率MB最大。這推測是由于下面的原因。也就是，在沒有進行熱蝕刻的情況下，即，在沒有特別控制溝道表面的微觀結構的情況下，其宏觀面取向對應(0-33-8)，結果微觀面取向(0-33-8)的比率，即，考慮原子級的面取向(0-33-8)，統(tǒng)計上變高。
[0100]另一方面，點群CM中的遷移率，在溝道表面的宏觀表面面取向為(0-11-2)(箭頭EX)時最大。這推測是由于下面的原因。也就是，如圖21和22所示，每個都具有(0-33-8)面取向的大量的面SI密集且規(guī)則排列，面S2夾在它們之間，由此溝道表面的表面中微觀面取向(0-33-8)的比率變高。
[0101]注意，遷移率MB具有對組合面SR的取向依賴性。在圖24示出的曲線中，水平軸表示溝道方向和〈0-11-2〉方向之間的夾角D2，縱軸表示溝道表面中的遷移率MB (任意單位)。虛線補充地設置在其中，用于提高曲線的可視性。從該曲線可以發(fā)現(xiàn)，為了增加溝道遷移率MB，溝道方向CD(圖18)優(yōu)選具有不小于0°且不大于60°的角度，更優(yōu)選基本為
0° 0
[0102]如圖25所示，除了組合面SR之外，表面SW可以進一步包括面S3 (第三面)。更具體地，表面SW可以包括由周期重復的面S3和組合面SR形成的組合面SQ。在這種情況下，表面SW相對{000-1}面的偏離角偏離組合面SR的理想偏離角，即，62°。這種偏離優(yōu)選很小，優(yōu)選在±10°的范圍內。包括在該角度范圍內的表面的實例包括具有{0-33-8}面的宏觀面取向。更優(yōu)選，表面SW相對(000-1)面的偏離角偏離組合面SR的理想偏離角，即，62°。這種偏離優(yōu)選很小，優(yōu)選在±10°的范圍內。包括在該角度范圍內的表面的實例包括具有{0-33-8}面的宏觀面取向。
[0103]例如，可以通過TEM或AMF觀察這種周期性結構。
[0104]應該理解，本文公開的實施例是說明性的，在任何方面沒有限制性。本發(fā)明的范圍由權利要求的條款來定義，而不是通過上面的描述，并且意指包括該范圍內的任何修改和與權利要求條款等效的意義。
[0105]附圖標記列表
[0106]100外延襯底；110單晶襯底；121n_層(第一層);122p型體層(第二層);123n區(qū)(第三層)；124接觸區(qū)；201柵極氧化物膜；202柵電極；203層間絕緣膜；211漏電極；212保護電極；221源電極；222源極線；247掩膜層；500M0SFET (碳化硅半導體器件)。
【權利要求】
1.一種碳化娃半導體器件，包括:碳化硅襯底，所述碳化硅襯底包括第一導電類型的第一層、設置在所述第一層上的第二導電類型的第二層、和設置在所述第二層上并且摻雜有用于提供所述第一導電類型的雜質的第三層，所述碳化硅襯底具有被形成為穿過所述第三層和所述第二層以到達所述第一層的溝槽，所述第一層在離開所述第一層中的所述溝槽的位置具有所述雜質的濃度峰值；柵極絕緣膜，所述柵極絕緣膜覆蓋所述溝槽；和 柵電極，所述柵電極設置在所述柵極絕緣膜上，所述柵電極在所述柵極絕緣膜介于所述柵電極和所述第二層之間的情況下面向所述第二層的表面。
2.根據(jù)權利要求1所述的碳化硅半導體器件，其中 所述第二層在離開所述第二層中的所述溝槽的位置具有所述雜質的濃度峰值。
3.根據(jù)權利要求1或2所述的碳化硅半導體器件，其中 在所述溝槽的底部處的所述第一層中的所述雜質的濃度不小于所述第一層中所述雜質的濃度的最小值，并且不大于所述最小值的110%。
4.根據(jù)權利要求1至3中的任一項所述的碳化硅半導體器件，其中 在所述溝槽的底部，所述雜質的所述濃度峰值的分布具有不小于IXlO1Vcm2的劑量。
5.根據(jù)權利要求1至4中的任一項所述的碳化硅半導體器件，其中 所述碳化硅襯底是由具有多型4H的六方晶結構的碳化硅制成的。
6.根據(jù)權利要求5所述的碳化硅半導體器件，其中 所述第二層的所述表面包括具有{0-33-8}的面取向的第一面。
7.根據(jù)權利要求6所述的碳化硅半導體器件，其中 所述表面微觀上包括所述第一面，并且進一步微觀上包括具有{0-11-1}的面取向的第二面。
8.根據(jù)權利要求7所述的碳化硅半導體器件，其中 所述表面的所述第一和第二面形成具有{0-11-2}的面取向的組合面。
9.根據(jù)權利要求8所述的碳化硅半導體器件，其中 所述表面宏觀上具有相對{000-1}面的62° ±10°的偏離角。
【文檔編號】H01L29/12GK104205339SQ201380017424
【公開日】2014年12月10日 申請日期:2013年4月8日 優(yōu)先權日:2012年5月18日
【發(fā)明者】和田圭司, 日吉透, 增田健良 申請人:住友電氣工業(yè)株式會社