具有帶去耦合的每像素模擬溝道阱隔離的成像探測器的制造方法
【專利摘要】一種成像裝置(400)，其包括：具有至少一個探測器片塊(418)的探測器陣列(412)。所述探測器片塊包括具有被定位在非光敏區(qū)域(426)內(nèi)的獨立光敏探測器像素(424)的二維陣列的光傳感器陣列(422)，以及耦合到所述光傳感器陣列的讀出電子器件(432)。所述讀出電子器件包括與所述獨立探測器像素相對應(yīng)的獨立模擬讀出溝道阱(602，604)，其中，模擬讀出溝道阱將其中的模擬電氣部件與其他模擬讀出溝道阱中的模擬電氣部件電氣隔離。去耦合電路被任選地定位在所述獨立模擬讀出溝道的金屬層中的至少一層中或者被定為在所述獨立模擬讀出溝道阱中。
【專利說明】具有帶去耦合的每像素模擬溝道阱隔離的成像探測器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及成像探測器，并且更具體地涉及具有帶去耦合的每像素模擬溝道阱隔離的成像探測器，并且結(jié)合計算斷層攝影(CT)來描述本發(fā)明。

【背景技術(shù)】
[0002]CT掃描器一般包括安裝在關(guān)于z軸圍繞檢查區(qū)域旋轉(zhuǎn)的可旋轉(zhuǎn)機架上的X射線管。X射線管發(fā)射穿過檢查區(qū)域的輻射。探測器陣列在檢查區(qū)域?qū)γ媾cX射線管相對，對向一角度弧，探測穿過檢查區(qū)域的輻射，并且生成指示其的信號。重建器處理信號并且重建指示檢查區(qū)域和在掃描期間被定位在其中的對象或目標(biāo)的部分的體積圖像數(shù)據(jù)。
[0003]Chappo等人的美國專利6510195中描述的CT探測器陣列包括探測器片塊(tile)中的一行或多行。每個探測器片塊包括光學(xué)耦合到(例如16個或更多)探測器像素的二維(2D)背照射光電二極管陣列的閃爍體層。光電二極管陣列經(jīng)由凸點接合被接合在承載襯底上。封裝在專用集成電路(ASIC)中的讀出電子器件也被接合在承載襯底上。承載襯底包括將由探測器像素產(chǎn)生的信號路由到讀出電子器件的電極。
[0004]在Luhta等人的美國專利申請公開2009/0121146中，CT探測器片塊包括具有光敏區(qū)域和非光敏區(qū)域的硅光電二極管。在這種塊中，光電二極管陣列是硅襯底的光敏區(qū)域的部分，并且非光敏區(qū)域包括將每個探測器像素與接合點互相連接的電極。硅ASIC被直接接合到硅襯底的非光敏區(qū)域并與接合點和探測器像素電氣連通。
[0005]ASIC包括每個探測器像素的讀出電子器件，包括每個探測器像素的模擬電路和數(shù)字電路。圖1示出了示范性現(xiàn)有技術(shù)ASIC102的部分，所述部分包括第一探測器像素的第一讀出電子器件104和第二不同像素的第二讀出電子器件106。第一讀出電子器件104包括第一模擬部件108和第一數(shù)字部件110，并且第二讀出電子器件106包括第二模擬部件114和第二數(shù)字部件116。ASIC102還包括公共數(shù)字電路112，公共數(shù)字電路112包括公共數(shù)字部件118。
[0006]注意，圍繞部件108-118的虛線并不指示ASIC102的物理結(jié)構(gòu)，而是被包括以闡明對模擬、數(shù)字和公共數(shù)字之間以及像素之間的讀出電子部件的圖示的分組。遺憾的是，模擬讀出電子器件和數(shù)字讀出電子器件108-118在同一襯底120中，并且因此易受襯底噪聲影響。此外，模擬讀出電子器件和數(shù)字讀出電子器件110-118在同一襯底120中，并且因此模擬讀出電子器件108和114易受來自數(shù)字讀出電子器件110、116和118的噪聲的影響，反之亦然。
[0007]用來減輕噪聲污染的一個方法是以電子的方式將模擬讀出電子器件和數(shù)字讀出電子器件互相隔離并且與襯底隔離。如圖2所示，這是通過CMOS三阱隔離或淺溝槽隔離來完成的。在圖2中，第一阱202將模擬讀出電子器件108和114與襯底120和數(shù)字讀出電子器件110、116和118電氣隔離，并且第二阱204將數(shù)字讀出電子器件110、116和118與襯底120和模擬溝道108和114電氣隔離。然而，這種方法并不減輕同一阱中的讀出電子器件之間的串?dāng)_，并且這樣的串?dāng)_可能為探測器的線性度、增益和噪聲性能帶來負面影響，并且對小劑量成像做出限制。
[0008]去耦合電路已經(jīng)被用來將外部電源與ASIC102的讀出電子器件的電源去耦合。例如，對于第一讀出電子器件104，分開的去耦合電路被用于模擬讀出電子器件108、數(shù)字讀出電子器件110和公共數(shù)字讀出電子器件112。圖3示出了示范性去耦合電路302并且包括外部電源端子304、RC濾波電阻器306、RC濾波旁路電容器308和內(nèi)部讀出電子器件電源端子310。遺憾的是，這樣的電路包括ASIC102外面的電氣元件，所述電氣元件增加了探測器的整體占用面積和成本，并且添加了由于從電路到外部襯底的互聯(lián)距離的、與電阻器串聯(lián)的不期望的電感。
[0009]至少考慮到以上內(nèi)容，存在對于其他讀出溝道和/或其他去耦合配置的未解決的需求。


【發(fā)明內(nèi)容】

[0010]本文中描述的各方面解決了以上提到的問題和/或其他。
[0011]在一方面中，一種成像裝置包括具有至少一個探測器片塊的探測器陣列。所述探測器片塊包括:具有被定位在非光敏區(qū)域內(nèi)的獨立光敏探測器像素的二維陣列的光傳感器陣列，以及耦合到所述光傳感器陣列的讀出電子器件。所述讀出電子器件包括與所述獨立探測器像素相對應(yīng)的獨立模擬讀出溝道阱，其中，模擬讀出溝道阱將其中的模擬電氣部件與其他模擬讀出溝道阱中的模擬電氣部件電氣隔離。
[0012]在另一方面中，一種方法包括將探測器像素輸出信號路由到只與所述探測器像素相對應(yīng)的讀出電子器件，其中，所述探測器像素是成像探測器的多個探測器像素中的一個，并且其中，所述探測器像素的所述讀出電子器件的模擬讀出電子器件通過對應(yīng)的模擬溝道阱與其他探測器像素的所述讀出電子器件的模擬讀出電子器件電氣隔離，并且利用所述讀出電子器件來處理所述信號。
[0013]在另一方面中，一種成像探測器陣列包括具有被定位在非光敏區(qū)域內(nèi)的獨立光敏探測器像素的二維陣列的光傳感器陣列。所述成像探測器陣列還包括耦合到所述光傳感器陣列的讀出電子器件，所述讀出電子器件包括:獨立模擬讀出溝道阱，每個阱包括模擬讀出溝道電路并且與獨立探測器像素相對應(yīng)，其中，所述獨立模擬讀出溝道阱中的所述模擬讀出溝道電路互相電氣隔離。所述成像探測器陣列還包括所述獨立模擬讀出溝道的金屬層中的去耦合電路。
[0014]本發(fā)明可以采取各種部件和各部件的布置以及各種步驟和各步驟的安排的形式。附圖僅出于圖示優(yōu)選的實施例的目的，并且不應(yīng)被解釋為對本發(fā)明的限制。

【專利附圖】

【附圖說明】
[0015]圖1描繪了現(xiàn)有技術(shù)成像探測器ASIC的部分，所述成像探測器ASIC在模擬讀出電子器件和數(shù)字讀出電子器件與襯底之間不具有電氣隔離。
[0016]圖2描繪了現(xiàn)有技術(shù)成像探測器ASIC的部分，在所述成像探測器ASIC中模擬讀出電子器件和數(shù)字讀出電子器件通過公共模擬阱和公共數(shù)字阱互相電氣隔離并且與襯底電氣隔離。
[0017]圖3描繪了圖1或圖2的讀出電子器件的現(xiàn)有技術(shù)外部去耦合電路。
[0018]圖4圖示了成像系統(tǒng)，所述成像系統(tǒng)包括至少具有在每像素的基礎(chǔ)上電氣隔離的模擬讀出電子器件的探測器片塊并且包括ASIC中的去耦合。
[0019]圖5示意性地圖示了探測器片塊的范例。
[0020]圖6示意性地圖示了探測器片塊的范例，在所述探測器片塊中每個探測器像素的模擬讀出電子器件和數(shù)字讀出電子器件被定位在對應(yīng)的模擬溝道阱中。
[0021]圖7示意性地圖示了圖6的變型，在所述變型中像素的模擬讀出電子器件和數(shù)字讀出電子器件被定位在不同的阱中。
[0022]圖8示意性地圖示了示范性探測器片塊，在所述探測器片塊中去耦合電路被定位在讀出電子器件的層中。
[0023]圖9圖示了圖8的探測器片塊的透視圖，示出了去耦合電路與獨立阱之間的幾何關(guān)系。
[0024]圖10圖示了去耦合電容器的示范性配置。
[0025]圖11圖示了示范性方法。

【具體實施方式】
[0026]首先參考圖4，圖示了諸如計算斷層攝影(CT)掃描器的成像系統(tǒng)400。成像系統(tǒng)400包括大體固定的機架402和旋轉(zhuǎn)機架404。旋轉(zhuǎn)機架404由固定機架402可旋轉(zhuǎn)地支撐并且繞縱軸或z軸圍繞檢查區(qū)域406旋轉(zhuǎn)。諸如X射線管的輻射源408由旋轉(zhuǎn)機架404支撐并且與旋轉(zhuǎn)機架404 —起旋轉(zhuǎn)，并且產(chǎn)生穿過檢查區(qū)域406的大體上是錐形、扇形、楔形或以其他形式成形的輻射束。
[0027]輻射敏感探測器陣列412在檢查區(qū)域406對面與放射源408相對，對向一角度弧，并且探測穿過檢查區(qū)域406的輻射。輻射敏感探測器陣列412包括探測器片塊418中的一行或多行416，行416被相對于彼此沿z軸布置。探測器片塊418經(jīng)由焊球、凸點和/或以其他方式耦合到相對于彼此沿z軸布置安裝在系統(tǒng)400中的探測器模塊419。暫時轉(zhuǎn)到圖5，圖示了探測器片塊418的非限制性范例。出于清晰和解釋的目的，以分解視圖示出了塊418,在該分解視圖中其各部件互相分開。
[0028]塊418包括光學(xué)耦合到光傳感器422的閃爍體層420，光傳感器422包括光傳感器422的第一面428上的非光敏感區(qū)域426內(nèi)的多個光敏感區(qū)域(探測器像素)424。圖示的光傳感器422是具有電極(不可見)的背照射光傳感器，所述電極將探測器像素424互連到被定位在光傳感器422的第二相反面430上的接合點(不可見)等。在另一個實施例中，光傳感器422是具有過孔的前照射光傳感器，所述過孔將來自第一面428的信號路由到相反面430上的點。閃爍體層420可以包括多個閃爍體像素，每個閃爍體像素與探測器像素424中的一個相對應(yīng)。
[0029]ASIC (讀出電子器件)432包括多個像素溝道阱434。每個溝道阱434只與探測器像素424中的一個相對應(yīng)。溝道阱434包括它的對應(yīng)的探測器像素424的一個或多個電氣部件，例如晶體管和/或其他電子部件。圖示的ASIC432與光傳感器422具有一對一的幾何關(guān)系，并且每個溝道阱434與探測器像素424具有一對一的幾何關(guān)系。亦即，ASIC432的表面和接合的光傳感器422是近似相同的大小。同樣地，阱434的表面和探測器像素424是近似相同的大小。在另一個實施例中，所述表面不是相同大小的，例如，ASIC432小于光傳感器422。
[0030]如下面更詳細地描述的，獨立溝道阱434至少將溝道的模擬電氣部件與其他溝道的模擬電氣部件電氣隔離。這樣隔離模擬電氣部件減輕了不同探測器像素424的不同溝道的模擬電氣部件之間的串?dāng)_。相對于省略了阱434的配置，這可以提高探測器的線性度、增益和噪聲性能。這還使得系統(tǒng)400很好地適合于低劑量成像。下面還更詳細地描述了ASIC432包括被容納在ASIC432的金屬層中的阱434中的每個溝道的去耦合電路。這樣可以在ASIC水平上提供去耦合，而不需要額外的空間。
[0031]利用與光傳感器422的接合點電氣連通的ASIC溝道434來將ASIC432和光傳感器422接合在一起。在圖示的實施例中，光傳感器422和ASIC432都包括硅并且經(jīng)由膠水、焊球、倒裝法、共價鍵接合和/或其他硅-硅接合方法而被接合在一起。在Luhta等人的美國專利申請公開2009/0121146中討論了半導(dǎo)體硅-硅接合的范例；在此通過引用將該申請整體內(nèi)容并入。任選地，可以利用直通連接將插入襯底放置在組件422與423之間，以用一些額外成本來幫助組合。
[0032]回到圖4，重建器436重建來自探測器陣列412的信號，生成體積三維圖像數(shù)據(jù)。諸如臥榻的支撐體438將對象或目標(biāo)支撐在檢查區(qū)域406中。通用計算系統(tǒng)被用作操作者控制臺440，控制臺440包括諸如顯示器和/或打印機的人類可讀輸出設(shè)備以及諸如鍵盤和/或鼠標(biāo)的輸入設(shè)備。駐留在控制臺440上的軟件允許操作者控制成像系統(tǒng)400的運行。
[0033]圖6示出了 ASIC432的部分。在該范例中，ASIC432包括至少一個模擬像素溝道阱602、604……，以及至少一個數(shù)字公共阱606。ASIC432還可以包括至少一個模擬公共阱和/或一個或多個其他阱。
[0034]至少一個模擬像素溝道阱602包括多個溝道608，每個溝道包括N型模擬溝道阱中的模擬N溝道場效應(yīng)晶體管(NFET) 610、模擬P型場效應(yīng)晶體管(PFET) 612、數(shù)字NFET614和數(shù)字PFET616。本文也預(yù)期P型阱和對應(yīng)的晶體管配置。至少一個公共數(shù)字阱606也包括多個溝道618，例如NFET和PFET。同樣地，公共數(shù)字阱606可以可選地包括P型阱。
[0035]對于任何給定的模擬像素溝道阱(例如阱602)，其中的晶體管(610-616)是與另一模擬溝道阱(例如模擬溝道阱604)的晶體管電氣隔離的。溝道阱602、604和606也將其中的晶體管與襯底620電氣隔離，阱602、604和606被定位在襯底620中?？梢越?jīng)由三阱隔離和/或諸如STI (淺溝槽隔離)的其他方法來形成阱602、604和606中的電路的隔離，以用于在硅半導(dǎo)體材料中提供隔離。
[0036]圖7示出了 ASIC432的部分的變型，在所述變型中數(shù)字晶體管614和616被定位在數(shù)字公共阱606中，而不是模擬溝道阱602中。在該實施例中，模擬晶體管610和612仍被定位在模擬溝道阱602中，但是數(shù)字晶體管614和616被定位在數(shù)字溝道阱606中。這種配置額外地將針對探測器像素的模擬晶體管610和612與數(shù)字晶體管614和616電氣隔離。
[0037]圖6和圖7中示出的配置通過將針對一個探測器像素的模擬溝道的模擬晶體管與針對另一個探測器像素的模擬溝道的模擬晶體管經(jīng)由模擬溝道阱(例如阱602和604)電氣隔離，來至少提供探測器像素之間的模擬溝道到模擬溝道電氣隔離。這樣的配置將溝道活性限制到單個阱，減輕溝道到溝道串?dāng)_。
[0038]應(yīng)當(dāng)意識到，相對于獨立溝道不互相電氣隔離的配置(例如結(jié)合圖1和/或圖2示出的那些)，這樣可以提高探測器的線性度和噪聲性能。如圖7所示，也可以通過將溝道的模擬晶體管和數(shù)字晶體管分離到不同的阱中來將它們電氣隔離，這減輕了對于單個溝道的模擬噪聲污染和數(shù)字噪聲污染。
[0039]圖8示意性地圖示了 ASIC432包括探測器像素424中的每個探測器像素的去耦合電容器800的實施例。出于清晰和簡短的目的，結(jié)合對應(yīng)的探測器像素424和模擬ASIC阱602只示出了一個去耦合電容器800。然而，應(yīng)當(dāng)理解，其他的探測器像素424和阱602的去耦合電容器800是相似的。
[0040]ASIC432包括多個金屬層802，包括層802^02^802^02^......802κ (其中K是大于I的整數(shù))。光傳感器422可以包括或者可以不包括多個金屬層810。在圖示的實施例中，光傳感器層810耦合到ASIC432中的ASIC802，以使得探測器像素424與阱602的讀出電子器件電氣連通。出于清晰的目的電氣連接沒有被示出。
[0041]在圖8中，去耦合電容器800包括層8024中的第一電極804、層8022中的第二電極806、設(shè)置在其間(并且在層8023中)的絕緣層808，并且包括具有預(yù)定的介電常數(shù)的介電材料，在層802中形成電容器結(jié)構(gòu)。金屬-絕緣體-金屬(MIM)和/或其他制造工藝可以被用來制造去耦合電容器800。
[0042]圖9示出了圖8的實施例的透視圖，示出了探測器像素424、去耦合電容器800和溝道阱602之間的示范性幾何關(guān)系。在該實施例中，存在探測器像素424的區(qū)域804面對探測器阱602的區(qū)域804之間的一對一的幾何關(guān)系，以及探測器像素424的區(qū)域804面對去率禹合電容器800的區(qū)域808的之間的一對一的幾何關(guān)系，并且由此的去稱合電容器800的區(qū)域810面對阱602的區(qū)域804之間的一對一的幾何關(guān)系。本文也預(yù)期不存在一對一的關(guān)系。
[0043]圖10示出了去耦合電容器800的示范型配置，去耦合電容器800包括多個子電容器1002。在該范例中，子電容器中的第一分組1004并聯(lián)地電氣連接，以形成模擬讀出電子器件的正電源的去耦合電容器；子電容器中的第二分組1006并聯(lián)地電氣連接，以形成模擬讀出電子器件的電源的去耦合電容器；并且子電容器中的第三分組1008并聯(lián)地電氣連接，以形成數(shù)字讀出電子器件的去耦合電容器。分組1004、1006和1008可以具有或者可以不具有相同的電容，但是每個分組的電容將適合于形成合理的去耦合電容器。
[0044]圖11圖示了方法。
[0045]在1102中，光傳感器陣列的探測器像素接收由閃爍體響應(yīng)于探測到X射線輻射而產(chǎn)生的光。
[0046]在1104中，探測器像素生成指示接收到的光的信號。
[0047]在1106中，將所述信號路由到與探測器像素相對應(yīng)的讀出電子器件，其中，利用讀出電子器件的金屬層中的去耦合，至少將讀出電子器件的模擬部件與其他探測器像素的讀出電子器件的模擬部件經(jīng)由(等于或小于探測器像素大小的)獨立溝道阱電氣隔離。
[0048]在1108中，讀出電子器件處理信號。
[0049]在1110中，將經(jīng)處理的信號從讀出電子器件路由到另一個部件以用于進一步處理，包括重建。
[0050]應(yīng)當(dāng)意識到，本文描述的方法中的動作的順序不是限制性的。這樣，本文預(yù)期了其他的順序。此外，可以省略一個或多個動作和/或可以包括一個或多個額外的動作。
[0051]已經(jīng)參考優(yōu)選的實施例描述了本發(fā)明。他人在閱讀和理解了前面的詳細說明之后可以想到修改和改變。本發(fā)明旨在被解釋為包括所有這樣的修改和改變，只要它們處于權(quán)利要求書或其等價方案的范圍之內(nèi)。
【權(quán)利要求】
1.一種成像裝置(400)，包括: 探測器陣列(412)，其具有至少一個探測器片塊(418)，所述探測器片塊包括: 光傳感器陣列(422)，其具有被定位在非光敏區(qū)域(426)內(nèi)的獨立光敏探測器像素(424)的二維陣列；以及 讀出電子器件(432)，其耦合到所述光傳感器陣列，所述讀出電子器件包括: 與所述獨立探測器像素相對應(yīng)的獨立模擬讀出溝道阱￠02,604)，其中，模擬讀出溝道阱將其中的模擬電氣部件與其他模擬讀出溝道阱中的模擬電氣部件電氣隔離。
2.如權(quán)利要求1所述的成像裝置，還包括: 針對探測器像素的至少一個模擬晶體管￠10,612);以及 針對同一探測器像素的至少一個數(shù)字晶體管(614，616)， 其中，針對同一探測器像素的所述至少一個模擬晶體管和所述至少一個數(shù)字晶體管被定位在針對同一探測器像素的同一模擬讀出溝道阱中。
3.如權(quán)利要求1所述的成像裝置，還包括: 公共數(shù)字讀出溝道阱￠06)，其包括所述獨立探測器像素共有的讀出電子器件； 針對探測器像素的至少一個模擬晶體管￠10,612);以及 針對同一探測器像素的至少一個數(shù)字晶體管(614，616)， 其中，所述至少一個模擬晶體管被定位在針對所述探測器像素的所述模擬讀出溝道阱中，并且所述至少一個數(shù)字晶體管被定位在所述公共數(shù)字讀出溝道阱中。
4.如權(quán)利要求1至3中的任一項所述的成像裝置，其中，所述光傳感器陣列是硅光傳感器陣列并且所述讀出電子器件是硅集成電路的部分，并且所述硅集成電路和所述光傳感器陣列經(jīng)由娃-娃接合而被接合。
5.如權(quán)利要求1至4中的任一項所述的成像裝置，所述讀出電子器件，包括: 多個金屬層；以及 針對至少一個探測器像素的模擬電路和數(shù)字電路的去耦合電容器，其中，所述去耦合電容器被定位在所述探測器像素與對應(yīng)于所述探測器像素的所述模擬讀出溝道阱之間的多個層中。
6.如權(quán)利要求5所述的成像裝置，其中，去耦合電容器包括被定位在兩個不同的層中的兩個導(dǎo)電電極和被定位在第三層中的絕緣體，所述第三層被定位在所述兩個不同的層之間。
7.如權(quán)利要求5至6中的任一項所述的成像裝置，其中，所述去耦合電容器的幾何結(jié)構(gòu)聚合起來近似等于所述模擬讀出溝道阱的幾何結(jié)構(gòu)。
8.如權(quán)利要求1至7中的任一項所述的成像裝置，其中，所述讀出電子器件的幾何結(jié)構(gòu)等于或小于所述光傳感器陣列的幾何結(jié)構(gòu)。
9.如權(quán)利要求1至8中的任一項所述的成像裝置，其中，所述光傳感器陣列包括背照射光電二極管和前照射光電二極管。
10.如權(quán)利要求1至9中的任一項所述的成像裝置，其中，所述讀出電子器件和所述光傳感器陣列包括通過硅上硅接合而被接合在一起的硅襯底。
11.一種方法，包括: 將探測器像素輸出信號路由到只與所述探測器像素相對應(yīng)的讀出電子器件，其中，所述探測器像素是成像探測器的多個探測器像素中的一個，并且其中，所述探測器像素的所述讀出電子器件的模擬讀出電子器件與其他探測器像素的所述讀出電子器件的模擬讀出電子器件通過對應(yīng)的模擬溝道阱電氣隔離；并且 利用所述讀出電子器件來處理所述信號。
12.如權(quán)利要求11所述的方法，包括: 使用被定位在所述探測器像素與所述對應(yīng)的模擬溝道阱之間的所述讀出電子器件的金屬層中的去耦合電容器來將所述模擬讀出電子器件和所述數(shù)字讀出電子器件與對應(yīng)的電源去耦合。
13.如權(quán)利要求11至12中的任一項所述的方法，其中，所述去耦合電容器包括三個獨特的區(qū)域，兩個針對所述模擬讀出電子器件并且一個針對所述數(shù)字讀出電子器件。
14.如權(quán)利要求11至13中的任一項所述的方法，其中，所述探測器像素的所述讀出電子器件的數(shù)字讀出電子器件被定位在所述對應(yīng)的模擬溝道阱中。
15.如權(quán)利要求11至13中的任一項所述的方法，其中，所述探測器像素的所述讀出電子器件的數(shù)字讀出電子器件被定位在公共數(shù)字溝道阱中。
16.一種成像探測器陣列(412)，包括: 光傳感器陣列(422)，其具有被定位在非光敏區(qū)域(426)內(nèi)的獨立光敏探測器像素(424)的二維陣列； 讀出電子器件(432)，其耦合到所述光傳感器陣列，所述讀出電子器件包括:獨立模擬讀出溝道阱出02、604)，每個阱包括模擬讀出溝道電路并且與獨立探測器像素相對應(yīng)，其中，所述獨立模擬讀出溝道阱中的所述模擬讀出溝道電路互相電氣隔離；以及 所述獨立模擬讀出溝道的金屬層中的去耦合電路。
17.如權(quán)利要求16所述的成像探測器陣列，每個像素的所述讀出電子器件還包括:數(shù)字讀出電子器件，其中，所述數(shù)字讀出電子器件被定位在所述對應(yīng)的模擬溝道阱中。
18.如權(quán)利要求16所述的成像探測器陣列，所述讀出電子器件還包括:公共數(shù)字溝道阱，并且每個像素的所述讀出電子器件還包括:數(shù)字讀出電子器件，其中，所述數(shù)字讀出電子器件被定位在所述公共數(shù)字溝道阱中。
19.如權(quán)利要求16至18中的任一項所述的成像探測器陣列，其中，阱的幾何結(jié)構(gòu)近似等于所述對應(yīng)的探測器像素的幾何結(jié)構(gòu)。
20.如權(quán)利要求16至19中的任一項所述的成像探測器陣列，其中，模擬溝道阱的所述去耦合電容器的幾何結(jié)構(gòu)近似等于所述對應(yīng)的探測器像素的幾何結(jié)構(gòu)。
【文檔編號】H01L27/146GK104272460SQ201380022623
【公開日】2015年1月7日 申請日期:2013年4月11日 優(yōu)先權(quán)日:2012年4月30日
【發(fā)明者】M·A·查波, R·P·盧赫塔, C·J·弗列托斯 申請人:皇家飛利浦有限公司