用以減少三維集成中硅穿孔(tsv)壓力的保角涂層彈性墊的使用的制作方法
【專利摘要】提供一種集成電路組裝和用于制造集成電路組裝的方法。集成電路組裝包括具有各自的面表面的第一芯片和第二芯片，其中所述第一芯片和所述第二芯片以面-對-面接觸配置相接合。集成電路組裝包括被布置為穿過所述第一芯片和所述第二芯片的過孔。所述過孔被所述相應(yīng)第一芯片和所述第二芯片的至少一種材料包圍。包封至少一部分所述過孔的墊層形成在所述過孔與包圍所述過孔的至少一種材料之間。
【專利說明】用以減少三維集成中硅穿孔(TSV)壓力的保角涂層彈性墊的使用
[0001]相關(guān)申請的交叉引用
[0002]本申請涉及于2012年6月7日提交的、申請?zhí)枮?1/689，531的、發(fā)明名稱為“用以減少三維集成中TSV壓力的保角涂層彈性墊的使用”的美國臨時申請，其內(nèi)容通過引用充分地合并于此。

【技術(shù)領(lǐng)域】
[0003]本申請一般涉及三維(3D)集成組裝，尤其涉及具有墊層的三維(3D)集成電路組裝。

【背景技術(shù)】
[0004]如今的集成電路通常包括許多(高達百萬，或更多的)集成元件和器件。然而，對于給定的產(chǎn)品，有時不可能在一個集成襯底(或集成電路，也被稱為芯片)上實現(xiàn)所有的電路或所需的性能。由此，可能需要兩個或更多的襯底。并且，制造工藝限制有時指示使用兩個或更多襯底以制造不同的元件。然后主要的挑戰(zhàn)就變?yōu)榛ミB在多個襯底上的電路。在芯片之間可能需要數(shù)以百計的連接并且有必要保持連接電阻低、路徑長度短來最小化電感和電容效應(yīng)，以允許高速運行。盡管已知眾多互連布置和工藝，但是許多都需要特殊的、復(fù)雜的工藝或昂貴的結(jié)構(gòu)。
[0005]另外，隨著集成電路上元件和器件的數(shù)量繼續(xù)增加，存在漸增數(shù)量的和復(fù)雜的用以連接各種元件和器件并且用以將內(nèi)部元件和器件與外部電路連接的片上電線。這些互連可能是耗費空間的，這使得互連的長度更長，并且由此在沿著這些片上電線的信號傳播中引入更大的延遲。引入額外的接線層可以導(dǎo)致接線長度的減少，但是這種額外接線層的形成或制作可能需要額外的或復(fù)雜的工藝步驟。另外，如果產(chǎn)品是要出售的，那么在確定可以使用的互連的數(shù)量方案，制作互連的花費經(jīng)常是關(guān)鍵因素。
[0006]減少互連的長度(以及相應(yīng)的接線延遲、電線之間的耦合電容、損耗機制以及其他有害的電線寄生效應(yīng))的方式是將待互連的器件放置在三維(3D)空間布置中。二維(2D)空間布置中的部分電線擁塞來自于不能最優(yōu)地放置待連接的元件。3D布置允許用于獲得元件和器件的最優(yōu)放置的更大可能性。然而，為了獲得電線縮短的最大優(yōu)點，電線必須通過電路體積內(nèi)任意地方(而不僅是芯片堆的外圍周圍的堆疊電路之間)的過孔(via)而被豎直地定向。圖1示出在堆的內(nèi)部具有豎直過孔的3D芯片堆的示例。芯片堆100包括襯底110、120、130和140。豎直過孔的示例被示為112、114和116。
[0007]另一個3D配置利用以面-對-面(face-against-face)配置堆放的兩個襯底,如圖2A和圖2B所示。術(shù)語面-對-面意味著包含器件和它們的接觸的襯底的表面(被稱為面)將彼此面對地接合。如圖所示，兩個襯底210和220是對齊的并且以彼此面對的他們各自的面表面(face surface)接合。在這種配置中，可以使用過孔以形成互連。過孔可以穿過襯底210和220中的一個或多個以形成互連。如果襯底由硅(Si)制成，那么穿過襯底的過孔可以被認為是硅穿孔(TSV)。照慣例地，TSV由與形成襯底的材料不同的材料組成。結(jié)果是，當(dāng)加熱形成過孔的材料和形成襯底的材料時，可能會出現(xiàn)問題。
[0008]由此，需要一種形成改善的緊湊集成電路組裝和互連的結(jié)構(gòu)和方法。優(yōu)選地，這個結(jié)構(gòu)和方法將能夠使得3D電路暴露于增大的溫度。


【發(fā)明內(nèi)容】

[0009]根據(jù)本發(fā)明的方案，提供一種集成電路組裝。集成電路組裝包括第一芯片和第二芯片。第一芯片具有包括至少一個第一器件的面表面，以及背表面。第二芯片具有包括至少一個第二器件的面表面。所述第一芯片和所述第二芯片以面-對-面接觸配置相接合。集成電路組裝還包括過孔。所述過孔具有柱形部，其中所述柱形部被布置為穿過所述第一芯片和所述第二芯片。所述過孔被所述相應(yīng)第一芯片和所述第二芯片的至少一種材料包圍。在所述過孔與包圍所述過孔的至少一種材料之間形成包封至少一部分所述過孔的墊層。
[0010]根據(jù)本發(fā)明的其他方案,提供一種用于互連第一芯片和第二芯片的方法。所述方法包括接合步驟、形成步驟和沉積步驟。用于互連第一芯片和第二芯片的方法的第一步驟包括以面-對-面配置接合第一芯片和第二芯片。第二步驟包括形成至少部分地在第一芯片和第二芯片內(nèi)的過孔，其中過孔由相應(yīng)第一芯片和第二芯片的至少一種材料包圍。第三步驟包括在部分過孔上沉積墊層，其中所述墊層形成在過孔與包圍過孔的至少一種材料之間。

【專利附圖】

【附圖說明】
[0011]附圖沒有旨在按比例繪制。在附圖中，在各個圖形中示出的每個相同或幾乎相同的元件由同樣的數(shù)字表示。出于清楚的目的，不是每個元件都會被標注在每個附圖中。在附圖中:
[0012]圖1是在堆的內(nèi)部具有豎直過孔的傳統(tǒng)3D芯片堆的圖解說明；
[0013]圖2A和圖2B分別是用于傳統(tǒng)3D裸片組裝的整體制作的面-對-面晶圓襯底對準的對準動作的圖解說明，以及用于整體3D電路疊片結(jié)構(gòu)的兩個對齊的襯底的面-對-面接合；
[0014]圖3A至圖3C是芯片的對準和面-對-面接合以及多芯片之一的襯底之一的背部變薄的示例的圖解橫截面圖；
[0015]圖4A至圖4U是根據(jù)本發(fā)明的一方案制作具有深柱釘頭(deep pillar nailhead)過孔的兩-芯片結(jié)構(gòu)的工藝的圖解橫截面圖；以及
[0016]圖5A至圖5C是位于裸片內(nèi)硅穿孔(TSV)的示例的圖解橫截面圖。

【具體實施方式】
[0017]本發(fā)明不限于將其應(yīng)用至在下面說明書陳述的或附圖中示出的元件的布置和構(gòu)造詳圖。本發(fā)明能夠利用其他實施例并且能夠以多種方式實踐或?qū)嵤Ａ硗?，這里使用的措辭和術(shù)語是用于說明的目的并且不應(yīng)認為是限制的。這里使用的“包括”、“組成”、“具有”、“包含”、“涉及”以及其變化意在包含其后列舉的項目和其等價物和附加項目。在本申請中，短語“A和B中的至少一個”與A和/或B等價，意思是A或B或(A和B)。
[0018]還應(yīng)注意在描述下面的半導(dǎo)體結(jié)構(gòu)時，術(shù)語“上”將被用于描述器件、層和特征相對于彼此的布置。這種情形下的術(shù)語“上”并不意味著被限制于“直接地在其上”的解釋，并且不意味著排除布置在層內(nèi)或者至少部分地在層內(nèi)的結(jié)構(gòu)的可能性、或者存在中間層的可能性。由此，“上”可以包括對情形適當(dāng)?shù)摹爸小?、“部分地中”和“越過”。
[0019]還應(yīng)注意出于本申請的目的，術(shù)語“襯底”指在其上、其內(nèi)或者部分地在其內(nèi)可以形成層、結(jié)構(gòu)和/或器件的支撐。這里術(shù)語“芯片”被用來指襯底加上在襯底上、襯底內(nèi)或部分地在襯底內(nèi)形成的任何層、結(jié)構(gòu)或器件。“芯片”通常被稱為“裸片(die)”或被稱為“集成電路”，但是集成電路可以包括諸如引線框、接合線和封裝的額外元件；以及集成電路可以包括在一個封裝中的多個芯片。
[0020]提供一種集成電路組裝的緊湊三維結(jié)構(gòu)。還提供用于制作這種結(jié)構(gòu)的相應(yīng)方法。這種結(jié)構(gòu)包括具有在其上或其中可以形成元件和器件的正表面的第一襯底(有時被稱為晶圓)，由此形成第一芯片。該芯片的面相應(yīng)于芯片的有源邊或者具有元件和/或器件的邊。這種結(jié)構(gòu)還包括具有在其上或其中可以形成元件和器件的正表面的第二襯底，由此形成第二芯片。第二芯片的面相應(yīng)于芯片的有源邊或者具有元件和/或器件的邊。第一芯片和第二芯片用彼此面對的相應(yīng)面而接合在一起。
[0021]至少部分地形成在多芯片之一的單個溝槽內(nèi)的術(shù)語為“柱”過孔的深過孔被設(shè)置為連接兩個芯片的金屬化層。根據(jù)一些實施例，使用合適的接合劑，例如適當(dāng)?shù)恼澈蟿⑿酒雍显谝黄稹Ｖ^孔可以貫穿多芯片之一的襯底而形成，由此將該柱暴露在襯底的背部處。根據(jù)一些實施例，第一對面-對-面接合芯片可以以適當(dāng)?shù)呐渲媒雍系降诙γ?對-面接合芯片，由此形成多-芯片集成電路組裝。例如，在一些實施例中，具有被暴露的柱的第一面-對-面接合芯片堆的襯底的背表面將被視為用于接下來與第二面-對-面接合芯片堆的襯底的背表面面-對-面接合的新的面。
[0022]提供一種用于三維集成電路組裝的互連，并隨之一起提供一種形成該互連的方法。該互連可以采取使得第一芯片的金屬層連接到第二芯片的金屬層的過孔的形式，其中第一芯片和第二芯片以面-對-面配置接合。在一些實施例中，過孔被布置為至少部分地在筒夾(collet)的開口內(nèi)，該筒夾提供到第一芯片的金屬層的接觸。筒夾可以是可以采取閉合(但不必必須是圓形)周線的環(huán)狀結(jié)構(gòu)，可替代地，筒夾可以包括形成過孔穿過的分段輪廓的一個或多個中斷(break)。根據(jù)一個實施例，過孔包括兩個部分。第一部分是柱子，其至少部分地形成在單個隧道內(nèi)并且從第一芯片的層延伸到第二芯片的層。過孔的第二部分包括接觸筒夾且具有比過孔的柱子部分的橫截面積更大的橫截面積的“釘頭”結(jié)構(gòu)。
[0023]提供用于連接以面-對-面配置接合的芯片的金屬化層的低電阻過孔。過孔包括單個隧道結(jié)構(gòu)，并且由此在3D組裝中占據(jù)相對小的芯片面積或體積。根據(jù)一些實施例，在芯片被接合在一起之后制作過孔。在芯片被接合在一起之后，Iv或兩個芯片的襯底可以變薄以此便于過孔的制作。根據(jù)一些實施例，在芯片接合之前沒有過孔的任何部分形成。也就是說，在芯片對準和接合之后形成過孔。這個“過孔最后”的方法使得在過孔結(jié)構(gòu)制作期間使用許多清潔工藝以確保良好的接觸以及過孔、隧道和其他制作結(jié)構(gòu)的干凈的表面。這個結(jié)構(gòu)的制造也是廉價的，使用與用于半導(dǎo)體制作的工藝相同的工藝，允許高密度過孔陣列的形成，并且由于它相對短的長度而展現(xiàn)出低電感。因為大多數(shù)金屬是熱傳導(dǎo)的，所以這些相同的電過孔還可以用作為熱路徑以加強從3D組裝的內(nèi)部去除熱量。在這些金屬中，在室溫下最高的導(dǎo)電率和熱導(dǎo)率通常使用銅(Cu)獲得。過孔還可以從高深寬比工藝獲得大致豎直的側(cè)壁。使用銅可以有助于豎直側(cè)壁的形成。
[0024]應(yīng)該理解列舉的本發(fā)明的方案和實施例不必是有區(qū)別的，但是他們可以以任何合適的組合被實踐。同樣地，本發(fā)明不限于這里明確地描述的方案和實施例，而是能夠具有額外的和替代的方案和實施例，這對本領(lǐng)域技術(shù)人員而言也將是顯而易見的。
[0025]對準、接合和背部變薄
[0026]深柱釘頭過孔是已知的。對于深柱釘頭過孔的示例，參見三維面-對-面集成組裝，美國專利號7，453，150。為了說明目的，關(guān)于深柱釘頭過孔將描述本發(fā)明的墊層。但是，本發(fā)明的方案不限于深柱釘頭過孔。本領(lǐng)域技術(shù)人員將理解本發(fā)明的方案可以使用有如美國專利號7，453，150所述的深柱形釘頭柱(應(yīng)為“過孔”)一起使用，也可以與其他過孔一起使用。
[0027]為了制作深柱釘頭過孔，期望得到具有至少一個芯片的襯底的背部變薄的兩個芯片的面-對-面接合配置。面-對-面配置提供優(yōu)于其他已知配置例如背-對-面(back-to-face)配置的優(yōu)點。例如，面-對-面配置提供的優(yōu)于背-對-面配置的一個優(yōu)點包括允許在對準頂襯底與底襯底之后頂襯底變薄。當(dāng)使用面-對-面配置時，因為在對準期間頂襯底是厚的(即，未變薄)，所以頂襯底比在面-對-背配置中使用的襯底更不易于彎曲、伸展、變形或起泡。其結(jié)果是，使用面-對-面配置的電路比使用其他配置(例如，面-對-背配置)的芯片更精確地對齊。然而，本發(fā)明不受限于得到這種配置的任何具體方法?，F(xiàn)在描述非限制性示例。
[0028]在接合之前，在兩個襯底的一個或兩個上可以執(zhí)行工藝以提供期望的元件、金屬化層等，從而形成兩個芯片。參照圖3A,芯片301包括具有正表面(front surface) 304和背表面302的襯底300。襯底300是硅襯底，但能夠是任何其他類型的襯底，本發(fā)明不受限于本方案。襯底300具有可以小至600微米-800微米的厚度t00，或者任何其他厚度，在本方案中本發(fā)明不受限?？删哂械徒殡姵?shù)K的介電層324可以形成在正表面304上。介電層324可以是二氧化硅，或者任何其他合適的金屬間介電層(MD)材料，本發(fā)明不受限于本方案。一個或多個金屬化層328可以形成在介電層324內(nèi)，并且可以由銅、鋁或任何其他合適的導(dǎo)電材料形成，正如本領(lǐng)域技術(shù)人員所知道的。
[0029]可以被用來提供金屬化層328與襯底300之間歐姆接觸的接觸層318可以形成在襯底300的正表面304上。接觸層318可以由鎢或任何其他合適的接觸材料形成。接觸層可以被用于避免代替與在襯底或在其面上實施的器件端子歐姆接觸而形成肖特基二極管。正如本領(lǐng)域技術(shù)人員已知的，適當(dāng)?shù)慕缑嬉苯?interface metallurgy)可以被用于形成接觸層318，并且確保接觸層318與襯底300和金屬化層328的適當(dāng)?shù)慕佑|。
[0030]芯片311包括具有正表面314和背表面312的襯底310。襯底310是硅襯底，但可以是任何其他類型的襯底，本發(fā)明不受限于本方案。襯底310具有可以小至600微米-800微米的厚度t1(l，或者任何其他厚度，本發(fā)明不受限于本方案?？梢跃哂械徒殡姵?shù)K的介電層322可以形成在正表面314上。介電層322可以是S12,或者任何其他合適的金屬間電介質(zhì)，本發(fā)明不受限于本方案。一個或多個金屬化層326可以形成在介電層322內(nèi)，并且可以由銅、鋁或任何其他合適的導(dǎo)電材料形成，如本領(lǐng)域技術(shù)人員已知的。可以被用來提供金屬化層326與襯底310之間歐姆接觸的接觸層316可以形成在襯底310的正表面314上。接觸層316可以由鎢或者任何其他合適的接觸材料形成。本領(lǐng)域技術(shù)人員已知的適當(dāng)?shù)慕缑嬉苯鹂梢员挥糜谛纬山佑|層316，并且被用于確保接觸層316與襯底310和金屬化層326的適當(dāng)?shù)慕佑|。
[0031]筒夾330至少部分地形成在介電層322內(nèi)。筒夾可以接觸金屬化層326。筒夾330可以由銅、鋁或任何其他用于形成與深柱釘頭過孔和金屬化層326良好接觸的合適的材料形成。
[0032]在以面-對-面配置預(yù)期接合兩個芯片301和311中，可能需要各種工藝步驟。每個芯片的面表面應(yīng)該被拋光以盡可能地平坦。使用深溝槽蝕刻工藝，以背部對準標記形式的溝槽可以被部分蝕刻至將成為兩-芯片堆中變薄的那個襯底的正表面。這些溝槽將在變薄過程中被發(fā)現(xiàn)，在該點，這個標記將變得可見和對于在變薄的那個襯底部分上的背部光刻是有用的。最后，芯片的正側(cè)需要進行粘合-預(yù)備，諸如通過表面的等離子體激活，或者通過由蒸汽或液體施加方法施加化學(xué)粘合劑。粘合劑應(yīng)該是化學(xué)性地特別用于粘附到芯片的面，包含用于粘附到第二粘附層的潛在的化學(xué)作用，但是能夠以干燥狀態(tài)存在以在芯片-對-芯片對準和插入接合器期間用于處理。
[0033]在對準之前，一個或兩個面涂有接合層，諸如接合層320 (如圖3B所示)。接合層320可以是基于硅氧烷的聚合膠層。然而，可以使用替代的接合層，例如，環(huán)氧基樹脂、聚酰亞胺、聚甲基硅氧烷、苯并環(huán)丁烯、硅氧烷共聚物、聚乙烯苯二甲基、或者任何其他接合層。由表面的等離子體激活還可以來促進接合制備。期望使用展現(xiàn)出高熱穩(wěn)定性、低熱膨脹系數(shù)、良好的粘合性、低電阻蝕刻和/或低降解的接合層。依靠結(jié)構(gòu)有意的應(yīng)用和環(huán)境可以得到任何這些特征或特征的組合，并且本發(fā)明不受限于本方案。
[0034]由于面-對-面配置，在一個實施方式中，可以使用兩個成像器來執(zhí)行對準。第一成像器可以布置在芯片的下方，并且可以觀察襯底310的正表面314。第二成像器可以布置在芯片的上方，并且可以觀察襯底300的正表面304。在每個襯底上的兩個對準標記可以是對齊的，以大約襯底直徑的3/4的距離將標記彼此分開，可以使用其他距離和對準標記的數(shù)量，或者其他對準技術(shù)，本發(fā)明不受限于本方案。
[0035]在對準芯片之后，它們可以被放置在卡盤中的接合器中，所述接合器被合適地設(shè)計以保持兩個芯片的水平(χ-y)對齊，同時使它們在z方向上分開小量的距離，用以完成接合工藝。通過合適的方法可以來執(zhí)行接合。在一個實施例中，接合器從它們的背部加熱兩個襯底，然后在z方向上小心地一起移動兩個襯底，同時保持它們在χ-y對齊。由于襯底300和310所示的厚度，襯底可以是大致剛性的，便于它們的接合，而不起皺、破裂，或者其他支持的損壞。圖3B示出完成的面-對-面配置。
[0036]圖3C示出圖3B的面-對-面配置，其中襯底310從背表面312變薄。通過用于打薄硅的任何合適的方法可以來執(zhí)行打薄，例如，研磨、濕蝕刻、或等離子體打薄。具有初始厚度t1(l的襯底310現(xiàn)在具有變薄的厚度t1(l，，通過厚度t1(l，比通過初始厚度t1(l可以更容易地蝕刻孔或溝槽。變薄的襯底還可以展現(xiàn)出比未變薄的襯底更大的光透明度，從而有利于進一步光學(xué)處理和/或?qū)?。變薄的厚度t1(l，可以是200埃至10微米，或者任何其他適合的減少的厚度。如果打薄之后剩下的厚度太大而不能獲得套準精度(registrat1n)信息，那么可以使用特別的襯底制備步驟以從襯底的正表面插入深溝槽特征，其在打薄之后將被暴露并且然后被用于套準精度。
[0037]變薄的襯底應(yīng)該具有非常均勻的厚度。這可以由任何合適的方法來實現(xiàn)。例如，一個方法是使用選擇性地停止蝕刻或在埋氧層處大幅減慢蝕刻工藝的蝕刻工藝，這通常被用于絕緣襯底上硅(SOI)晶圓工藝。特別地，使用SOI技術(shù)、使用具有對比抗蝕刻性的材料可以形成襯底310。對比抗蝕刻性可以促進襯底310的均勻打薄。
[0038]如果晶圓襯底不是SOI結(jié)構(gòu)，那么諸如SiGe合金層的其他埋氧層或者重摻雜層可以被選擇來足以減慢或者基本結(jié)束打薄工藝。例如，盡管未示出，襯底310可以初始地包括娃襯底、薄沉積SiGe層和生長在SiGe層上的外延Si。正表面314可以對應(yīng)于外延層的表面，并且背表面312對應(yīng)于硅襯底的表面。在以面-對-面配置接合芯片301和311之后，打薄工藝可以行使打薄硅襯底的功能，在沉積SiGe層處停止，并且由此留下未受損傷的SiGe層和外延娃層。
[0039]打薄的其他技術(shù)可以涉及從晶圓的正側(cè)增加額外的深溝槽結(jié)構(gòu)，使用適當(dāng)?shù)脑诖虮」に嚻陂g將會被暴露的材料填充這些額外的深溝槽結(jié)構(gòu)，這種材料要么減速蝕刻工藝，要么作為用于已經(jīng)局部實現(xiàn)期望厚度的區(qū)域打薄的信號指示器。例如，襯底310可以包括任何合適材料(諸如從正表面314形成的鎢)的頭釘(stud)。當(dāng)從背表面312打薄襯底310時，在接合之后，頭釘?shù)募舛丝梢员槐┞恫⑶乙醋璧K進一步打薄，要么表示打薄已經(jīng)完成。這種技術(shù)可以與區(qū)域等離子體羽(plasma plume) 一起使用，例如,依據(jù)比方說殘留氣體分析器或者其他信號器件，通過DTI結(jié)構(gòu)中的材料的侵蝕來感測深溝槽隔離(DTI)的暴露。
[0040]取決于使用的停止層的類型可以來選擇打薄襯底的方法，反之亦然。通過遵循上述非限制性示例的工藝，可以得到具有均勻變薄襯底的面-對-面接合配置。
[0041]使用釘頭形成柱過孔
[0042]現(xiàn)在根據(jù)本發(fā)明的方案將描述示例性制作順序。下面描述的制作順序僅是許多其他可能實施例中的一個實施例。應(yīng)當(dāng)理解這種特定的示例不旨在限制性的。根據(jù)本發(fā)明的方案，本領(lǐng)域普通技術(shù)人員應(yīng)該理解也可以使用各種其他的制作順序。
[0043]假設(shè)面-對-面接合、以及變薄的配置作為開始點(例如，圖3C的結(jié)構(gòu))，將使用釘頭描述關(guān)于柱形孔的形成的示例性制作順序。為了簡單起見，將列舉適當(dāng)?shù)奶囟ㄖ岛?或工藝的特性(諸如縱橫比、蝕刻劑、結(jié)構(gòu)維數(shù)等)。另外，應(yīng)該理解所討論的工藝步驟的順序旨在說明性的和非限制的，并且可以以各種順序執(zhí)行步驟?？梢栽黾宇~外的工藝步驟，并且這里討論的所有步驟不都是必要的。
[0044]工藝順序
[0045]圖4A至圖4U示出用于制作用于連接以面-對-面配置接合的芯片的金屬層的深柱釘頭過孔的順序。圖4A至圖4U描述很多同樣在圖3A至圖3C中示出的并且上面已經(jīng)描述的元件。在這種情況下，在圖4A至圖4U中描述的元件應(yīng)當(dāng)被標注為4系列(例如，420)以對應(yīng)于圖3A至圖3C中描述的3系列元件(例如，320)。
[0046]圖4A示出類似于圖3C的配置的面-對-面配置。其中襯底410已經(jīng)從背表面412變薄。金屬屏蔽層440可以沉積在變薄的襯底410的背表面上。在下面的硅襯底410的蝕刻期間，金屬屏蔽層可以提供增加的抗蝕刻性。金屬屏蔽層可以由鑰、鎳或者任何其他合適的屏蔽材料形成。這個層的化學(xué)過程優(yōu)選地應(yīng)該獨立于(orthogonal)在工藝中采用的其他層的蝕刻化學(xué)過程，以避免當(dāng)去除屏蔽層時損壞這些其他層。掩模層(未示出)可以形成在金屬屏蔽層440上。通過任何合適的方法，可以沉積或形成可以為光致抗蝕劑或任何其他合適的材料的掩模層。掩模層被圖案化以形成用于蝕刻金屬屏蔽層440的蝕刻掩模。
[0047]使用變薄的襯底410中開口 444的蝕刻，在圖4B中進行深柱釘頭過孔的制作。期望使用可以為濕蝕刻或干蝕刻的具有高各向異性的蝕刻技術(shù)，本發(fā)明不受限于本方案。例如，SF6可以被用作蝕刻劑。如圖4B所示，開口 444的壁443與筒夾430的外邊緣431近似對齊。雖然情形不需如此，但是壁443與筒夾430的外邊緣431的良好對齊可以便于形成釘頭(稍后示出)與筒夾430之間的良好接觸。期望開口 444的壁443不與外邊緣431的外部對齊，這可能導(dǎo)致蝕刻期間筒夾外部隧道的不希望的形成。
[0048]如圖4C所示，由任何合適的方法來去除金屬屏蔽層440 (如圖4B所示)。
[0049]圖4D示出襯底410中開口 444的回填充(back-filling)。這被至少部分地執(zhí)行，這在圖4F中將被看得更清楚，從而避免形成深柱過孔(稍后示出)與襯底410之間的肖特基勢壘結(jié)。襯底410中開口 444的回填充可以包括沉積或以其它方式形成層146，該層146可以為S12或者任何其他合適的介電材料，通常是氧化物。由化學(xué)氣相沉積(CVD)或者任何其他合適的沉積或選擇性的生長過程可以執(zhí)行層446的形成。在形成層446之后，可以執(zhí)行化學(xué)機械拋光(CMP)或任何其他合適的平坦化工藝，使得層446的上表面與襯底410的背表面412大體共面。
[0050]圖4E示出在金屬屏蔽層448被圖案化并且掩模層被去除之后的金屬屏蔽層448。例如，如果掩模層由光致抗蝕劑形成，那么通過灰化可以將其去除。使用包括濕蝕刻和干蝕刻的任何合適的蝕刻劑技術(shù)，金屬屏蔽層可以被蝕刻，本發(fā)明不受限于本方案。在圖案化之后，金屬屏蔽層形成用于后續(xù)工藝的蝕刻掩模。圖案結(jié)構(gòu)包括在筒夾430上方直接形成的開口 447。如圖所示，開口 447的壁449被布置為使得開口 447比由內(nèi)邊緣429限定的筒夾430的寬度窄。
[0051]圖4F示出形成隧道450的早期階段。通過貫穿回填充層446和介電層442進行蝕刻來形成隧道450。在這個步驟中，隧道延伸至接合層420。使用任何合適的蝕刻劑，由方向蝕刻，諸如深反應(yīng)離子刻蝕(DRIE)可以來形成隧道450。例如，如果介電層442和回填充層446是S12，那么可以使用氟代-甲基(fluoro-methyl)蝕刻候選，諸如CF4、CF3H* CFH3。這些可以與氬或不與氬一起使用。除了 DRIE或者代替DRIE，還可以使用電感耦合等離子體(ICP)蝕刻。在一個實施例中，使用反復(fù)沉積和蝕刻步驟的波希法(Bosch process),可以執(zhí)行隧道450的形成，上述可以與DRIE或ICP —起使用。
[0052]隧道450的對準使得介電部451保持在隧道450與筒夾430之間。當(dāng)之后填充隧道450以形成深柱過孔時，介電部451防止筒夾430的內(nèi)邊緣429之間金屬的生長。
[0053]如圖4G所示，例如使用用適當(dāng)蝕刻劑的DRIE或ICP，通過蝕刻接合層420來繼續(xù)形成隧道450。如果接合層420是聚合膠層，那么氧氣可以用作為蝕刻劑，可能地由波希再氧化來增強。取決于接合層420的組成以及使用的蝕刻類型，在這個步驟中，側(cè)向蝕刻可以必要地伴隨著豎直蝕刻。但是，側(cè)向蝕刻可以是不必要的，并且本發(fā)明不受限于本方案。期望最小化側(cè)向蝕刻的量。
[0054]圖4H示出隧道450的繼續(xù)形成。使用用適當(dāng)蝕刻劑的DRIE或ICP來蝕刻介電層424。由波希法再次進行蝕刻。如果介電層424是S12，那么可以使用氟代-甲基蝕刻候選，諸如CF4、CF3H或CFH3。這些可以與氬或不與氬一起使用。蝕刻進行至金屬化層428，其實施為自然蝕刻停止。
[0055]隨著隧道450的完成，通過任何合適的方法可以從襯底410的背表面412去除金屬屏蔽層448。使用深柱釘頭過孔的形成進行這個工藝。如圖41所示，勢壘層458沉積在隧道450的壁和底面(floor)上。勢壘層458可以是W、T1、Ta、TiN, TaN或其他任何合適的材料，并且可以被用于防止隨后沉積的柱材料擴散至周圍的介電層422和424和接合層420。通過高保角CVD工藝或者通過原子層可以來沉積勢壘層458，并且由此勢壘層458可以是非常薄的。
[0056]然后附著力促進劑反應(yīng)器被應(yīng)用至隧道450。附著力促進劑反應(yīng)器可以被應(yīng)用至勢壘層458或者應(yīng)用至位于隧道450上的任何其他材料。附著力促進劑反應(yīng)器使附著力促進劑461固定(anchor)于勢壘層458或者位于隧道450上的任何其他材料。如圖4J所示，附著力促進劑461依附于隧道450的周邊。在優(yōu)選實施例中，附著力促進劑反應(yīng)器可以是S12，或者任何其他材料，并且使用化學(xué)氣相沉積(CVD)或另外合適的沉積工藝將它應(yīng)用于勢壘層458。根據(jù)本發(fā)明的方案，附著力促進劑461可以是A-174，或者任何其他被用于促進粘附的材料。
[0057]圖4K示出被應(yīng)用于隧道450的墊層459。墊層459可以被應(yīng)用于隧道450的整個周邊，或者被應(yīng)用于僅僅隧道450的一部分。另外，墊層459可以沉積在附著力促進劑461上，或者沉積在隧道450上的任何其他材料，包括隧道450周邊本身。在優(yōu)選實施例中，墊層459由蒸汽氣相沉積(VDP)或者另外的材料組成。在更優(yōu)選的實施例中，墊層459可以由聚對二甲苯組成。墊層459被用于提供隧道450與包圍隧道1502的材料之間的支撐、緩沖和/或屏障。用于說明的目的，下面關(guān)于簡化的圖5A至圖5C描述墊層459。
[0058]圖5A示出位于裸片504內(nèi)、諸如硅穿孔(TSV) 502的傳統(tǒng)隧道的圖形。在優(yōu)選實施例中，裸片504可以由硅(Si)或者一些其他材料構(gòu)成。TSV502可以是本領(lǐng)域技術(shù)人員用于過孔的金屬，諸如銅(Cu)或鎢(W)。由于Cu對電流的低電阻和導(dǎo)熱性，因此它通常是優(yōu)選的金屬。因此，僅用于說明的目的，下面將討論Cu。
[0059]如上所述，TSV 502和裸片504通常由不同的材料形成，例如，裸片由硅形成并且TSV由銅形成。其結(jié)果是，當(dāng)加熱傳統(tǒng)的TSV 502和傳統(tǒng)的裸片504時，可能出現(xiàn)不想要的問題。作為一個示例，當(dāng)加熱傳統(tǒng)的TSV 502和裸片504時(例如，在焊接工藝期間)，在TSV 502中的Cu可以擴大的程度比由Si形成的裸片504的擴大的程度更大。這是由于在TSV 502中的Cu具有比組成裸片504的Si更大的熱膨脹系數(shù)。由于熱膨脹的銅系數(shù)，在加熱期間Cu TSV 502的擴大被示為如圖5B上的元件512。
[0060]另外，在TSV 502中的Cu具有比TSV周圍的硅裸片504更低的維氏硬度。換言之，形成TSV 502的Cu比周圍的形成裸片504的Si更柔軟。因為膨脹的Cu(被描述為元件512)比周圍的裸片504的Si更柔軟，所以在TSV 502中的膨脹的Cu可能不能移動Si裸片504，至少不會損壞/破裂裸片504。其結(jié)果是，在材料的加熱期間，膨脹的Cu可以使得從TSV 502的末端突出510。Cu的這個突出被描述為圖5B中的元件510，可以導(dǎo)致芯片的故障。
[0061]本發(fā)明消除或減輕從TSV 502的末端Cu的突出510。圖5C示出本發(fā)明的一個實施例。如圖5C所示，墊層506被應(yīng)用于TSV 502與裸片504之間。例如，墊層506接收當(dāng)每個材料被分別加熱時由Cu TSV 502和Si裸片504施加的力。作為一個示例，墊層506可以由彈性的和/或柔軟的材料形成，以當(dāng)在加熱期間膨脹時接收Cu TSV 502。另外，當(dāng)溫度劇增停止時，墊層506旨在大致保留他自己的形狀/尺寸。
[0062]在優(yōu)選實施例中，墊層506依附于TSV 502，優(yōu)選地經(jīng)由附著力促進劑(上述討論的)不直接地依附于TSV 502。在一些實施例中，墊層可以由例如聚對二甲苯的蒸汽可沉積聚合物組成。蒸汽可沉積聚合物的另外示例可以包括聚對二甲苯-X、聚對二甲苯二聚物等。因為聚對二甲苯是柔軟的和有彈性的，應(yīng)用聚對二甲苯作為墊層506允許當(dāng)溫度上升時，TSV 502內(nèi)的Cu用最小電阻膨脹，并且當(dāng)溫度劇增停止時松弛回到它之前的厚度。另夕卜，由于聚對二甲苯的柔軟性和彈性，當(dāng)溫度劇增結(jié)束時，墊層506將彈性地回到至少大致他的正常厚度。通過提供TSV 502與裸片504之間的柔軟的和/或有彈性的墊層506，TSV502與裸片504可以暴露于增大的溫度，而不導(dǎo)致TSV材料從TSV隧道的末端突出。通過消除或減輕Cu從TSV 502突出，這將導(dǎo)致對TSV 502和/或裸片504更少的損壞。
[0063]返回至圖4K，例如聚對二甲苯等的墊層459被應(yīng)用于隧道450，優(yōu)選于沉積在隧道450上的勢壘層458。然而，墊層459不限于本方案。墊層459可以被應(yīng)用至在隧道150中形成的任何材料，包括隧道450本身。如上所示，在優(yōu)選實施例中，墊層459可以由聚對二甲苯或者其他柔軟的和/或有彈性的材料組成，其提供隧道450與它周圍材料之間的支撐和/或屏障。
[0064]如圖4L所示，墊層459和/或勢壘層458應(yīng)該從隧道450的底面去除。在一個實施例中，可以使用偏向蝕刻(bias direct1nal etch)以從隧道150的底面去除勢魚層458和/或墊層459 (例如，聚對二甲苯)。
[0065]使用從隧道450的底部的銅460的電鍍，向上進行圖4M至圖40的工藝。因為隧道內(nèi)銅的側(cè)向生長可以導(dǎo)致空隙的形成，并且由此增大的過孔阻力和降低的性能，所以優(yōu)選地使用銅豎直地填充隧道。由液體工藝或CVD可以電鍍銅，本發(fā)明不受限于本方案。
[0066]如圖4N所示，銅460的電鍍進行至接近接合層420的頂部。
[0067]如圖40所示，銅460被電鍍至接近隧道450的頂部。隧道450填充有銅460，延伸至與襯底410的背表面412近似平面的高度。
[0068]圖4P示出被圖案化之后的金屬屏蔽層462并且掩模層已經(jīng)被去除。例如，如果掩模層由光致抗蝕劑形成，那么通過灰化可以將其去除。使用包括濕蝕刻和干蝕刻的任何合適的蝕刻劑技術(shù)，金屬屏蔽層可以被蝕刻，本發(fā)明不受限于本方案。在圖案化之后，金屬屏蔽層形成用于后續(xù)工藝的蝕刻掩模。圖案結(jié)構(gòu)包括諸如463的開口。在所示實施例中，在筒夾430上的開口 463的壁471是對齊的。
[0069]如圖4Q所示，蝕刻溝槽464至貫穿層446 (參見圖4E)，全部地或部分地去除層446和介電層422的一部分使得溝槽464的底部與筒夾430的上表面465重合?？梢詧?zhí)行清潔步驟以去除在溝槽464的蝕刻期間形成在筒夾430的上表面465上的任何碎屑。
[0070]如圖4R所示，從隧道450的頂側(cè)去除墊層459、勢壘層458和/或其他類似物。特別地，開始于溝槽464的底面478并且結(jié)束于溝槽464的頂面479，從隧道450的每個頂側(cè)去除墊層459和/或勢壘層458。還可以從隧道450的頂側(cè)去除附著力促進劑反應(yīng)器和附著力促進劑。例如，從隧道450的頂側(cè)去除墊層459和/或勢壘層458，使得在隧道450的頂側(cè)與形成在溝槽464中的釘頭之間可以發(fā)生傳導(dǎo)。[0071 ] 如圖4S所示，勢壘層458可以沉積在溝槽464上以防止銅擴散到周圍層。沉積在溝槽464上的勢壘層可以由與上面描述的并且沉積在隧道450的側(cè)邊和底面上的勢壘層相同的材料形成。另外，根據(jù)本發(fā)明的方案，墊層459可以沉積在溝槽464中以提供溝槽464與包圍溝槽464的材料(包括襯底410)之間的柔軟的和/或有彈性的支撐。如上所述，襯底459可以是聚二苯對甲基，或者貫穿本說明書描述的用于提供隧道450與周圍的材料之間的柔軟的和/或彈性的支撐的其他材料。在此時還可以通過任何合適的方法去除金屬屏蔽層462。銅被隨后地電鍍或者沉積以形成釘頭468的內(nèi)部467，其早期階段如圖4S所示。
[0072]圖4T示出從釘頭468的外部469的底面去除墊層459、勢壘層458等。還可以從外部469的底面去除附著力促進劑和附著力促進劑反應(yīng)器(未示出)。使用本領(lǐng)域技術(shù)人員已知的許多方法，例如定向腐蝕，可以從釘頭的底面去除墊層459、勢壘層458等。根據(jù)本發(fā)明的方案的定向腐蝕可以包括，但不限于偏氧等離子體和/或氬蝕刻。墊層159、勢壘層458等被從釘頭468的外部469的底面去除，從而使得全電路可以存在于從位于釘頭468的外部469中的金屬(例如,銅)至剛好位于釘頭468的外部469下方的筒夾430處。
[0073]如圖4U所示，釘頭468可以由例如銅的金屬填充。對于釘頭468的例如銅的金屬的填充可以以非均勻方式進行，留下過量的銅。通過任何合適的工藝，例如化學(xué)機械拋光(CMP)可以去除過量的銅。釘頭468的頂面應(yīng)該大致與襯底410的背表面412持平，并且可以形成外部接觸。
[0074]應(yīng)當(dāng)理解描述的說明性工藝順序是不受限的，并且本領(lǐng)域普通技術(shù)人員可以容易地想到額外的或替代的工藝順序。取決于步驟的準確順序或使用的準確蝕刻劑，某些步驟可以是不必需的。例如，取決于蝕刻劑，可以不需要金屬屏蔽層和/或掩模層。另外，盡管襯底被描述為硅，可以使用其他材料的襯底。如果襯底由不同于硅的材料形成(諸如SiC或GaAs)，那么蝕刻液體和條件、介電層、膠層等將需要被適當(dāng)?shù)馗淖?。對于上述材料和工藝的這種改變和修改沒有偏離本發(fā)明的精神并且這種改編仍在半導(dǎo)體制作領(lǐng)域內(nèi)技術(shù)人員的能力內(nèi)。
[0075]還應(yīng)理解深柱釘頭過孔可以形成在筒夾的空缺中，或者筒夾為深柱釘頭過孔的一部分。換言之，深柱釘頭過孔和筒夾不需要是區(qū)別的結(jié)構(gòu)，并且本發(fā)明不受限于本方案。
[0076]具有本發(fā)明的至少一個實施例的這樣描述的幾個方案，應(yīng)該理解本領(lǐng)域技術(shù)人員容易想到各種改變、修改和改進。這種改變、修改和改進旨在為本公開的一部分，并且旨在本發(fā)明的精神和范圍內(nèi)。因此，前述描述和附圖僅為示例的方式。
【權(quán)利要求】
1.一種集成電路組裝，包括: 第一芯片，具有包括至少一個第一器件的面表面，以及背表面； 第二芯片，具有包括至少一個第二器件的面表面，所述第一芯片和所述第二芯片以面-對-面接觸配置相接合； 過孔，包括被布置為穿過所述第一芯片和所述第二芯片的柱形部，其中所述過孔被所述相應(yīng)第一芯片和所述第二芯片的至少一種材料包圍；以及 墊層，包封至少一部分所述過孔，所述墊層形成在所述過孔與包圍所述過孔的至少一種材料之間。
2.根據(jù)權(quán)利要求1所述的集成電路組裝，其中所述墊層是柔軟的或有彈性的。
3.根據(jù)權(quán)利要求1所述的集成電路組裝，其中形成所述墊層的材料是蒸汽可沉積聚合物。
4.根據(jù)權(quán)利要求3所述的集成電路組裝，其中所述蒸汽可沉積聚合物是聚對二甲苯。
5.根據(jù)權(quán)利要求1所述的集成電路組裝，其中: 包括柱形部的所述過孔包括底面；并且 所述墊層未出現(xiàn)在所述過孔的所述底面。
6.根據(jù)權(quán)利要求1所述的集成電路組裝，其中用以促進所述墊層到所述過孔的粘附的附著力促進劑被布置在至少一部分所述過孔上。
7.根據(jù)權(quán)利要求6所述的集成電路組裝，其中所述附著力促進劑是A-174。
8.根據(jù)權(quán)利要求1所述的集成電路組裝，其中所述過孔由金屬形成。
9.根據(jù)權(quán)利要求8所述的集成電路組裝，其中所述金屬包括銅。
10.根據(jù)權(quán)利要求9所述的集成電路組裝，還包括勢壘層，其包封至少一部分所述過孔并且被布置為防止所述銅擴散到包圍所述過孔的材料中。
11.根據(jù)權(quán)利要求10所述的集成電路組裝，其中所述墊層形成在所述勢壘層與包括所述過孔的所述金屬之間。
12.根據(jù)權(quán)利要求1所述的集成電路組裝，還包括: 接合層，被用于以面-對-面接觸配置將所述第一芯片的所述面與所述第二芯片的所述面彼此接合；并且 所述過孔穿過所述接合層。
13.一種多晶圓電路組裝，包括: 第一晶圓，具有包括至少一個第一器件的面表面，以及背表面； 第二晶圓，具有包括至少一個第二器件的面表面，所述第一晶圓和所述第二晶圓以面-對-面接觸配置相接合； 過孔，包括被布置為穿過所述第一晶圓和所述第二晶圓的柱形部，其中所述過孔被所述相應(yīng)第一晶圓和所述第二晶圓的至少一種材料包圍；以及 墊層，包封至少一部分所述過孔，并且形成在所述過孔與包圍所述過孔的至少一種材料之間。
14.根據(jù)權(quán)利要求13所述的多晶圓電路組裝，其中所述墊層是柔軟的或有彈性的。
15.根據(jù)權(quán)利要求13所述的多晶圓電路組裝，其中形成所述墊層的所述材料是蒸汽可沉積聚合物。
16.根據(jù)權(quán)利要求15所述的多晶圓電路組裝，其中所述蒸汽可沉積聚合物是聚對二甲苯。
17.根據(jù)權(quán)利要求13所述的多晶圓電路組裝，其中: 包括柱形部的所述過孔包括底面；并且 所述墊層未出現(xiàn)在所述過孔的所述底面。
18.根據(jù)權(quán)利要求13所述的多晶圓電路組裝，其中所述過孔由金屬形成。
19.一種互連第一芯片和第二芯片的方法,所述方法包括: 以面-對-面配置接合所述第一芯片和所述第二芯片； 形成至少部分地在所述第一芯片和所述第二芯片內(nèi)的過孔，其中所述過孔由所述相應(yīng)第一芯片和所述第二芯片的至少一種材料包圍；以及 在一部分所述過孔上沉積墊層，其中所述墊層形成在所述墊層與包圍所述過孔的至少一種材料之間。
20.根據(jù)權(quán)利要求19所述的方法，其中所述墊層是柔軟的或有彈性的。
21.根據(jù)權(quán)利要求19所述的方法，其中形成所述墊層的材料是蒸汽可沉積聚合物。
22.根據(jù)權(quán)利21所述的方法，其中所述蒸汽可沉積聚合物是聚對二甲苯。
23.根據(jù)權(quán)利要求19所述的方法，其中所述方法還包括將形成在所述過孔與圍繞所述過孔的至少一種材料之間的所述墊層從所述柱形物的底面去除。
24.根據(jù)權(quán)利要求19所述的方法，其中用以促進所述墊層到所述過孔的粘附的附著力促進劑被布置在至少一部分所述過孔上。
25.根據(jù)權(quán)利要求24所述的方法，其中所述附著力促進劑是A-174。
26.根據(jù)權(quán)利要求19所述的方法，其中所述過孔由金屬形成。
27.根據(jù)權(quán)利要求19所述的方法，其中所述過孔穿過一接合層，該接合層用于將所述第一芯片的面與所述第二芯片的面彼此接合。
28.根據(jù)權(quán)利要求19所述的方法，還包括: 在將所述墊層沉積在所述過孔上之前，使用被布置為防止所述銅擴散到包圍所述過孔的材料的勢壘層來包封所述過孔。
【文檔編號】H01L25/16GK104396009SQ201380030148
【公開日】2015年3月4日 申請日期:2013年6月6日 優(yōu)先權(quán)日:2012年6月7日
【發(fā)明者】約翰·F·麥克唐納 申請人:倫塞勒工藝研究所