具有減小的應(yīng)力的隔離線結(jié)構(gòu)、制造的方法和設(shè)計結(jié)構(gòu)的制作方法
【專利摘要】公開了一種包括布置在集成電路(IC)的層內(nèi)的一組隔離線結(jié)構(gòu)的IC、制造IC的方法和設(shè)計結(jié)構(gòu)。該方法包括：在同一水平層上形成相鄰的布線結(jié)構(gòu)，在所述相鄰的布線結(jié)構(gòu)之間存在間隔。該方法還包括：在同一水平層上的所述相鄰的布線結(jié)構(gòu)上方形成覆蓋層，包括在所述相鄰的布線結(jié)構(gòu)之間的材料的表面上形成覆蓋層。該方法還包括：在覆蓋層上方形成感光材料。該方法還包括：在所述相鄰的布線結(jié)構(gòu)之間的感光材料中形成開口以露出覆蓋層。該方法還包括：去除露出的覆蓋層。
【專利說明】具有減小的應(yīng)力的隔離線結(jié)構(gòu)、制造的方法和設(shè)計結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路(IC)芯片，更具體地講，涉及一種包括布置在IC的層內(nèi)的一組隔離線結(jié)構(gòu)的1C、制造IC的方法和設(shè)計結(jié)構(gòu)。
【背景技術(shù)】
[0002]在集成電路(IC)加工期間，許多裝置層(例如，金屬層、介電層、硅層等)經(jīng)常布置在彼此上和/或布置為接近彼此。這些層可包括多個部件并且可互連以形成1C。一些部件、層和設(shè)計可包括使用和/或包含粗(例如，大約3 μ m至大約10 μ m)線。這些粗線可包括銅并且能夠布置為接近IC中的鋁部件/層，形成諸如互連部件、電感器的一部分等的部件。例如，在設(shè)計為用作射頻(RF)技術(shù)的一部分的IC中，粗銅線經(jīng)常被用于生產(chǎn)具有滿足設(shè)計規(guī)范的品質(zhì)因數(shù)(例如，在給定頻率的感抗與電阻之比)的電感器。
[0003]在這種結(jié)構(gòu)中，覆蓋或鈍化層可被布置在銅線上方，所述覆蓋或鈍化層在銅線上方形成密封。這些鈍化層可以是例如使用傳統(tǒng)的等離子體增強化學(xué)氣相沉積(PECVD)工藝沉積的SiN層。這些鈍化層隨后被利用聚酰亞胺材料(介電層)覆蓋。然而，在銅、鈍化層(例如，SiN)和介電層之間存在熱膨脹系數(shù)(CTE)的大的失配。這種大的CTE失配又能夠引起介電層中的裂縫。
[0004]因此，在本領(lǐng)域中需要克服上述缺陷和限制。

【發(fā)明內(nèi)容】

[0005]在本發(fā)明的一方面，一種制造結(jié)構(gòu)的方法包括:在同一水平層上形成相鄰的布線結(jié)構(gòu)，在所述相鄰的布線結(jié)構(gòu)之間存在間隔。該方法還包括:在同一水平層上的所述相鄰的布線結(jié)構(gòu)上方形成覆蓋層，包括在所述相鄰的布線結(jié)構(gòu)之間的材料的表面上形成覆蓋層；在覆蓋層上方形成感光材料；以及在所述相鄰的布線結(jié)構(gòu)之間的感光材料中形成開口以露出覆蓋層。該方法還包括:去除露出的覆蓋層。
[0006]在本發(fā)明的另外的方面，一種方法包括:在結(jié)構(gòu)的預(yù)定水平層在介電層中形成接合墊和布線結(jié)構(gòu)；在介電層中形成過孔，露出接合墊和布線結(jié)構(gòu)；在介電層的過孔和露出的部分內(nèi)形成擴散阻擋層；以及在所述結(jié)構(gòu)的更高水平層在布線結(jié)構(gòu)上方形成金屬。形成金屬包括:阻塞接合墊上方的過孔；以及在布線結(jié)構(gòu)上方的過孔中并且在與布線結(jié)構(gòu)上方的過孔相鄰的擴散阻擋層部分上方形成金屬。該方法還包括:對金屬進(jìn)行圖案化以形成兩個分離的金屬布線結(jié)構(gòu)，在所述兩個分離的金屬布線結(jié)構(gòu)之間存在間隔；在所述兩個分離的金屬布線結(jié)構(gòu)上方形成覆蓋層，包括在所述兩個分離的金屬布線結(jié)構(gòu)之間的間隔內(nèi)露出的介電層的表面上形成覆蓋層；在覆蓋層上方形成感光材料；在所述兩個分離的金屬布線結(jié)構(gòu)之間的感光材料中形成開口以露出覆蓋層；以及去除露出的覆蓋層以隔離所述兩個分離的金屬布線結(jié)構(gòu)并且減小所述結(jié)構(gòu)上的應(yīng)力。
[0007]在本發(fā)明的另外的方面，一種結(jié)構(gòu)包括:接合墊和多個布線結(jié)構(gòu)，形成在基底上方的水平層。該結(jié)構(gòu)還包括:多個金屬布線結(jié)構(gòu)，形成在所述多個布線結(jié)構(gòu)和接合墊上方的層處，在所述多個金屬布線結(jié)構(gòu)之間存在間隔。所述多個金屬布線結(jié)構(gòu)通過它們之間的間隔彼此隔離。該結(jié)構(gòu)還包括:隔離的覆蓋層島，位于所述多個布線結(jié)構(gòu)中的每個布線結(jié)構(gòu)上。該結(jié)構(gòu)還包括:聚酰亞胺材料，在位于所述多個布線結(jié)構(gòu)中的每個布線結(jié)構(gòu)上的隔離的覆蓋層島上。
[0008]在本發(fā)明的另一方面，提供一種有形地實現(xiàn)在機器可讀存儲介質(zhì)中以用于設(shè)計、制造或測試集成電路的設(shè)計結(jié)構(gòu)。該設(shè)計結(jié)構(gòu)包括本發(fā)明的結(jié)構(gòu)。在另外的實施例中，在機器可讀數(shù)據(jù)存儲介質(zhì)上編碼的硬件描述語言(HDL)設(shè)計結(jié)構(gòu)包括當(dāng)在計算機輔助設(shè)計系統(tǒng)中處理時產(chǎn)生包括本發(fā)明的結(jié)構(gòu)的線結(jié)構(gòu)的機器可執(zhí)行表示的元件。在另外的實施例中，提供一種用于產(chǎn)生線結(jié)構(gòu)的功能設(shè)計模型的計算機輔助設(shè)計系統(tǒng)中的方法。該方法包括:產(chǎn)生線結(jié)構(gòu)的功能表示。
【專利附圖】

【附圖說明】
[0009]作為本發(fā)明的示例性實施例的非限制性例子參照標(biāo)注的多個附圖在下面的【具體實施方式】中詳細(xì)描述本發(fā)明。
[0010]圖1-5顯示用于形成根據(jù)本發(fā)明的各方面的集成電路的結(jié)構(gòu)和各處理步驟的剖視圖；
[0011]圖6顯示根據(jù)本發(fā)明的各方面的集成電路的剖視圖；和
[0012]圖7是根據(jù)本發(fā)明的實施例的在半導(dǎo)體設(shè)計、制造和/或測試中使用的設(shè)計過程的流程圖。
【具體實施方式】
[0013]本發(fā)明涉及集成電路(IC)芯片，更具體地講，涉及一種包括布置在IC的層內(nèi)的一組隔離線結(jié)構(gòu)的1C、制造IC的方法和設(shè)計結(jié)構(gòu)。在實施例中，制造IC的方法減小覆蓋層中的應(yīng)力，消除由CTE失配引起的任何裂縫。更具體地講，在實施例中，本發(fā)明防止形成在銅線上方的介電層的破裂。
[0014]在實施例中，本發(fā)明通過將覆蓋層圖案化為“島”(這減小應(yīng)力分量)來防止介電層(和覆蓋層)的破裂。在實施例中，覆蓋層能夠是在形成線之后圖案化的SiN或TaN。通過在覆蓋層的一部分的去除期間使用介電層(例如，聚酰亞胺層)作為掩模層，圖案化能夠具有最少的另外的處理。通過將覆蓋層分割成島，減小覆蓋層中的應(yīng)力并且大大減小或消除破裂的風(fēng)險。
[0015]圖1顯示根據(jù)本發(fā)明的各方面的結(jié)構(gòu)和各處理步驟的剖視側(cè)視圖。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，圖1的結(jié)構(gòu)10是根據(jù)本發(fā)明的各方面的集成電路(IC)的上布線層，例如M3或以上。如這里參照圖6所討論，圖1中示出的結(jié)構(gòu)能夠是IC的一部分。
[0016]在實施例中，多個布線結(jié)構(gòu)15和20形成在介電層25中。在實施例中，布線結(jié)構(gòu)15是鋁線接合墊；而其余的線20是例如鋁線。在實施例中，結(jié)構(gòu)15和20能夠包括多層金屬，諸如Ti/TiN/Al/TiN。本領(lǐng)域技術(shù)人員應(yīng)該理解，這些布線結(jié)構(gòu)15和20能夠被布置在上布線層(例如，M3水平層(level)或以上)上，并且使用傳統(tǒng)的光刻、蝕刻和沉積處理來形成這些布線結(jié)構(gòu)15和20。能夠通過本領(lǐng)域技術(shù)人員已知的金屬沉積、光刻和反應(yīng)離子蝕刻來形成布線結(jié)構(gòu)15和20。[0017]在形成布線結(jié)構(gòu)15、20之后,介電材料層(仍表不為標(biāo)號25)能夠被沉積在布線結(jié)構(gòu)15、20和以前形成的介電材料層上方。介電材料25能夠包括SiN、Si02、聚酰亞胺或者具有分層結(jié)構(gòu)的這些材料的組合(諸如，SiN/Si02/聚酰亞胺)。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，鈍化層的部分將在稍后處理步驟中通過蝕刻處理被去除以露出布線結(jié)構(gòu)15、20的部分。
[0018]另外的介電材料層25能夠被圖案化以形成開口(過孔)30。為了形成過孔30，抗蝕劑層能夠形成在介電層25上方，暴露于能量(例如，UV光)以形成開口，并且反應(yīng)離子蝕刻(RIE)能夠被用于(通過抗蝕劑的開口)在介電層25中形成過孔。過孔30將會露出布線結(jié)構(gòu)15、20的部分以用于稍后處理。擴散阻擋層35和籽晶層45隨后形成在該結(jié)構(gòu)上方，包括形成在過孔30內(nèi)。在實施例中，擴散阻擋層35能夠是例如TiN，并且籽晶層45能夠是銅。擴散阻擋層35和籽晶層45的形成可包括濺射沉積。
[0019]在圖2中，掩模40被圖案化以定義布線層。掩模在布線結(jié)構(gòu)15 (例如，線接合墊)上方覆蓋開口 30，并且掩蔽線之間的間隔。在實施例中，掩模40形成在籽晶層45(銅籽晶層)上面。金屬材料50 (例如，線)隨后形成在籽晶層45上方，未被掩模40 (例如，抗蝕劑圖案)覆蓋。線50能夠是通過電鍍處理形成的銅線。銅線50能夠形成為大約3μπι至大約10 μ m的厚度；但本發(fā)明可預(yù)期其它粗線。
[0020]在圖3中，使用傳統(tǒng)的氧灰化處理在布線結(jié)構(gòu)15 (例如，接合墊)上方去除掩模(例如，抗蝕劑)。能夠使用傳統(tǒng)的濕法蝕刻去除布線結(jié)構(gòu)15 (例如，接合墊)上方的籽晶層45和擴散阻擋層35 (如圖3的箭頭所示)。這個蝕刻處理將會露出接合墊15，基本上與線結(jié)構(gòu)相鄰。另外，濕法蝕刻處理能夠去除線之間的間隔中的籽晶層45和擴散阻擋層35。以這種方法，間隔55形成在兩個布線結(jié)構(gòu)50a、50b(例如，M4或以上布線層)之間。間隔55在兩個布線結(jié)構(gòu)50a、50b之間形成隔離。
[0021]在圖4中，鈍化層(例如，覆蓋層)60被毯狀沉積在該結(jié)構(gòu)上方，包括沉積在兩個布線結(jié)構(gòu)50a、50b、兩個布線結(jié)構(gòu)50a、50b之間的間隔55上方以及沉積在接合墊15上方的過孔30內(nèi)。在實施例中，覆蓋層60是例如使用等離子體增強化學(xué)氣相沉積(PECVD)或PVD工藝沉積的SiN或TaN或其它導(dǎo)電金屬。在實施例中，覆蓋層60的厚度能夠是大約50nm至大約200nm;但本發(fā)明也可設(shè)想其它尺寸。感光材料65隨后被沉積在覆蓋層60上。在實施例中，感光材料65能夠是使用傳統(tǒng)的毯狀沉積工藝沉積的正色調(diào)聚酰亞胺材料。
[0022]圖5顯示根據(jù)本發(fā)明的各方面的另外的處理步驟和各結(jié)構(gòu)。特別地，感光材料65被烘烤以餾出任何溶劑。這種烘烤處理能夠例如在大約100°C至大約300°C執(zhí)行大約5分鐘。烘烤的感光材料65隨后通過掩模暴露于能量(例如，UV光)以形成開口 70a、70b (例如，圖案)。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，能量將會能夠在隨后的顯影步驟期間在與掩蔽的圖案對應(yīng)的選擇的區(qū)域中實現(xiàn)感光材料65的溶解，由此形成開口 70a、70b。
[0023]如圖5中進(jìn)一步所示，開口 70a位于接合墊15 (和相鄰區(qū)域)上方，并且開口 70b位于布線結(jié)構(gòu)50a、50b之間。感光材料65能夠通過退火處理而被硬化以使材料熱穩(wěn)定(例如，變硬)。退火處理可在大約300°C至大約400°C執(zhí)行大約30分鐘。
[0024]仍然參照圖5，硬化的感光材料65將現(xiàn)在用作用于隨后的蝕刻處理的掩模。在隨后的蝕刻處理(如箭頭所示)中，能夠使用例如傳統(tǒng)的RIE去除覆蓋層60的露出的部分。覆蓋層60的去除將會隔離布線結(jié)構(gòu)50a、50b并且露出接合墊15。以這種方法，覆蓋層60將會形成為隔離的島，包圍各個布線結(jié)構(gòu)50a、50b。此外，以這種方法，覆蓋層60將會不再位于布線結(jié)構(gòu)50a、50b之間，使該結(jié)構(gòu)不那么容易由于沉積在其上面的材料之間的任何CTE失配而破裂，特別是在可能存在高應(yīng)力集中的布線結(jié)構(gòu)50a、50b的拐角處。
[0025]圖6顯示根據(jù)本發(fā)明的各方面的結(jié)構(gòu)。特別地，結(jié)構(gòu)100包括表示為標(biāo)號110的幾個層。這幾個層Iio布置在圖1-5中示出的M3和M4布線層的下方。這幾個層包括可與上布線層M3、M4電接觸的包括有源裝置和/或無源裝置的布線層，例如Ml、M2。在實施例中，這幾個布線層布置在晶片120上并且被嵌入在介電層(例如，5丨02等)內(nèi)。晶片120能夠是例如硅、鍺、硅鍺、碳化硅和主要包括具有由公式AlxlGax2lnx3AsY1PY2NY3SbY4定義的成分的一種或多種II1-V族化合物半導(dǎo)體的材料，其中X1、X2、X3、Yl、Y2、Y3和Y4代表相對比例，每個比例大于或等于零并且X1+X2+X3+Y1+Y2+Y3+Y4=1 (I是總的相對摩爾量)。晶片120還可包括具有成分ZnA1CdA2SeB1TeB2的I1-VI族化合物半導(dǎo)體，其中Al、A2、BI和B2是相對比例，每個比例大于或等于零并且A1+A2+B1+B2=1 (I是總的摩爾量)。用于提供如圖中所示并且所述的基底110的處理在本領(lǐng)域中是公知的，因此，不需要進(jìn)一步的描述。
[0026]圖7是在半導(dǎo)體設(shè)計、制造和/或測試中使用的設(shè)計過程的流程圖。圖7示出了例如在半導(dǎo)體IC邏輯設(shè)計、仿真、測試、布圖和制造中使用的示例性設(shè)計流程900的方塊圖。設(shè)計流程900包括用于處理設(shè)計結(jié)構(gòu)或器件以產(chǎn)生上述以及圖1-6中示出的設(shè)計結(jié)構(gòu)和/或器件的邏輯上或其他功能上等效表示的過程、機器和/或機制。由設(shè)計流程900處理和/或產(chǎn)生的設(shè)計結(jié)構(gòu)可以在機器可讀傳輸或存儲介質(zhì)上被編碼以包括數(shù)據(jù)和/或指令，所述數(shù)據(jù)和/或指令在數(shù)據(jù)處理系統(tǒng)上執(zhí)行或以其他方式處理時，產(chǎn)生硬件組件、電路、器件或系統(tǒng)的邏輯上、結(jié)構(gòu)上、機械上或其他功能上的等效表示。機器包括但不限于用于IC設(shè)計過程(例如設(shè)計、制造或仿真電路、組件、器件或系統(tǒng))的任何機器。例如，機器可以包括:用于產(chǎn)生掩模的光刻機、機器和/或設(shè)備(例如電子束直寫儀)、用于仿真設(shè)計結(jié)構(gòu)的計算機或設(shè)備、用于制造或測試過程的任何裝置，或用于將所述設(shè)計結(jié)構(gòu)的功能上的等效表示編程到任何介質(zhì)中的任何機器(例如，用于對可編程門陣列進(jìn)行編程的機器)。
[0027]設(shè)計流程900可隨被設(shè)計的表示類型而不同。例如，用于構(gòu)建專用IC (ASIC)的設(shè)計流程900可能不同于用于設(shè)計標(biāo)準(zhǔn)組件的設(shè)計流程900，或不同于用于將設(shè)計實例化到可編程陣列(例如，由Altera? inc.或Xilinx? inc.提供的可編程門陣列(PGA)或現(xiàn)場可編程門陣列(FPGA))中的設(shè)計流程900。
[0028]圖7示出了多個此類設(shè)計結(jié)構(gòu)，其中包括優(yōu)選地由設(shè)計過程910處理的輸入設(shè)計結(jié)構(gòu)920。設(shè)計結(jié)構(gòu)920可以是由設(shè)計過程910生成和處理以產(chǎn)生硬件器件的邏輯上等效的功能表示的邏輯仿真設(shè)計結(jié)構(gòu)。設(shè)計結(jié)構(gòu)920還可以或備選地包括數(shù)據(jù)和/或程序指令，所述數(shù)據(jù)和/或程序指令由設(shè)計過程910處理時，生成硬件器件的物理結(jié)構(gòu)的功能表示。無論表示功能和/或結(jié)構(gòu)設(shè)計特性，均可以使用例如由核心開發(fā)人員/設(shè)計人員實施的電子計算機輔助設(shè)計(ECAD)生成設(shè)計結(jié)構(gòu)920。當(dāng)編碼在機器可讀數(shù)據(jù)傳輸、門陣列或存儲介質(zhì)上時，設(shè)計結(jié)構(gòu)920可以由設(shè)計過程910內(nèi)的一個或多個硬件和/或軟件模塊訪問和處理以仿真或以其他方式在功能上表示例如圖1-6中示出的那些電子組件、電路、電子或邏輯模塊、裝置、器件或系統(tǒng)。因此，設(shè)計結(jié)構(gòu)920可以包括文件或其他數(shù)據(jù)結(jié)構(gòu)，其中包括人類和/或機器可讀源代碼、編譯結(jié)構(gòu)和計算機可執(zhí)行代碼結(jié)構(gòu)，當(dāng)所述文件或其他數(shù)據(jù)結(jié)構(gòu)由設(shè)計或仿真數(shù)據(jù)處理系統(tǒng)處理時，在功能上仿真或以其他方式表示電路或其他級別的硬件邏輯設(shè)計。此類數(shù)據(jù)結(jié)構(gòu)可以包括硬件描述語言(HDL)設(shè)計實體或遵循和/或兼容低級HDL設(shè)計語言(例如Verilog和VHDL)和/或高級設(shè)計語言(例如C或C++)的其他數(shù)據(jù)結(jié)構(gòu)。
[0029]設(shè)計過程910優(yōu)選地采用和結(jié)合硬件和/或軟件模塊，所述模塊用于合成、轉(zhuǎn)換或以其他方式處理圖1-6中示出的組件、電路、器件或邏輯結(jié)構(gòu)的設(shè)計/仿真功能等價物以生成可以包含設(shè)計結(jié)構(gòu)(例如設(shè)計結(jié)構(gòu)920)的網(wǎng)表980。網(wǎng)表980例如可以包括編譯或以其他方式處理的數(shù)據(jù)結(jié)構(gòu)，所述數(shù)據(jù)結(jié)構(gòu)表示描述與集成電路設(shè)計中的其他元件和電路的連接的線纜、分離組件、邏輯門、控制電路、I/O設(shè)備、模型等的列表。網(wǎng)表980可以使用迭代過程合成，其中網(wǎng)表980被重新合成一次或多次，具體取決于器件的設(shè)計規(guī)范和參數(shù)。對于在此所述的其他設(shè)計結(jié)構(gòu)類型，網(wǎng)表980可以記錄在機器可讀數(shù)據(jù)存儲介質(zhì)上或編程到可編程門陣列中。所述介質(zhì)可以是非易失性存儲介質(zhì)，例如磁或光盤驅(qū)動器、可編程門陣列、壓縮閃存或其他閃存。此外或備選地，所述介質(zhì)可以是可在其上經(jīng)由因特網(wǎng)或其他適合聯(lián)網(wǎng)手段傳輸和中間存儲數(shù)據(jù)分組的系統(tǒng)或高速緩沖存儲器、緩沖器空間或?qū)щ娀蚬鈱?dǎo)器件和材料。
[0030]設(shè)計過程910可以包括用于處理包括網(wǎng)表980在內(nèi)的各種輸入數(shù)據(jù)結(jié)構(gòu)類型的硬件和軟件模塊。此類數(shù)據(jù)結(jié)構(gòu)類型例如可以駐留在庫元件930內(nèi)并包括一組常用元件、電路和器件，其中包括給定制造技術(shù)(例如，不同的技術(shù)節(jié)點，32納米、45納米、90納米等)的模型、布圖和符號表示。所述數(shù)據(jù)結(jié)構(gòu)類型還可包括設(shè)計規(guī)范940、特征數(shù)據(jù)950、檢驗數(shù)據(jù)960、設(shè)計規(guī)則970和測試數(shù)據(jù)文件985，它們可以包括輸入測試模式、輸出測試結(jié)果和其他測試信息。設(shè)計過程910還可例如包括標(biāo)準(zhǔn)機械設(shè)計過程，例如用于諸如鑄造、成型和模壓成形等操作的應(yīng)力分析、熱分析、機械事件仿真、過程仿真。機械設(shè)計領(lǐng)域的技術(shù)人員可以在不偏離本發(fā)明的范圍和精神的情況下理解在設(shè)計過程910中使用的可能機械設(shè)計工具和應(yīng)用的范圍。設(shè)計過程910還可包括用于執(zhí)行諸如定時分析、檢驗、設(shè)計規(guī)則檢查、放置和路由操作之類的標(biāo)準(zhǔn)電路設(shè)計過程的模塊。
[0031 ] 設(shè)計過程910采用和結(jié)合邏輯和物理設(shè)計工具(例如HDL編譯器)以及仿真建模工具以便與任何其他機械設(shè)計或數(shù)據(jù)(如果適用)一起處理設(shè)計結(jié)構(gòu)920連同示出的部分或全部支持?jǐn)?shù)據(jù)結(jié)構(gòu)，從而生成第二設(shè)計結(jié)構(gòu)990。
[0032]設(shè)計結(jié)構(gòu)990以用于機械設(shè)備和結(jié)構(gòu)的數(shù)據(jù)交換的數(shù)據(jù)格式(例如以IGES、DXF、Parasolid XT、JT、DRC或任何其他用于存儲或呈現(xiàn)此類機械設(shè)計結(jié)構(gòu)的適合格式)駐留在存儲介質(zhì)或可編程門陣列上。類似于設(shè)計結(jié)構(gòu)920，設(shè)計結(jié)構(gòu)990優(yōu)選地包括一個或多個文件、數(shù)據(jù)結(jié)構(gòu)或其他計算機編碼的數(shù)據(jù)或指令，它們駐留在傳輸或數(shù)據(jù)存儲介質(zhì)上，并且由ECAD系統(tǒng)處理時生成圖1-6中示出的本發(fā)明的一個或多個實施例的邏輯上或以其他方式在功能上等效的形式。在一個實施例中，設(shè)計結(jié)構(gòu)990可以包括在功能上仿真圖1-6中示出的器件的編譯后的可執(zhí)行HDL仿真模型。
[0033]設(shè)計結(jié)構(gòu)990還可以采用用于集成電路的布圖數(shù)據(jù)交換的數(shù)據(jù)格式和/或符號數(shù)據(jù)格式(例如以⑶SII (⑶S2)、GLU OASIS、圖文件或任何其他用于存儲此類設(shè)計數(shù)據(jù)結(jié)構(gòu)的適合格式存儲的信息)。設(shè)計結(jié)構(gòu)990可以包括信息，例如符號數(shù)據(jù)、圖文件、測試數(shù)據(jù)文件、設(shè)計內(nèi)容文件、制造數(shù)據(jù)、布圖參數(shù)、線纜、金屬級別、通孔、形狀、用于在整個生產(chǎn)線中路由的數(shù)據(jù)，以及制造商或其他設(shè)計人員/開發(fā)人員制造上述以及圖1-6中示出的器件或結(jié)構(gòu)所需的任何其他數(shù)據(jù)。設(shè)計結(jié)構(gòu)990然后可以繼續(xù)到階段995，例如，在階段995，設(shè)計結(jié)構(gòu)990:繼續(xù)到流片(tape-out),被發(fā)布到制造公司、被發(fā)布到掩模室(mask house)、被發(fā)送到其他設(shè)計室，被發(fā)回給客戶等。
[0034]如上所述的電路是集成電路芯片的設(shè)計的一部分。以圖形計算機編程語言創(chuàng)建芯片設(shè)計，并且芯片設(shè)計被存儲在計算機存儲介質(zhì)(諸如，盤、磁帶、物理硬盤驅(qū)動器或虛擬硬盤驅(qū)動器，諸如存儲訪問網(wǎng)絡(luò))中。如果設(shè)計者不加工芯片或用于加工芯片的光刻掩模，則設(shè)計者直接地或間接地通過物理方式(例如，通過提供存儲設(shè)計的存儲介質(zhì)的拷貝)或以電子方式(例如，通過互聯(lián)網(wǎng))將獲得的設(shè)計發(fā)送給這種實體。存儲的設(shè)計隨后被轉(zhuǎn)換成合適的格式(例如，GDSII)以用于光刻掩模的加工，這通常包括將要形成在晶片上的所討論的芯片設(shè)計的多個拷貝。光刻掩模被用于定義將要被蝕刻或以其它方式處理的晶片的區(qū)域(和/或晶片上的層)。
[0035]上述方法用于集成電路芯片制造。制造者可以以原始晶片形式(即，作為具有多個未封裝芯片的單晶片)、作為裸小片或以封裝的形式分發(fā)所得到的集成電路芯片。在后者的情況中，以單芯片封裝(例如，引線固定到母板的塑料載體或其他更高級別的載體)或多芯片封裝(例如，具有一個或兩個表面互連或掩埋互連的陶瓷載體)來安裝芯片。在任何情況下，所述芯片然后都作為(a)中間產(chǎn)品(如母板)或(b)最終產(chǎn)品的一部分與其他芯片、分離電路元件和/或其他信號處理裝置集成。最終產(chǎn)品可以是任何包括集成電路芯片的產(chǎn)品，范圍從玩具和其他低端應(yīng)用到具有顯示器、鍵盤或其他輸入設(shè)備及中央處理器的高級計算機產(chǎn)品。
[0036]出于示例目的給出了對本發(fā)明的各種實施例的描述，但所述描述并非旨在是窮舉的或限于所公開的各實施例。在不偏離所描述的實施例的范圍和精神的情況下，對于本領(lǐng)域的技術(shù)人員而言，許多修改和變化都將是顯而易見的。在此使用的術(shù)語的選擇是為了最佳地解釋各實施例的原理、實際應(yīng)用或?qū)κ袌鲋写嬖诘募夹g(shù)的技術(shù)改進(jìn)，或者使本領(lǐng)域的其他技術(shù)人員能夠理解在此公開的各實施例。
【權(quán)利要求】
1.一種制造結(jié)構(gòu)的方法，包括: 在同一水平層上形成相鄰的布線結(jié)構(gòu)，在所述相鄰的布線結(jié)構(gòu)之間存在間隔； 在同一水平層上的所述相鄰的布線結(jié)構(gòu)上方形成覆蓋層，包括在所述相鄰的布線結(jié)構(gòu)之間的材料的表面上形成覆蓋層； 在覆蓋層上方形成感光材料； 在所述相鄰的布線結(jié)構(gòu)之間的感光材料中形成開口以露出覆蓋層；以及 去除露出的覆蓋層。
2.如權(quán)利要求1所述的方法，其中在同一水平層上形成相鄰的布線結(jié)構(gòu)包括: 在擴散阻擋層上沉積金屬材料； 對金屬材料進(jìn)行圖案化以形成金屬材料之間的間隔；以及 去除擴散阻擋層。
3.如權(quán)利要求1所述的方法，其中所述金屬材料是通過電鍍處理形成的銅。
4.如權(quán)利要求1所述的方法，其中所述感光材料是使用毯狀沉積處理沉積的正色調(diào)聚酰亞胺材料。
5.如權(quán)利要求4所述的方法，其中在正色調(diào)聚酰亞胺材料中形成開口包括:通過圖案化的掩模使正色調(diào)聚酰亞胺材料暴露于能量，這將導(dǎo)致正色調(diào)聚酰亞胺材料的一部分溶解在顯影劑中。
6.如權(quán)利要求5所述的方法，還包括:使正色調(diào)聚酰亞胺材料硬化以形成掩模。
7.如權(quán)利要求6所述的方法，其中所述硬化包括退火處理。
8.如權(quán)利要求6所述的方法，其中去除露出的覆蓋層包括使用硬化的正色調(diào)聚酰亞胺材料作為掩模的反應(yīng)離子蝕刻處理。
9.如權(quán)利要求8所述的方法，其中所述反應(yīng)離子蝕刻隔離所述相鄰的布線結(jié)構(gòu)。
10.如權(quán)利要求8所述的方法，其中所述反應(yīng)離子蝕刻形成覆蓋層的島。
11.如權(quán)利要求10所述的方法，其中所述覆蓋層是SiN或TaN。
12.—種方法,包括: 在結(jié)構(gòu)的預(yù)定水平層在介電層中形成接合墊和布線結(jié)構(gòu)； 在介電層中形成過孔，露出接合墊和布線結(jié)構(gòu)； 在介電層的過孔和露出的部分內(nèi)形成擴散阻擋層； 在所述結(jié)構(gòu)的更高水平層在布線結(jié)構(gòu)上方形成金屬，其中形成金屬包括: 阻塞接合墊上方的過孔；以及 在布線結(jié)構(gòu)上方的過孔中并且在與布線結(jié)構(gòu)上方的過孔相鄰的擴散阻擋層的部分上方形成金屬； 對金屬進(jìn)行圖案化以形成兩個分離的金屬布線結(jié)構(gòu)，在所述兩個分離的金屬布線結(jié)構(gòu)之間存在間隔； 在所述兩個分離的金屬布線結(jié)構(gòu)上方形成覆蓋層，包括在所述兩個分離的金屬布線結(jié)構(gòu)之間的間隔內(nèi)露出的介電層的表面上形成覆蓋層； 在覆蓋層上方形成感光材料； 在所述兩個分離的金屬布線結(jié)構(gòu)之間的感光材料中形成開口以露出覆蓋層；以及 去除露出的覆蓋層以隔離所述兩個分離的金屬布線結(jié)構(gòu)并且減小所述結(jié)構(gòu)上的應(yīng)力。
13.如權(quán)利要求12所述的方法，其中所述金屬是通過電鍍處理形成的銅。
14.如權(quán)利要求12所述的方法，其中: 所述感光材料是正色調(diào)聚酰亞胺材料；以及 在正色調(diào)聚酰亞胺材料中形成開口包括:在隨后的顯影步驟中，通過圖案化的掩模使正色調(diào)聚酰亞胺材料暴露于能量，這將導(dǎo)致在接合墊上方以及在所述兩個分離的金屬布線結(jié)構(gòu)之間的正色調(diào)聚酰亞胺材料的部分的溶解。
15.如權(quán)利要求14所述的方法，還包括:使正色調(diào)聚酰亞胺材料硬化以形成掩模，其中: 所述硬化包括退火處理；以及 去除露出的覆蓋層包括使用硬化的正色調(diào)聚酰亞胺材料作為掩模的反應(yīng)離子蝕刻處理。
16.如權(quán)利要求14所述的方法，其中所述反應(yīng)離子蝕刻隔離所述兩個分離的金屬布線結(jié)構(gòu)。
17.如權(quán)利要求14所述的方法，其中所述反應(yīng)離子蝕刻形成覆蓋層的島。
18.如權(quán)利要求17所述的方法，其中所述覆蓋層是SiN或TaN。
19.一種結(jié)構(gòu),包括: 接合墊和多個布線結(jié)構(gòu)，形成在基底上方的水平層； 多個金屬布線結(jié)構(gòu)，形成在所述多個布線結(jié)構(gòu)和接合墊上方的層處，在所述多個金屬布線結(jié)構(gòu)之間存在間隔，所述多個金屬布線結(jié)構(gòu)通過它們之間的間隔彼此隔離； 隔離的覆蓋層島，位于所述多個布線結(jié)構(gòu)中的每個布線結(jié)構(gòu)上；和 聚酰亞胺材料，在位于所述多個布線結(jié)構(gòu)中的每個布線結(jié)構(gòu)上的隔離的覆蓋層島上。
20.如權(quán)利要求19所述的結(jié)構(gòu)，其中所述多個布線結(jié)構(gòu)是大約3μ m至大約10 μ m量級的粗線。
21.如權(quán)利要求19所述的結(jié)構(gòu)，其中每個隔離的覆蓋層島通過所述多個金屬布線結(jié)構(gòu)中的每個金屬布線結(jié)構(gòu)之間的間隔內(nèi)的覆蓋材料的中斷而彼此隔離。
22.一種用于產(chǎn)生具有粗銅布線層的結(jié)構(gòu)的功能設(shè)計模型的計算機輔助設(shè)計系統(tǒng)中的方法，所述方法包括: 產(chǎn)生接合墊和多個布線結(jié)構(gòu)的功能表示，所述接合墊和所述多個布線結(jié)構(gòu)形成在基底上方的水平層； 產(chǎn)生多個金屬布線結(jié)構(gòu)的功能表示，在所述多個金屬布線結(jié)構(gòu)之間存在間隔，所述多個金屬布線結(jié)構(gòu)形成在所述多個布線結(jié)構(gòu)和接合墊上方的層，所述多個金屬布線結(jié)構(gòu)通過它們之間的間隔彼此隔離； 產(chǎn)生隔離的覆蓋層島的功能表示，所述隔離的覆蓋層島位于所述多個布線結(jié)構(gòu)中的每個布線結(jié)構(gòu)上；和 產(chǎn)生聚酰亞胺材料的功能表示，所述聚酰亞胺材料在位于所述多個布線結(jié)構(gòu)中的每個布線結(jié)構(gòu)上的隔離的覆蓋層島上。
【文檔編號】H01L21/768GK103915377SQ201410002071
【公開日】2014年7月9日 申請日期:2014年1月3日 優(yōu)先權(quán)日:2013年1月4日
【發(fā)明者】J·P·噶比諾, 何忠祥, T·C·李 申請人:國際商業(yè)機器公司